JPS6286716A - Formation of ohmic contact between metal and semiconductor and apparatus for the same - Google Patents
Formation of ohmic contact between metal and semiconductor and apparatus for the sameInfo
- Publication number
- JPS6286716A JPS6286716A JP61234265A JP23426586A JPS6286716A JP S6286716 A JPS6286716 A JP S6286716A JP 61234265 A JP61234265 A JP 61234265A JP 23426586 A JP23426586 A JP 23426586A JP S6286716 A JPS6286716 A JP S6286716A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- semiconductor material
- layer
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 229910052751 metal Inorganic materials 0.000 title claims description 14
- 239000002184 metal Substances 0.000 title claims description 14
- 230000015572 biosynthetic process Effects 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims description 35
- 238000001020 plasma etching Methods 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 20
- 238000004544 sputter deposition Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 239000012811 non-conductive material Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 25
- 239000010410 layer Substances 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 229910018503 SF6 Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910004014 SiF4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、金属と半導体の間、特にP又はNにドープさ
れたシリコンとの間に、オーム型接続を形成するための
改良された装置及びそれに関連する方法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an improved apparatus for forming ohmic connections between metals and semiconductors, particularly P- or N-doped silicon. and related methods.
(従来技術)
例えば成長された接合、合金接合、プレナー技術、プラ
ノックス(イタリアのエソセヂエフセ・ミクロエレソト
口一二カ・エッセ・ピ・ア社の商品名)技術等の方法等
の多くの異なった技術により製造される任意の半導体デ
バイスの製造のような、任意の集積回路の製造には、例
えばP又はNにドープされたシリコン等の半導体物質と
、例えば集積回路の「前」部上に必要な相互接続を作り
だし、又は同じものの「後」部上のサポートへ接続する
ために使用する金属物質の間にオーム型接続を形成する
ことが必要である。(Prior Art) Many different techniques such as methods such as grown bonding, alloy bonding, planar technology, Planox (trade name of the Italian company Essedie Fuse Microelesoto Ichica Esse Pia) technology, etc. The manufacture of any integrated circuit, such as the manufacture of any semiconductor device manufactured by the It is necessary to form an ohmic connection between the metallic materials used to create the interconnect or to connect to the support on the "back" part of the same.
使用される金属物質は、異なった種類のアルミニウム、
タングステン、プラチナ、それらの合金、窒化物及び珪
化物であり、強くドープされた多結晶シリコンは商業的
に使用される好適な物質の例である。The metal materials used are different types of aluminum,
Tungsten, platinum, their alloys, nitrides and silicides, and heavily doped polycrystalline silicon are examples of suitable materials used commercially.
金属伝導を有する物質と半導体物質との間に形成される
この型の接続は、当初の電流−電圧特性(オーム型接続
)に関して実質的な直線性及び均斉性を示さなければな
らず、つまりそれは、少なくともデバイスの予知できる
操作条件(温度、放熱等)における軸の起源(the
origin of the axes)に関する特性
のある部分(操作電流の予知できる最大強度)中で、電
流の「整流」現象や感知できる非直線性をもたらしては
ならない。This type of connection formed between a material with metallic conduction and a semiconductor material must exhibit substantial linearity and symmetry with respect to the original current-voltage characteristics (ohmic connection), i.e. it , at least the origin of the axis (the
The origin of the axes) must not lead to current "rectification" phenomena or appreciable non-linearities in the characteristic part (maximum foreseeable strength of the operating current).
更に接続抵抗は、電力浪費、スイッチ時間等の明白な理
由のため、可能な限り低くしなければならない。Furthermore, the connection resistance must be as low as possible for obvious reasons such as power consumption, switching times, etc.
一般に、今日の既知方法によると、その上に既に必要な
拡散が行われ、酸化物又はそれと等価の非伝導性化合物
の表面絶縁層を修正した後に、フォトレジストの新しい
層を適用し、それを通してマスキングのための既知の写
真食刻技術により必要な「窓部」を形成する、ウェファ
上にこのような接続を形成する方法は、実質的に異方性
条件又はとにかく制御された条件下で起こる、半導体(
例えばドープされたシリコン)が露出するまでフォトレ
ジスト層中に形成された窓部に対応する一般に酸化物(
例えばSing)である非伝導性物質層を除去して、そ
の上にオーム接続が形成される区画の大きさを良好に限
定することを確実にすることを企図する。In general, according to today's known methods, a new layer of photoresist is applied, after which the necessary diffusion has already been carried out and the surface insulating layer of oxide or an equivalent non-conducting compound has been modified, through which The method of forming such connections on the wafer, forming the necessary "windows" by known photolithographic techniques for masking, takes place under substantially anisotropic or in any case controlled conditions. ,semiconductor(
Typically an oxide (e.g. doped silicon) corresponding to a window formed in the photoresist layer is exposed until the oxide (e.g. doped silicon) is exposed.
It is contemplated to remove the non-conducting material layer, for example Sing, to ensure that the size of the section on which the ohmic connection is formed is well defined.
従って、ウェファのサポートとして機能する電極と典型
的には該第1の電極を完全に包み込む、より大きな対極
との間に適用される無線周波電界を通して加速されるイ
オンの一部により、酸化物の表面が処理されるそれへの
衝撃により活性化される、典型的にはF−である反応性
イオン(ラジカル)によるプラズマ中での酸化物のアタ
ックによる反応性イオンエツチング(単にRIEという
)として知られている技術により、マスキング物質中の
予め形成された孔に対応する酸化物又は類似する非伝導
性物質の除去を行うことは確立された技術である。Therefore, some of the ions are accelerated through the radio frequency electric field applied between the electrode that acts as a support for the wafer and a larger counter electrode that typically completely envelops the first electrode. Known as reactive ion etching (RIE), the attack of the oxide in a plasma by reactive ions (radicals), typically F-, activated by bombardment of the surface being treated; It is an established technique to perform the removal of oxides or similar non-conducting materials corresponding to pre-formed pores in a masking material by techniques described in US Pat.
酸化物の化学的アタックの所望の異方性は、必然的に窓
部の孔を通してウェファ表面に垂直に起こるイオンの部
分的な衝撃の方向性によって決定され、該方法は横たわ
る単結晶半導体が露出するまで続けられる。The desired anisotropy of the chemical attack of the oxide is necessarily determined by the directionality of the partial bombardment of the ions, which occurs perpendicular to the wafer surface through the pores of the window, and the method You can continue until you do.
このような区画を限定する方法の後、ウェファは、一般
にスパッタリング技術で行われる金属化のための装置内
に導入される。このような技術によると、無線周波電界
中で加速された不活性ガスのイオンで衝撃された固体金
属の表面から放出される選択された金属の原子が、一般
に、薄くかつ極度に均一な層でウェファを覆うチャンバ
ーの表面全体上に付着する。After such a zone-defining method, the wafer is introduced into an apparatus for metallization, which is generally carried out with sputtering techniques. According to such techniques, atoms of a selected metal are ejected from the surface of a solid metal bombarded with ions of an inert gas accelerated in a radio frequency electric field, generally in a thin and extremely uniform layer. Deposit on the entire surface of the chamber covering the wafer.
この後に、接続の区画に対応して付着させた金属と単結
晶半導体の間の冶金合金の形成を有利にするために十分
な温度と時間で金属化されたウェファの熱処理を進行さ
せることも知られている。It is also known that this is followed by a heat treatment of the metallized wafer at a temperature and time sufficient to favor the formation of a metallurgical alloy between the deposited metal and the single crystal semiconductor corresponding to the zones of connection. It is being
他の特別な手段を行わないこの方法で形成された接続で
は、接続抵抗は半導体単結晶(例えばシリコン)の表面
の状態により強く影響される。接続のために意図される
区画から酸化物の層を除去′するためのアタックの後の
酸化シリコンの残渣の存在、及び/又は室温で容易に約
50人の深さ又は厚さに達してしまう大気に接触してい
るシリコン表面の連続的再酸化、CxFy又は可能なら
ばCxHyFzによるアタックの間に半導体表面上に形
成される重合性物質のフィルムの存在、シリコンの結晶
構造中の水素原子の「インプランテーション」は接続抵
抗を比較的高くしてしまういくつかの因子である。In a connection formed by this method without any other special measures, the connection resistance is strongly influenced by the surface condition of the semiconductor single crystal (for example silicon). The presence of a silicon oxide residue after an attack to remove the oxide layer from the area intended for connection and/or easily reaches a depth or thickness of about 50 nm at room temperature Continuous reoxidation of the silicon surface in contact with the atmosphere, the presence of a film of polymerizable substances formed on the semiconductor surface during the attack by CxFy or possibly CxHyFz, the loss of hydrogen atoms in the crystal structure of silicon, "Implantation" are several factors that cause the connection resistance to be relatively high.
更に、接続抵抗は、金属化された層とともに接続の表面
の近(のシリコンの結晶格子の状態により決定的に影響
される。Furthermore, the connection resistance is critically influenced by the state of the silicon crystal lattice near the surface of the connection as well as the metallized layers.
非伝導性の、典型的には5in2である層の除去ステッ
プは上述の通り、運動エネルギーが約100eVから約
5KeVまで変化する範囲に達するまで行われる無線周
波電界により強く加速されたイオンでの衝撃を企図する
方法によりほぼ独占的に影響される。The step of removing the non-conducting, typically 5 in 2 layer is as described above by bombardment with ions strongly accelerated by a radio frequency electric field until the kinetic energy reaches a range varying from about 100 eV to about 5 KeV. is influenced almost exclusively by the way in which it is planned.
表面の次のシリコン結晶はこの衝撃処理により顕著な損
傷を受け、この損傷は該損傷を受けた表面の近くの結晶
格子中に生ずる転位、格子欠陥及び他の活性中心により
明らかにされ、この事実は接続抵抗を増加させがちにな
る。更に大気の露出した後には、このように露出したシ
リコン表面上に約50人の厚さに達することのある薄い
酸化物層が迅速に形成され、該酸化は先に行ったRIE
処理により誘発されるシリコン単結晶中の欠陥の存在に
より表面上で非常に有利に進行する。The silicon crystal next to the surface is significantly damaged by this impact treatment, and this damage is manifested by dislocations, lattice defects and other active centers occurring in the crystal lattice near the damaged surface, and this fact tends to increase connection resistance. After further exposure to the atmosphere, a thin oxide layer, which can reach a thickness of approximately 50 nm, rapidly forms on the silicon surface thus exposed, and the oxidation is similar to that of the previous RIE.
The presence of process-induced defects in the silicon single crystal favors a very favorable process on the surface.
シリコンの露出表面の汚染の種々の現象により生ずる接
続抵抗を減少させる目的で、空気中の再酸化に起因する
偶発的な酸化物フィルム及び/又は重合物質のようなこ
れらの不純物の除去を、金属のスパッタリングによる付
着を進行させる前に、金属付着のためのチャンバーそれ
自身の内側で、ウェファを一般にアルゴンイオン(Ar
”)である非反応性イオンでの衝撃を通して簡単なスパ
ッタリングによるエツチング処理することにより、進行
させることが提案されている。The removal of these impurities, such as incidental oxide films and/or polymeric substances due to reoxidation in the air, is recommended for the purpose of reducing the connection resistance caused by various phenomena of contamination of exposed surfaces of silicon. The wafer is typically bathed with argon ions (Ar) inside the metal deposition chamber itself before proceeding with sputtering deposition.
It has been proposed to proceed by a simple sputtering etching process through bombardment with non-reactive ions (")".
この技術は、半導体と金属化された層との間の界面に酸
化物又は他の夾雑物を存在させないようにすることを可
能にするが、他方接続の界面の近(の結晶の衝撃による
より以上の損傷を招き、それは比較的高い接続抵抗に導
く条件を決定する先行するRIEアタックにより生ずる
損傷に加えられる。This technique makes it possible to avoid the presence of oxides or other contaminants at the interface between the semiconductor and the metallized layer, but on the other hand to avoid the presence of crystals near the interface of the connection. This is in addition to the damage caused by the previous RIE attack which determines the conditions leading to relatively high connection resistance.
(発明の目的)
本発明の目的は、金属と半導体の間にオーム接続を形成
するための改良された方法と装置を提供することである
。OBJECTS OF THE INVENTION It is an object of the invention to provide an improved method and apparatus for forming ohmic connections between metals and semiconductors.
本質的に本発明方法は、過度の電圧降下と、既知技術に
より形成されるオーム接続でしばしば観察される接続抵
抗に起因する他の負の効果の原因を積極的に減少させる
金属と半導体の間のオーム型接続を形成することを許容
する。Essentially, the inventive method actively reduces sources of excessive voltage drops and other negative effects due to connection resistance often observed in ohmic connections made by known techniques between metals and semiconductors. Allows the formation of ohmic connections.
(発明の構成)
本発明方法によると、金属の付着を進行させる前に、可
能な薄い表面酸化層及び/又はオーム接続の形成のため
に限定された区画中の別に汚染された半導体物質の単結
晶層、及び直ぐ下のある厚さを有する単結晶層、つまり
デバイス又は集積回路の製造方法の先行するステップに
より損傷した結晶の表面層がプラズマエツチングにより
除去される。According to the method of the invention, a single portion of otherwise contaminated semiconductor material in a defined area for the formation of a possible thin surface oxidation layer and/or ohmic contact is obtained before proceeding with metal deposition. The crystalline layer and the immediately underlying monocrystalline layer with a certain thickness, i.e. the surface layer of the crystal damaged by a previous step of the method for manufacturing the device or integrated circuit, are removed by plasma etching.
この段階では厚さが好ましくは200と500人の間に
ある結晶が除去されて、結晶自身の損傷部分の実質的な
除去が確保される。At this stage the crystal, whose thickness is preferably between 200 and 500 mm, is removed to ensure substantial removal of the damaged parts of the crystal itself.
このように処理されたウェファは酸化的雰囲気に接触さ
せることなく、金属付着のためのチャンバー中へ導入さ
れ、これによりエツチングされた表面に起こることのあ
る再酸化が防止される。接続のための金属層のスパッタ
リングによる付着は、次にそのように前処理されたある
数のウェファに対して通常の技術に従って行われる。The wafer treated in this way is introduced into a chamber for metal deposition without contact with an oxidizing atmosphere, thereby preventing possible re-oxidation of the etched surface. Sputtering deposition of metal layers for connection is then carried out according to conventional techniques on a number of wafers so prepared.
ドライアタック(プラズマエツチング)が、プラズマエ
ツチングのために、減圧にできウェファを導入するため
の入口ドアと、スパッタリングチャンバー中へ処理され
たウェファを移動させるための移送用ドアが都合良く装
着されたチャンバー中で起こる。該チャンバーの内部は
、該方法で使用される化学試薬に耐性のある物質で形成
されている。ステンレス鋼やアルミナでクラッドされた
アルミニウム合金は好適な物質のいくつかの例である。Dry attack (plasma etching) is a chamber conveniently equipped with an entrance door for introducing the wafer and a transfer door for moving the processed wafer into the sputtering chamber, which can be under reduced pressure for plasma etching. It happens inside. The interior of the chamber is made of a material that is resistant to the chemical reagents used in the method. Stainless steel and alumina clad aluminum alloys are some examples of suitable materials.
プラズマエツチングチャンバー中には2つの電極がある
。第1の可動電極は、その上に処理されるべき1又はそ
れ以上のウェファが載せちれた平らなプレートを有し、
該プレートは、処理の間にプラズマが好適に2つの電極
間に閉じ込められるようにその底孔に対応して第1の電
極を好適に受は入れるキャップ又は箱体の一部を形成す
る対極(一般に大地に接続されている)方向へ上昇させ
ることが可能である。一度ウエファが導入されると、該
チャンバーはまず約10−’〜10−”Torrまで減
圧にされ、次いで六フッ化硫黄(SF4>又は三フッ化
窒素(NF3)が導入され、好ましくは更に150から
350ミリTorrまでの圧力から成る5から30容量
%までの少量の酸素が導入される。There are two electrodes in the plasma etching chamber. the first movable electrode has a flat plate on which one or more wafers to be processed are placed;
The plate has a counter electrode (forming part of a cap or box) which preferably receives the first electrode corresponding to its bottom hole so that the plasma is preferably confined between the two electrodes during processing. generally connected to the earth). Once the wafer is introduced, the chamber is first evacuated to about 10-' to 10-'' Torr and then sulfur hexafluoride (SF4) or nitrogen trifluoride (NF3) is introduced, preferably for an additional 150 A small amount of oxygen, ranging from 5 to 30% by volume, is introduced at a pressure of up to 350 milliTorr.
次に典型的には、約200〜500Wのパワーを有する
RF発振器により、13.56MHzの周波数を有する
約200〜500ボルトの間のビーク−ピーク電圧であ
る無線周波(RF)電界を電極に適用する。A radio frequency (RF) electric field is then applied to the electrode, typically with a peak-to-peak voltage of between about 200 and 500 volts with a frequency of 13.56 MHz, by an RF oscillator with a power of about 200 to 500 W. do.
SF、又はNF3のガスはイオン化され、その半減期(
half period)の間ウェファが載せられた電
極は正であるアニオンF−は加速されてウェファの表面
に衝撃を与え、そこでそれは(例えば)、減圧ポンプ系
により減圧にされた揮発性化合物を形成する結晶の露出
表面のシリコンと結合する。SF or NF3 gas is ionized and its half-life (
During the half period) the electrode on which the wafer rests is positive and the anion F is accelerated and bombards the surface of the wafer, where it forms volatile compounds which are brought under reduced pressure by (for example) a vacuum pump system. It combines with the silicon on the exposed surface of the crystal.
RFエネルギー(プラズマエツチング)により活性化さ
れる化学的アタックの方法は、通常200から500人
までの間の十分な厚さのシリコンを除去して結晶格子に
損傷を生じさせることなく比較的等方向な方式でシリコ
ン表面をエツチングし、これによりRIEアタックによ
る酸化物層の除去のための先行する処理により損傷を受
けた単結晶の表面部分、及びそれとともにポリマー又は
他の夾雑要素のトレース量の酸化物の除去が確保される
。The method of chemical attack activated by RF energy (plasma etching) typically removes between 200 and 500 silicon of sufficient thickness to produce a relatively isotropic pattern without causing damage to the crystal lattice. etching the silicon surface in a conventional manner, thereby removing the oxidation of the surface parts of the single crystal damaged by the previous treatment for removal of the oxide layer by RIE attack, and with it trace amounts of polymer or other contaminant elements. Removal of objects is ensured.
シリコンのアタックは次の2つの可能な反応に従って起
こる。Silicon attack occurs according to two possible reactions:
a ) SF6 +Oz+5i−SiF4+5iFx+
5xOyFzb) NFI +0.+Si−+SiF4
+5iFx+Nx0yFz好ましくはこの時点で、該チ
ャンバーはエツチング雰囲気に完全にパージされ、減圧
のスパッタリングチャンバーと連絡しているドアが開け
られ、電極が下げられそして好適な機構が処理されたウ
ェファを電極表面からスパッタリングチャンバーへ移動
させ、相互連絡用のドアが再度閉じられる。a) SF6 +Oz+5i-SiF4+5iFx+
5xOyFzb) NFI +0. +Si−+SiF4
+5iFx+Nx0yFz Preferably at this point, the chamber is completely purged to the etching atmosphere, the door communicating with the vacuum sputtering chamber is opened, the electrode is lowered, and a suitable mechanism sputters the processed wafer from the electrode surface. It is moved to the chamber and the intercommunication door is closed again.
入口又は接近用ドアが開けられ他のウェファがプラズマ
エツチングチャンバーに導入されて再度上記方法が繰り
返される。スパッタリングチャンバーは、ウェファの径
に応じて8から15までのウェファを収容する能力があ
り、その積載が完了するとスパッタリングによる金属の
付着が既知の技術に従って行われる。The entrance or access door is opened and another wafer is introduced into the plasma etching chamber and the process is repeated again. The sputtering chamber is capable of accommodating from 8 to 15 wafers, depending on the wafer diameter, and once loaded, metal deposition by sputtering is performed according to known techniques.
本発明をより良く理解するために、添付図面を参照しな
がら関連する装置の説明を続ける。For a better understanding of the invention, the description of the relevant apparatus will continue with reference to the accompanying drawings, in which: FIG.
図面中筒1図は、本発明の装置の一実施例を示す概略図
であり、
第2図は、第1図のプラズマエツチングチャンバーの概
略断面図である。Figure 1 of the drawings is a schematic diagram showing an embodiment of the apparatus of the present invention, and Figure 2 is a schematic sectional view of the plasma etching chamber of Figure 1.
第1図から分かるように該装置は、操作のために互いに
隣接しているスパッタリングチャンバー1とプラズマエ
ツチングチャンバー2とから成っている。As can be seen in FIG. 1, the apparatus consists of a sputtering chamber 1 and a plasma etching chamber 2, which are adjacent to each other for operation.
該プラズマエツチングチャンバー2はスバ・ツタリング
チャンバー1のプレチャンバ−を構成し、符号3で概略
的に示される高減圧ドア3は該2つのチャンバーを連結
している。プレチャンバ−2であるプラズマエツチング
チャンバーには、符号4で概略的に示される処理される
べきウェファを導入するための第2の高減圧ドア4が装
着されている。The plasma etching chamber 2 constitutes a pre-chamber of the spacing chamber 1, and a high vacuum door 3, indicated schematically at 3, connects the two chambers. The prechamber 2, the plasma etching chamber, is fitted with a second high vacuum door 4, indicated schematically at 4, for introducing the wafer to be processed.
該チャンバー1及び2は、それぞれ独立して、減圧発生
用プラントとそれらを連絡しているそれぞれの高減圧バ
ルブを通して減圧にすることができる。The chambers 1 and 2 can each be independently brought to a reduced pressure through respective high pressure reduction valves communicating them with a reduced pressure generation plant.
第2図中には、第1図のプラズマエツチングチャンバー
2の断面図が概略的に示されている。In FIG. 2, a cross-sectional view of the plasma etching chamber 2 of FIG. 1 is schematically shown.
該チャンバーの内壁は好ましくは、使用される試薬に対
する耐性のあるステンレス鋼又は他の好適な材料で形成
されている。The inner walls of the chamber are preferably made of stainless steel or other suitable material that is resistant to the reagents used.
キャップ状に成形され、かつ該チャンバーの空間の上部
を実質的に覆う電極又はスクリーン6はステンレス鋼で
形成され、大地に接続されている。An electrode or screen 6 shaped like a cap and substantially covering the top of the chamber space is made of stainless steel and is connected to earth.
Al2O3又はステンレス鋼のプレートで形成された第
2の電極7は、好適な高減圧シールでシールされ該チャ
ンバーの底壁を貫通する支持用伝導ステム8を通してR
Fエネルギーの供給源に連結さている。A second electrode 7 formed of an Al2O3 or stainless steel plate is connected to the R through a supporting conducting stem 8 which is sealed with a suitable high vacuum seal and penetrates the bottom wall of the chamber.
It is connected to a source of F energy.
該電極7は図示の2つの位置の間を垂直に移動すること
ができる。The electrode 7 can be moved vertically between the two positions shown.
金属化されるべきウェファは1つずつ入口又は接近用ド
ア4を通して導入され、プレート7上に位置される。電
極7をその動作位置(第2図中に点線7°で示されてい
る)に上昇させた後、入口ドア4が再度閉じられる。次
いで該チャンバーを約10−’〜10−”Torrにな
るように減圧し、SF6及びN F 3及び酸素ガスを
、150から350ミリTorrまでの圧力になるよう
導入する。The wafers to be metallized are introduced one by one through the entrance or access door 4 and placed on the plate 7. After raising the electrode 7 to its operating position (indicated by the dotted line 7° in FIG. 2), the entrance door 4 is closed again. The chamber is then evacuated to about 10-' to 10-' Torr and SF6 and NF3 and oxygen gases are introduced to a pressure of 150 to 350 millitorr.
次にRF電界を2つの電極6及び7の間に適用し、プラ
ズマエツチングを約200〜500人の半導体物質が除
去されるに十分な時間、通常10から200秒続ける。An RF electric field is then applied between the two electrodes 6 and 7, and the plasma etching is continued for a period sufficient to remove about 200 to 500 semiconductor materials, typically 10 to 200 seconds.
この時点でパワーを中断し、電極7を下げ、スパッタリ
ングチャンバーとの相互連結用ドア3を開け、機構(図
示せず)が処理されたウェファをドア3を通してチャン
バー2からチャンバー1へ移動させる。ドア3を再度閉
めた後、ドア4を再度開けて新しいウェファをプラズマ
エツチングチャンバー2へ導入し更に操作を続けること
を許容する。At this point the power is interrupted, the electrode 7 is lowered, the interconnecting door 3 with the sputtering chamber is opened, and a mechanism (not shown) moves the processed wafer through the door 3 from the chamber 2 to the chamber 1. After closing the door 3 again, the door 4 is opened again to allow a new wafer to be introduced into the plasma etching chamber 2 and further operation to be continued.
ある一定の数のウェファがスパッタリングチャンバー1
中に集められた後、金属化の操作のための通常の手順に
従って金属化が行われ、その後金属化されたウェファが
熱処理されて、接続界面に対応して付着された金属と単
結晶半導体物質間に合金が形成される。A certain number of wafers are placed in sputtering chamber 1.
The metallization is carried out according to the usual procedures for metallization operations, and the metallized wafer is then heat treated to deposit the metal and single crystal semiconductor material correspondingly at the connecting interface. An alloy is formed in between.
(発明の効果)
本発明は、半導体のエツチングされた表面の最終的な「
除去(剥ぎ取り)」を確保し偶然に損傷した又は汚染し
た表面を除去して、更に金属を付着させる前に酸化的雰
囲気に接触することを防止する。従って、 本発明によ
り形成されるオーム接続された金属−半導体は従来技術
により形成された接続と比較して一貫してより低い抵抗
を示し、これにより顕著な電力浪費の減少及び/又は動
作特性及びデバイスの信頼性の改良を提供する。(Effects of the Invention) The present invention provides the final "
"stripping" ensures that accidentally damaged or contaminated surfaces are removed and prevented from contacting oxidizing atmospheres prior to further metal deposition. Therefore, ohmic-connected metal-semiconductor connections made in accordance with the present invention exhibit consistently lower resistances compared to connections made in accordance with the prior art, thereby significantly reducing power dissipation and/or improving operating characteristics. Provide improved device reliability.
第1図は、本発明の装置の一実施例を示す概略図であり
、
第2図は、第1図のプラズマエツチングチャンバーの概
略断面図である。
1・・・スパッタリングチャンバー
2・・・プラズマエツチングチャンバー3.4・・・高
減圧ドア
6.7.7’ ・・・電極
8・・・伝導ステムFIG. 1 is a schematic diagram showing one embodiment of the apparatus of the present invention, and FIG. 2 is a schematic cross-sectional view of the plasma etching chamber of FIG. 1. 1... Sputtering chamber 2... Plasma etching chamber 3.4... High vacuum door 6.7.7'... Electrode 8... Conductive stem
Claims (1)
層との間にオーム型接続を形成するための区画に対応す
る下の部分にあるの半導体物質の単結晶の表面を露出す
るための孔がそれを通して形成された非伝導性物質の層
で少なくとも部分的に被覆された表面を有する単結晶半
導体物質のウエファにより本質的に表される、半導体デ
バイス中の金属と半導体物質間にオーム型接続を形成す
る方法において、前記区画に対応する半導体物質の単結
晶が、非伝導性物質の前記層中の前記孔を形成する間に
損傷を受けた単結晶の部分を除去するために十分な深さ
だけプラズマエッチングされ、半導体物質のエッチング
された表面が酸化性雰囲気と接触することを防止するた
めの金属の層をウエファの表面に付着させることを特徴
とする方法。 2、半導体物質の単結晶が200から500Åまでの厚
さで除去されるまでプラズマエッチングを続けるように
した特許請求の範囲第1項に記載の方法。 3、プラズマエッチングを150から350ミリTor
rまでの圧力下で酸素の存在下SF_6又はNF_3中
で行うようにした特許請求の範囲第1項又は第2項に記
載の方法。 4、非伝導物質の層中の孔の形成が半導体物質が露出す
るまで非伝導性物質のRIEアタックにより行われるよ
うにした特許請求の範囲第1項から第3項までのいずれ
かに記載の方法。 5、半導体物質がP又はNにドープされたシリコンで、
非伝導性物質が二酸化シリコンである特許請求の範囲第
1項から第4項までのいずれかに記載の方法。 6、金属化されるべきウエファをその中へ位置させる減
圧することのできるスパッタリングチャンバーを有し、
金属と半導体の間にオーム型接続を形成するためにマス
キングとRIEアタックにより限定された区画を有する
半導体物質のウエファ上に金属層を付着させるための装
置において、前記スパッタリングチャンバーに隣接し、
該スパッタリングチャンバーと高減圧ドアにより連結さ
れ、かつウエファを導入するための他の接近又は入口用
高減圧ドアを有する減圧可能なプラズマエッチングチャ
ンバーと、独立して前記スパッタリングチャンバーと前
記プラズマエッチングチャンバーを減圧にするための手
段と、ウエファを前記プラズマエッチングチャンバーか
ら前記スパッタリングチャンバーへ輸送できる減圧下で
も操作できる手段を有することを特徴とする装置。[Claims] 1. A single crystal of semiconductor material in a lower part corresponding to a section for forming an ohmic connection between the semiconductor single crystal and a layer of metal deposited on the surface of the wafer. metal in a semiconductor device essentially represented by a wafer of single crystal semiconductor material having a surface at least partially covered with a layer of non-conducting material through which holes are formed for exposing the surface; In a method of forming an ohmic connection between semiconductor materials, a single crystal of semiconductor material corresponding to said section removes a portion of the single crystal that was damaged during formation of said hole in said layer of non-conducting material. A method characterized in that a layer of metal is deposited on the surface of a wafer that is plasma etched to a depth sufficient to remove the semiconductor material and to prevent the etched surface of the semiconductor material from coming into contact with an oxidizing atmosphere. 2. A method as claimed in claim 1, characterized in that the plasma etching is continued until a single crystal of semiconductor material is removed with a thickness of 200 to 500 Å. 3. Plasma etching at 150 to 350 mm Torr
3. A process according to claim 1, wherein the process is carried out in SF_6 or NF_3 in the presence of oxygen at a pressure up to r. 4. The method according to any one of claims 1 to 3, wherein the formation of holes in the layer of non-conducting material is performed by RIE attack of the non-conducting material until the semiconductor material is exposed. Method. 5. The semiconductor material is silicon doped with P or N,
5. A method according to any of claims 1 to 4, wherein the non-conductive material is silicon dioxide. 6. having an evacuable sputtering chamber into which the wafer to be metallized is placed;
an apparatus for depositing a metal layer on a wafer of semiconductor material having a defined section by masking and RIE attack to form an ohmic connection between the metal and the semiconductor, adjacent to the sputtering chamber;
a depressurizable plasma etching chamber connected to the sputtering chamber by a high vacuum door and having another access or inlet high vacuum door for introducing a wafer; and independently depressurizing the sputtering chamber and the plasma etching chamber. and means capable of operating under reduced pressure to transport a wafer from the plasma etching chamber to the sputtering chamber.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT22325A/85 | 1985-10-01 | ||
IT22325/85A IT1185964B (en) | 1985-10-01 | 1985-10-01 | PROCEDURE AND RELATED EQUIPMENT TO MAKE OHMIC METAL-SEMICONDUCTOR CONTACTS |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6286716A true JPS6286716A (en) | 1987-04-21 |
Family
ID=11194694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61234265A Pending JPS6286716A (en) | 1985-10-01 | 1986-09-30 | Formation of ohmic contact between metal and semiconductor and apparatus for the same |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS6286716A (en) |
DE (1) | DE3633472A1 (en) |
FR (1) | FR2588120A1 (en) |
GB (1) | GB2181297B (en) |
IT (1) | IT1185964B (en) |
NL (1) | NL8602453A (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043299B1 (en) * | 1989-12-01 | 1997-02-25 | Applied Materials Inc | Process for selective deposition of tungsten on semiconductor wafer |
US5478780A (en) * | 1990-03-30 | 1995-12-26 | Siemens Aktiengesellschaft | Method and apparatus for producing conductive layers or structures for VLSI circuits |
EP0448763A1 (en) * | 1990-03-30 | 1991-10-02 | Siemens Aktiengesellschaft | Process and apparatus for manufacturing conductive layers or structures for highly integrated circuits |
EP0452888B1 (en) * | 1990-04-16 | 1996-08-21 | Applied Materials, Inc. | Process for forming a layer of titanium silicide on a semiconductor wafer |
DE4339465C2 (en) * | 1993-11-19 | 1997-05-28 | Gold Star Electronics | Process for treating the surface of a silicon substrate exposed to dry etching |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1177382A (en) * | 1966-02-24 | 1970-01-14 | Rca Corp Formerly Known As Rad | Method of Making Ohmic Contact to a Semiconductor Body |
BE758321A (en) * | 1969-11-03 | 1971-04-01 | Rca Corp | PROCESS FOR METALLIZING SEMICONDUCTOR DEVICES |
CA965189A (en) * | 1972-01-03 | 1975-03-25 | Signetics Corporation | Semiconductor structure using platinel silicide as a schottky barrier diode and method |
US4056642A (en) * | 1976-05-14 | 1977-11-01 | Data General Corporation | Method of fabricating metal-semiconductor interfaces |
US4107835A (en) * | 1977-02-11 | 1978-08-22 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductive devices |
DE3103615A1 (en) * | 1981-02-03 | 1982-09-09 | Siemens AG, 1000 Berlin und 8000 München | METHOD FOR GENERATING EXTREME FINE STRUCTURES |
JPS57157525A (en) * | 1981-03-23 | 1982-09-29 | Fujitsu Ltd | Surface treating method |
JPS6077429A (en) * | 1983-10-04 | 1985-05-02 | Asahi Glass Co Ltd | Dry etching method |
US4693777A (en) * | 1984-11-30 | 1987-09-15 | Kabushiki Kaisha Toshiba | Apparatus for producing semiconductor devices |
US4824518A (en) * | 1985-03-29 | 1989-04-25 | Sharp Kabushiki Kaisha | Method for the production of semiconductor devices |
US4605479A (en) * | 1985-06-24 | 1986-08-12 | Rca Corporation | In-situ cleaned ohmic contacts |
-
1985
- 1985-10-01 IT IT22325/85A patent/IT1185964B/en active
-
1986
- 1986-08-19 GB GB8620131A patent/GB2181297B/en not_active Expired
- 1986-09-29 NL NL8602453A patent/NL8602453A/en not_active Application Discontinuation
- 1986-09-30 FR FR8613608A patent/FR2588120A1/en not_active Withdrawn
- 1986-09-30 JP JP61234265A patent/JPS6286716A/en active Pending
- 1986-10-01 DE DE19863633472 patent/DE3633472A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
IT1185964B (en) | 1987-11-18 |
GB2181297A (en) | 1987-04-15 |
FR2588120A1 (en) | 1987-04-03 |
DE3633472A1 (en) | 1987-04-02 |
GB8620131D0 (en) | 1986-10-01 |
GB2181297B (en) | 1989-06-07 |
NL8602453A (en) | 1987-05-04 |
IT8522325A0 (en) | 1985-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960000375B1 (en) | Fabricating method of semiconductor device | |
US5232871A (en) | Method for forming a titanium nitride barrier layer | |
US5510011A (en) | Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature | |
US5770098A (en) | Etching process | |
US5783282A (en) | Resputtering to achieve better step coverage of contact holes | |
US5302240A (en) | Method of manufacturing semiconductor device | |
US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
US5270263A (en) | Process for depositing aluminum nitride (AlN) using nitrogen plasma sputtering | |
US4874494A (en) | Semiconductor manufacturing apparatus | |
US5831335A (en) | Semiconductor device contains refractory metal or metal silicide with less than 1% weight of halogen atom | |
US5175126A (en) | Process of making titanium nitride barrier layer | |
EP0859070B1 (en) | Coating of inside of vacuum chambers | |
US5756391A (en) | Anti-oxidation layer formation by carbon incorporation | |
US4806199A (en) | (RIE) Plasma process for making metal-semiconductor ohmic type contacts | |
US6277736B1 (en) | Method for forming gate | |
KR20020032342A (en) | Method of producing semiconductor device | |
JPH11168090A (en) | Semiconductor manufacturing method | |
EP0133452B1 (en) | Reactive ion etching method | |
JPH06338479A (en) | Etching method | |
JPS6286716A (en) | Formation of ohmic contact between metal and semiconductor and apparatus for the same | |
JPH0722393A (en) | Dry etching equipment and method | |
US20030168736A1 (en) | Method and system for selectively coupling a conductive material to a surface of a semiconductor device | |
US6756315B1 (en) | Method of forming contact openings | |
JPS61190944A (en) | Dry etching device | |
JPH0492423A (en) | Manufacture of semiconductor integrated circuit device |