JPS628616A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS628616A JPS628616A JP60147701A JP14770185A JPS628616A JP S628616 A JPS628616 A JP S628616A JP 60147701 A JP60147701 A JP 60147701A JP 14770185 A JP14770185 A JP 14770185A JP S628616 A JPS628616 A JP S628616A
- Authority
- JP
- Japan
- Prior art keywords
- control terminal
- row control
- type region
- conduction type
- mosfets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、キーボード・インタフェースを有するコン
トローラを、キーボードを接続する代わりにマイクロ・
コンピュータなどで自動制御させる場合に必要となるア
ナログ・スイッチを有する半導体集積回路に関する。
トローラを、キーボードを接続する代わりにマイクロ・
コンピュータなどで自動制御させる場合に必要となるア
ナログ・スイッチを有する半導体集積回路に関する。
この発明は、キーボード・インターフェースを有するコ
ントローラを、マイクロ・コンビニル夕などで自動制御
させる場合に必要となるアナログ・スイッチを有する半
導体集積回路において、第二導電型の領域に形成された
複数個のＭＯＳＦＥＴのソースが共通であってかつ、前
記第二導電型の領域及び行制御用端子に電気的に接続す
ることにより、ＭＯＳＦＥＴのソースと前記第二導電型
の領域とで形成されるＰＮ接合ダイオードに流れる電流
を防止したり、バックゲートバイアス効果を防止するこ
とができるようにしたものである。
ントローラを、マイクロ・コンビニル夕などで自動制御
させる場合に必要となるアナログ・スイッチを有する半
導体集積回路において、第二導電型の領域に形成された
複数個のＭＯＳＦＥＴのソースが共通であってかつ、前
記第二導電型の領域及び行制御用端子に電気的に接続す
ることにより、ＭＯＳＦＥＴのソースと前記第二導電型
の領域とで形成されるＰＮ接合ダイオードに流れる電流
を防止したり、バックゲートバイアス効果を防止するこ
とができるようにしたものである。
従来、第２図（ａ）に示すようにキーボードの各キーの
代わりに、マトリックス状にアナログ・スイッチとして
動作するＭＯＳＦＥＴを並べて、横１列のＭＯＳＦＥＴ
のドレインを全て共通として、列制御用端子３に接続し
、縦１列のＭＯＳＦＥＴのソースを全て共通として、行
制御用端子２に接続し、これらのＭＯＳＦＥＴをＮチャ
ネル型とする場合には、全ての問５ＦＥＴを共通のＰ型
領域５上に形成し、Ｐ壁領域５を接地電位としていた。
代わりに、マトリックス状にアナログ・スイッチとして
動作するＭＯＳＦＥＴを並べて、横１列のＭＯＳＦＥＴ
のドレインを全て共通として、列制御用端子３に接続し
、縦１列のＭＯＳＦＥＴのソースを全て共通として、行
制御用端子２に接続し、これらのＭＯＳＦＥＴをＮチャ
ネル型とする場合には、全ての問５ＦＥＴを共通のＰ型
領域５上に形成し、Ｐ壁領域５を接地電位としていた。
第２図（ｂ）は第２図（ａ）の断面図を示したものであ
る。
る。
〔発明が解決しようとする問題点］
しかし、従来技術においては、ＭＯＳＦＥＴのゲートの
ＯＮ、 ＯＦＦの制御を行う回路と、行制御用端子２、
列制御用端子３が接続されるべき、キーボード・インタ
フェースを有するコントローラとの間で電源電圧が異な
る場合に、たとえば、行制御用端子２の電位が接地電位
よりも低下して、ＭＯＳＦＥＴのソース７とＰ壁領域５
とで形成されるＰＮ接合ダイオードが順方向となワて、
電流が流れたり、遂に行制御用端子２の電位が、接地電
位よりも高くなって、）’ＩＯ３ＦＥＴにバックゲート
バイアス効果を生じ、アナログ・スイッチとしてのＯＮ
抵抗が増大するなどの問題点があった。
ＯＮ、 ＯＦＦの制御を行う回路と、行制御用端子２、
列制御用端子３が接続されるべき、キーボード・インタ
フェースを有するコントローラとの間で電源電圧が異な
る場合に、たとえば、行制御用端子２の電位が接地電位
よりも低下して、ＭＯＳＦＥＴのソース７とＰ壁領域５
とで形成されるＰＮ接合ダイオードが順方向となワて、
電流が流れたり、遂に行制御用端子２の電位が、接地電
位よりも高くなって、）’ＩＯ３ＦＥＴにバックゲート
バイアス効果を生じ、アナログ・スイッチとしてのＯＮ
抵抗が増大するなどの問題点があった。
上記問題点を解決するため、第二導電型領域５を行制御
用端子２ごとに設けるとともに、領域５と行制御用端子
２とを同電位とするようにした。
用端子２ごとに設けるとともに、領域５と行制御用端子
２とを同電位とするようにした。
上記のように接続された回路においては、行制御用端子
に加わる電圧が変化しても、第二導電型の領域表面に設
けられたＰ″領域通して、前記、第二導電型の領域とＭ
ＯＳＦＥＴのソースの電位は常に等しく保たれる。これ
によって、前記、第二導電型の領域と、前記、ＭＯＳＦ
ＥＴのソースとの間の寄生ダイオードに加わる電圧はＯ
ｖとなり、電流が流れることを防止することができる。
に加わる電圧が変化しても、第二導電型の領域表面に設
けられたＰ″領域通して、前記、第二導電型の領域とＭ
ＯＳＦＥＴのソースの電位は常に等しく保たれる。これ
によって、前記、第二導電型の領域と、前記、ＭＯＳＦ
ＥＴのソースとの間の寄生ダイオードに加わる電圧はＯ
ｖとなり、電流が流れることを防止することができる。
以下にこの発明の実施例を図面に基づいて詳細に説明す
る。第１図（ａ）は、この発明のキーボード・インター
フェース回路の概要を表したもので、マトリックス状に
配置されたＭＯＳＦＥＴ １のソースとドレインがそれ
ぞれ、行制御用端子２及び列制御用端子３に接続されて
いる。第１図（ｂ）は第１図（ａ）のＭＯＳＦＥＴ １
の断面を見たものであり、第一導電型半導体基板４の上
に第二導電型の領域５を設け、ＭＯＳＦＥＴ １のソー
スと第二導電型の領域５がＰ″領域６を通して行制御用
端子２に共通に接続されている。
る。第１図（ａ）は、この発明のキーボード・インター
フェース回路の概要を表したもので、マトリックス状に
配置されたＭＯＳＦＥＴ １のソースとドレインがそれ
ぞれ、行制御用端子２及び列制御用端子３に接続されて
いる。第１図（ｂ）は第１図（ａ）のＭＯＳＦＥＴ １
の断面を見たものであり、第一導電型半導体基板４の上
に第二導電型の領域５を設け、ＭＯＳＦＥＴ １のソー
スと第二導電型の領域５がＰ″領域６を通して行制御用
端子２に共通に接続されている。
このような接続とした場合、前記あように、第二導電型
の領域５とＭＯ５Ｆ＋！↑７のソースとの間の電位差は
常に０となり、前記、寄生ダイオードは発生せず、無駄
な電流の流れを防止することができる。
の領域５とＭＯ５Ｆ＋！↑７のソースとの間の電位差は
常に０となり、前記、寄生ダイオードは発生せず、無駄
な電流の流れを防止することができる。
この発明は以上説明したように、第二導電型の領域上に
形成されたＭＯＳＦＥＴのソースを行制御用端子及び第
二導電型の領域に電気的に接続することｋよって、二系
統の電源電圧が存在しても、効率よく制御することがで
きるという効果がある。
形成されたＭＯＳＦＥＴのソースを行制御用端子及び第
二導電型の領域に電気的に接続することｋよって、二系
統の電源電圧が存在しても、効率よく制御することがで
きるという効果がある。
第１図（ａ）はこの発明のキーボード・インターフェー
スの回路図、第１図（ｂ）は第１図（ａ）の断面図、第
２図（ａ）は従来のキーボード・インターフェースの回
路図、第２図（ｂ）は第２図（ａ）の断面図である。 １・・・ＭＯＳＦＥＴ ２・・・行制御用端子 ３・・・列制御用端子 ４・・・第一導電型半導体基板 ５・・・第二導電型領域 ６・・・Ｐ″領 域・・・ＭＯＳＦＥＴ ソース 以上
スの回路図、第１図（ｂ）は第１図（ａ）の断面図、第
２図（ａ）は従来のキーボード・インターフェースの回
路図、第２図（ｂ）は第２図（ａ）の断面図である。 １・・・ＭＯＳＦＥＴ ２・・・行制御用端子 ３・・・列制御用端子 ４・・・第一導電型半導体基板 ５・・・第二導電型領域 ６・・・Ｐ″領 域・・・ＭＯＳＦＥＴ ソース 以上
Claims (2)
- （１）基板上に複数個の行制御用端子と複数個の列制御
用端子を有し、任意の行制御用端子と任意の列制御用端
子の間にＭＯＳＦＥＴが介在し、該ＭＯＳＦＥＴのソー
スは行制御用端子のいずれか１つに接続され、該ＭＯＳ
ＦＥＴのドレインは列制御用端子のいずれか１つに接続
され、前記ＭＯＳＦＥＴを含む領域が、前記基板と電気
的に分離されていることを特徴とする半導体集積回路。 - （２）第一導電型半導体基板上に複数個の第二導電型の
領域があって、該第二導電型領域上に形成された複数個
のＭＯＳＦＥＴのソースが共通であってかつ、前記第二
導電型の領域及び前記行制御用端子に電気的に接続され
る手段を具備していることを特徴とする特許請求の範囲
第１項記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147701A JPS628616A (ja) | 1985-07-05 | 1985-07-05 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147701A JPS628616A (ja) | 1985-07-05 | 1985-07-05 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628616A true JPS628616A (ja) | 1987-01-16 |
Family
ID=15436294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60147701A Pending JPS628616A (ja) | 1985-07-05 | 1985-07-05 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628616A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6183210B1 (en) | 1997-09-29 | 2001-02-06 | Hitachi Construction Machinery Co. Ltd. | Torque control device for hydraulic pump in hydraulic construction equipment |
-
1985
- 1985-07-05 JP JP60147701A patent/JPS628616A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6183210B1 (en) | 1997-09-29 | 2001-02-06 | Hitachi Construction Machinery Co. Ltd. | Torque control device for hydraulic pump in hydraulic construction equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733796B2 (ja) | スイッチ回路 | |
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| KR100207338B1 (ko) | 드라이버 회로 | |
| US4713600A (en) | Level conversion circuit | |
| JP2545123B2 (ja) | 半導体スイッチ | |
| EP0733284B1 (en) | Power switch protected against overcurrents | |
| US4888504A (en) | Bidirectional MOSFET switching circuit with single gate bias | |
| JPH06196695A (ja) | Ｍｏｓトランジスタで構成された双方向スイッチ | |
| JPH0481892B2 (ja) | ||
| US4945266A (en) | Composite semiconductor device | |
| KR950006484B1 (ko) | 반도체장치 | |
| AU597540B2 (en) | Complementary lateral insulated gate rectifiers with matched "on" resistances | |
| JPS61182244A (ja) | 半導体集積回路装置 | |
| US6778366B2 (en) | Current limiting protection circuit | |
| US4085417A (en) | JFET switch circuit and structure | |
| EP0544047B1 (en) | High current MOS transistor integrated bridge structure optimising conduction power losses | |
| US6466060B2 (en) | Switching device with separated driving signal input and driving circuit of the same | |
| US5831289A (en) | Silicon carbide gate turn-off thyristor arrangement | |
| US5397906A (en) | Gate array integrated semiconductor device having stabilized power supply potentials | |
| JPS628616A (ja) | 半導体集積回路 | |
| US5444291A (en) | Integrated bridge device for optimizing conduction power losses | |
| JPH0571145B2 (ja) | ||
| JPH09283756A (ja) | アナログスイッチ | |
| JPH0529997B2 (ja) | ||
| EP0104754B1 (en) | Metal insulator semiconductor device with source region connected to a reference voltage |