JPS628572A - Forming method of semiconductor layer - Google Patents
Forming method of semiconductor layerInfo
- Publication number
- JPS628572A JPS628572A JP14793985A JP14793985A JPS628572A JP S628572 A JPS628572 A JP S628572A JP 14793985 A JP14793985 A JP 14793985A JP 14793985 A JP14793985 A JP 14793985A JP S628572 A JPS628572 A JP S628572A
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration region
- high concentration
- low concentration
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 20
- 239000013078 crystal Substances 0.000 claims abstract description 35
- 150000002500 ions Chemical class 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000007935 neutral effect Effects 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 37
- 238000005468 ion implantation Methods 0.000 abstract description 17
- 239000007790 solid phase Substances 0.000 abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000001953 recrystallisation Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体層の形成方法に関し、特に多結晶シリ
コン層の結晶性を改善して高性能のトランジスタを形成
するのに好適な半導体層の形成方法である。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for forming a semiconductor layer, and in particular to a semiconductor layer suitable for forming a high-performance transistor by improving the crystallinity of a polycrystalline silicon layer. This is the formation method.
この発明は基板上に形成する半導体層において、高濃度
領域と低濃度領域を相接するように形成し、熱処理を施
して低濃度領域の結晶粒径の成長を利用して高濃度領域
の結晶粒径を大きく成長させることにより、キャリアの
移動度を向上させるものである。In this invention, in a semiconductor layer formed on a substrate, a high concentration region and a low concentration region are formed so as to be in contact with each other, and heat treatment is performed to utilize the growth of crystal grain size in the low concentration region to crystallize the high concentration region. By growing the particle size to a large size, carrier mobility is improved.
絶縁基板上に多結晶シリコン層を薄く被着形成し、該多
結晶シリコン層にＴＰＴ （薄膜トランジスタ）を形成
する半導体集積回路が知られている。A semiconductor integrated circuit is known in which a thin polycrystalline silicon layer is deposited on an insulating substrate and a TPT (thin film transistor) is formed on the polycrystalline silicon layer.
このような基板上に形成するＴＰＴは、多結晶シリコン
層にそれぞれソース領域、ドレイン領域、チャンネル形
成領域が形成され、更にゲート電極等を被着形成して電
界効果型トランジスタとして動作するようになっている
。In a TPT formed on such a substrate, a source region, a drain region, and a channel forming region are formed in the polycrystalline silicon layer, and a gate electrode and the like are further deposited to operate as a field effect transistor. ing.
ＴＰＴを高性能化するための一手段として、キャリアの
移動度の向上がある。しかしながら、多結晶シリコンを
用いたＴＰＴは、特に単結晶シリコンを用いた場合に比
較して、キャリアの移動度が小さく高速動作できない等
の欠点を有している。One way to improve the performance of TPT is to improve carrier mobility. However, TPTs using polycrystalline silicon have drawbacks such as low carrier mobility and inability to operate at high speeds, especially compared to those using single-crystalline silicon.
これは主に多結晶シリコン層の結晶粒径すなわちグレイ
ンサイズは小さく、さらに結晶粒径は均一でなく大小の
粒径が混在するためであり、結果としてキャリアの移動
度が劣化することになる。This is mainly because the crystal grain size, that is, the grain size of the polycrystalline silicon layer is small, and furthermore, the crystal grain size is not uniform and contains a mixture of large and small grain sizes, and as a result, carrier mobility deteriorates.
このような多結晶シリコンを用いたＴＦＴの問題を改善
する一つの方法として、多結晶シリコン層にＳｉ＋イオ
ン等の中性イオンを打ち込んで、該多結晶シリコン層を
非晶質化して後、アニール等の熱処理を施して再結晶化
させる方法が知られている。しかし、この方法による多
結晶シリコン層の結晶性の改善には、再結晶化の過程が
ランダム核の発生に基づくものであるため、結晶粒径の
成長に限界があり、集積回路の高速動作の傾向に追従で
きない面がある。One way to improve the problem of TFTs using polycrystalline silicon is to implant neutral ions such as Si + ions into the polycrystalline silicon layer to make the polycrystalline silicon layer amorphous, and then anneal it. There are known methods of recrystallizing by heat treatment. However, since the recrystallization process is based on the generation of random nuclei, there is a limit to the growth of crystal grain size in improving the crystallinity of polycrystalline silicon layers using this method. There are aspects in which it is not possible to follow trends.
そこで、本発明は上述の問題点に鑑み、多結晶半導体層
の結晶粒径を成長させ、キャリアの高移動度を実現する
半導体層の形成方法を提供することを目的とする。SUMMARY OF THE INVENTION In view of the above-mentioned problems, an object of the present invention is to provide a method for forming a semiconductor layer that increases the crystal grain size of a polycrystalline semiconductor layer and achieves high carrier mobility.
〔問題点を解決するための手段〕
基板上に形成した半導体層において、選択的に中性イオ
ンを低濃度に注入した低濃度領域と、該低濃度領域に接
して中性イオンを高濃度に注入した高濃度領域を形成し
た後、熱処理を行うことによって上記低濃度領域の成長
した結晶粒径を種として上記高濃度領域の結晶粒径の成
長を行う半導体層の形成方法により上述の問題点を解決
する。[Means for solving the problem] In a semiconductor layer formed on a substrate, there is a low concentration region in which neutral ions are selectively implanted at a low concentration, and a region in which neutral ions are implanted in a high concentration in contact with the low concentration region. The above-mentioned problems can be solved by a method of forming a semiconductor layer in which the crystal grain size of the high concentration region is grown using the grown crystal grain size of the low concentration region as a seed by performing heat treatment after forming the implanted high concentration region. Solve.
多結晶シリコン層に中性イオンを選択的に注入し、当該
多結晶シリコン層を非晶質化する。更に該非晶質化され
た多結晶シリコン層を固相成長させ当該多結晶シリコン
層を再結晶化する。この場合において、多結晶シリコン
層は、低濃度にイオン注入された低濃度領域と高濃度に
イオン注入された高濃度領域が接して形成されているた
め、低濃度領域の成長した結晶粒径を種（シード）とし
て高濃度領域の結晶粒径を横方向固相成長させることが
できる。さらに、上記再結晶化の速度はイオン注入のド
ーズ量に依存し、低濃度の場合は再結晶化が速（、一方
高濃度の場合は再結晶化が遅い。従って、低濃度領域の
結晶粒径を種（シード）として高濃度領域の結晶粒径を
固相成長させるときは、当該高濃度領域の結晶粒径を大
きくすることができる。Neutral ions are selectively implanted into the polycrystalline silicon layer to make the polycrystalline silicon layer amorphous. Furthermore, the amorphized polycrystalline silicon layer is grown in a solid phase and the polycrystalline silicon layer is recrystallized. In this case, since the polycrystalline silicon layer is formed by a low concentration region into which ions are implanted at a low concentration and a high concentration region through which ions are implanted at a high concentration, the polycrystalline silicon layer is formed so that the crystal grain size grown in the low concentration region is The crystal grain size in the high concentration region can be used as a seed for lateral solid phase growth. Furthermore, the rate of recrystallization described above depends on the dose of ion implantation; at low concentration, recrystallization is fast (on the other hand, at high concentration, recrystallization is slow. Therefore, the crystal grains in the low concentration region When the crystal grain size in the high concentration region is grown in a solid phase using the diameter as a seed, the crystal grain size in the high concentration region can be increased.
本発明の好適な実施例を図面を参照しながら説明する。 Preferred embodiments of the present invention will be described with reference to the drawings.
本実施例の半導体層の形成方法は、絶縁基板上に半導体
層として多結晶シリコン層を被着形成し、この多結晶シ
リコン層にイオン注入によって低濃度の不純物領域と高
濃度の不純物領域を形成して、固相成長により結晶粒径
（グレインサイズ）を大きくするものである。そして、
このように結晶粒径を大きくした半導体層を例えばＴＰ
Ｔ （薄膜トランジスタ）のチャンネル形成領域等に用
いることにより、高速動作を可能とするデバイスにする
ことができる。The method for forming a semiconductor layer in this example is to deposit a polycrystalline silicon layer as a semiconductor layer on an insulating substrate, and form a low concentration impurity region and a high concentration impurity region into this polycrystalline silicon layer by ion implantation. The crystal grain size is increased by solid phase growth. and,
A semiconductor layer with increased crystal grain size in this way is made of, for example, TP.
By using it in a channel formation region of a T (thin film transistor), etc., it is possible to create a device that enables high-speed operation.
以下、工程順に従って説明する。The steps will be explained below in order.
（ａ） 先ず、第１図ａに示すように、石英ガラス等
の絶縁基板１の全面に、ＬＰ−ＣＶＤ法（減圧ＣＶＤ法
）により半導体層として多結晶シリコン層２を約８００
人程度の膜厚で被着する。(a) First, as shown in FIG. 1a, a polycrystalline silicon layer 2 with a thickness of approximately 800 nm is deposited as a semiconductor layer on the entire surface of an insulating substrate 1 made of quartz glass or the like by LP-CVD (low pressure CVD).
Deposit with a film thickness comparable to that of a human body.
（ｂ） 続いて、第１図すに示すように、多結晶シリ
コン層２を被着した面に対して低濃度の中性イオンの注
入を行う。中性イオンは例えばＳｔ”イオンを用いて行
うことができ、注入のエネルギーを例えば４０ ｋ ｅ
Ｖ、ドーズ量を例えば８×ＩＱ”ｃｍ”にすることが
できる。このように多結晶シリコン層２に対して中性イ
オンを注入することにより、当該多結晶シリコン層２を
非晶質化し、更に当該多結晶シリコンＮ２を低濃度領域
５とする。(b) Subsequently, as shown in FIG. 1, low concentration neutral ions are implanted into the surface on which the polycrystalline silicon layer 2 is deposited. Neutral ions can be performed using, for example, St" ions, and the implantation energy is set to, for example, 40 k e
V, the dose amount can be set to, for example, 8×IQ “cm”. By implanting neutral ions into the polycrystalline silicon layer 2 in this way, the polycrystalline silicon layer 2 is made amorphous, and the polycrystalline silicon N2 is further made into a low concentration region 5.
（ｃ） 低濃度のイオン注入を行った後、第１図Ｃに
示すように、多結晶シリコン層２即ち低濃度領域５の全
面にフォトレジスト３を塗布し、選択露光及び現像を行
って該フォトレジスト３をパターン形成する。このパタ
ーン形成は、後の工程においてＴＰＴのチャンネル形成
領域となる部分の多結晶シリコン層２を露出するように
形成される。(c) After performing low-concentration ion implantation, as shown in FIG. The photoresist 3 is patterned. This patterning is performed to expose a portion of the polycrystalline silicon layer 2 that will become a channel formation region of the TPT in a later step.
このパターン形成後、該パターン形成されて開口された
開口部３ａを介して、高濃度の中性イオンの注入を行う
。この場合の中性イオンは、上記低濃度の中性イオンの
注入と同様に例えばＳＩ＋イオンを用いて行うことがで
き、たとえば注入のエネルギーを４０ｋｅＶ、ドーズ量
を５ Ｘ １０ ” ｃｍ°２にすることができる。こ
のように高濃度にイオン注入した領域４は、イオン注入
による衝撃によりさらに非晶質化され、後述するように
相接する高濃度領域４と低濃度領域の再結晶の速度の相
違から結晶粒径を大きく°シ、当該領域４のキャリアの
移動度を大きくすることができる。尚、フォトレジスト
３はイオン注入後除去する。After this pattern is formed, high concentration neutral ions are implanted through the patterned opening 3a. In this case, the neutral ions can be implanted using, for example, SI+ ions, similar to the above-mentioned low concentration neutral ion implantation, for example, the implantation energy is 40 keV and the dose is 5 x 10'' cm°2. The region 4 into which ions have been implanted at a high concentration is further made amorphous by the impact caused by the ion implantation, and as will be described later, the rate of recrystallization between the adjacent high concentration region 4 and the low concentration region is reduced. Due to the difference, the crystal grain size can be increased to increase carrier mobility in the region 4. Note that the photoresist 3 is removed after ion implantation.
以上の工程によって、絶縁基板１上の多結晶シリコン層
２に低濃度領域５と高濃度領域４を形成することができ
るが、上述した工程の順序を替えることによっても絶縁
基板ｌ上の多結晶シリコン層２に低濃度領域５と高湯度
領域４を形成することができる。尚、工程の説明は、第
２図ａ〜第２図Ｃを参照しながら行うが、指示符号は第
１図ａ〜第１図Ｃに用いた指示符号と同じ指示符号を用
いている。Through the above steps, the low concentration region 5 and the high concentration region 4 can be formed in the polycrystalline silicon layer 2 on the insulating substrate 1, but it is also possible to form the polycrystalline silicon layer on the insulating substrate l by changing the order of the above steps. A low concentration region 5 and a high temperature region 4 can be formed in the silicon layer 2. The process will be explained with reference to FIGS. 2a to 2C, using the same reference numerals as those used in FIGS. 1a to 1C.
（ａ） 先ず、第２図ａに示すように、石英ガラス等
の絶縁基板１の全面に、ＬＰ＝ＣＶＤ法（減圧ＣＶＤ法
）により半導体層として多結晶シリコン層２を約８００
人程度の膜厚で被着する。(a) First, as shown in FIG. 2a, a polycrystalline silicon layer 2 with a thickness of approximately 800 nm is deposited as a semiconductor layer on the entire surface of an insulating substrate 1 made of quartz glass or the like using the LP=CVD method (low pressure CVD method).
Deposit with a film thickness comparable to that of a human body.
（ｂ） このように多結晶シリコン層２を絶８を基板
１の全面に被着形成後、第２図すに−示すように、全面
にフォトレジスト３を塗布し、パターン形成して、当該
フォトレジスト３をイオン注入のマスクとして使用する
。上記パターン形成は、後の工程でＴＰＴのチャンネル
形成領域となる部分の多結晶シリコン層２を露出するよ
うに形成される。(b) After forming the polycrystalline silicon layer 2 on the entire surface of the substrate 1, as shown in FIG. Photoresist 3 is used as a mask for ion implantation. The above pattern is formed so as to expose a portion of the polycrystalline silicon layer 2 that will become a TPT channel formation region in a later step.
このフォトレジスト３のパターン形成に続いて、該パタ
ーン形成されて開口された開口部３ａを介して、高濃度
の中性イオンの注入を行う。この場合の中性イオンは、
上記第１図Ｃに示す工程と同様に例えばＳｉ＋イオンを
用いて行うことができ、たとえば注入のエネルギーを４
０ｋｅＶ、ドーズ量を５Ｘ１０’ｃ＋ｎ’にすることが
できる。このように高濃度にイオン注入した領域４は、
イオン注入による衝撃によりさらに非晶質化され、後述
するように再結晶の速度の相違から結晶粒径を大きくし
、当該領域４のキャリアの移動度を大きくすることがで
きる。Following the patterning of the photoresist 3, high-concentration neutral ions are implanted through the patterned openings 3a. In this case, the neutral ion is
Similar to the step shown in FIG.
0 keV, the dose amount can be set to 5X10'c+n'. The region 4 into which ions are implanted at a high concentration in this way is
The region 4 is further amorphized by the impact caused by ion implantation, and as described later, the crystal grain size can be increased due to the difference in recrystallization speed, and the mobility of carriers in the region 4 can be increased.
（ｃ） 高濃度領域４を形成後、第２図Ｃに示すよう
に、上記フォトレジスト３を除去して、当該高濃度領域
４に接し当該高濃度領域４の結晶粒径の成長の種として
機能させるように多結晶シリコン層２に対して低濃度の
イオン注入を行う。このイオン注入は、例えばＳｉ＋イ
オンを用いて行うことができ、注入のエネルギーを例え
ば４０ｋｅ■、ドーズ量を例えば８ＸＩＱ”ｃｍ４にす
ることができ・る。このように多結晶シリコン層２に対
して中性イオンを注入することにより、該多結晶シリコ
ン層２を非晶質化し、更に低濃度領域５とする。(c) After forming the high concentration region 4, as shown in FIG. Low concentration ion implantation is performed into the polycrystalline silicon layer 2 to make it functional. This ion implantation can be performed using, for example, Si+ ions, and the implantation energy can be set to, for example, 40 ke, and the dose can be set to, for example, 8XIQ"cm4. In this way, the polycrystalline silicon layer 2 is By implanting neutral ions, the polycrystalline silicon layer 2 is made amorphous and further formed into a low concentration region 5.
以上の工程により、多結晶シリコン層２に低濃度領域５
と高濃度領域４を選択的に形成する。高濃度領域４は低
濃度領域５に接するように形成され、この高濃度領域４
は、好ましくはＴＰＴのチャンネル形成領域として用い
られる。Through the above steps, the low concentration region 5 is formed in the polycrystalline silicon layer 2.
and a high concentration region 4 is selectively formed. The high concentration region 4 is formed so as to be in contact with the low concentration region 5, and this high concentration region 4
is preferably used as a channel forming region of TPT.
次に、上述した低濃度領域５と高濃度領域４を選択的に
形成した後に行う固相成長の工程について、第３図を参
照しながら説明する。Next, a solid phase growth process performed after selectively forming the above-mentioned low concentration region 5 and high concentration region 4 will be explained with reference to FIG.
上述した低濃度領域５と高濃度領域４は、それぞれイオ
ン注入により非晶質化されている。このように非晶質化
されている場合には、熱処理による固相成長を大きくす
ることができる。そして、本実施例の場合は、上記低濃
度領域５の結晶粒径の成長を種（シード）として高濃度
領域４の結晶粒径を大きくすることができる。すなわち
、上記低濃度領域５の固相成長による結晶粒径は、一度
非晶質化されているため通常の再結晶工程の結晶粒径よ
り大きくすることができる。そして、上記高濃度領域４
は、この低濃度領域５に相接して形成されており、上記
低濃度領域５の大きく成長した結晶粒径を種として、横
方向の固相成長によって一層大きく結晶粒径を成長させ
ることができる。The above-mentioned low concentration region 5 and high concentration region 4 are each made amorphous by ion implantation. When the material is made amorphous in this manner, solid phase growth by heat treatment can be increased. In the case of this embodiment, the crystal grain size of the high concentration region 4 can be increased using the growth of the crystal grain size of the low concentration region 5 as a seed. That is, the crystal grain size of the low concentration region 5 formed by solid phase growth can be made larger than the crystal grain size of the normal recrystallization process because it has been once amorphous. Then, the high concentration region 4
is formed adjacent to this low concentration region 5, and it is possible to grow the crystal grain size even larger by lateral solid phase growth using the large crystal grain size of the low concentration region 5 as a seed. can.
そして、この場合の再結晶化の速度はイオン注入のドー
ズ量に依存し、低濃度の場合は再結晶化が速く、一方高
濃度の場合は再結晶化が遅い。このため高濃度領域４の
方が再結晶化が遅く、高濃度領域４の再結晶化と低濃度
領域５の再結晶化との時間的な差によって、上記低濃度
領域５の結晶粒径の成長を種とする高濃度領域４の結晶
粒径の成長は、さらに大きく成長することができる。こ
のように高濃度領域４の結晶粒径を大きくした場合には
、キャリアの走行に対するエネルギーバリアが小さくな
り、キャリアの移動度が向上することになる。The rate of recrystallization in this case depends on the dose of ion implantation; recrystallization is fast when the concentration is low, while recrystallization is slow when the concentration is high. Therefore, recrystallization is slower in the high concentration region 4, and due to the time difference between recrystallization in the high concentration region 4 and recrystallization in the low concentration region 5, the crystal grain size in the low concentration region 5 is reduced. The grain size of the high-concentration region 4 can grow even larger using the growth as a seed. When the crystal grain size of the high concentration region 4 is increased in this way, the energy barrier to carrier travel becomes smaller, and carrier mobility improves.
このように高濃度領域４の結晶粒径を大きくすることの
できる固相成長は、例えば、窒素雰囲気で、約６００℃
、３０〜１００時間かけて行うことにより得ることがで
きる。Solid phase growth, which can increase the crystal grain size of the high concentration region 4 in this way, is performed at approximately 600° C. in a nitrogen atmosphere, for example.
, for 30 to 100 hours.
上述したように本実施例の半導体層の形成方法は、低濃
度領域の結晶粒径の成長を種として高濃度領域の結晶粒
径を大きくすることができる。そして、高濃度領域は、
例えばＴＰＴのギャンネル形成領域として用いることが
でき、結晶粒径の大きい領域をチャンネル形成領域とす
るデバイスは、高速動作を可能とする等の優れた特性を
有することになる。このようなＴＰＴの一例を第４図を
参照しながら説明する。As described above, in the method for forming a semiconductor layer of this embodiment, the crystal grain size in the high concentration region can be increased using the growth of the crystal grain size in the low concentration region as a seed. And the high concentration area is
For example, a device that can be used as a channel forming region of TPT, and in which a region with a large crystal grain size is used as a channel forming region, has excellent characteristics such as being able to operate at high speed. An example of such TPT will be explained with reference to FIG.
本発明を適用したＴＰＴは、第４図に示すように、先ず
、石英ガラス等の絶縁基板１１上に、多結晶シリコン層
を被着形成し選択的イオン注入及び固相成長を経て形成
された低濃度領域１２．１３と高濃度領域１４が相接す
るように形成され、この高濃度領域１４はチャンネル形
成領域となっている。該高濃度領域１４上にはゲート絶
縁膜１５を介してゲート電極１６が被着形成され、更に
これら被覆する例えばＰＳＧ （リン・シリケートガラ
ス）等の保護膜１７が形成され、上記ソース・ドレイン
として機能する低濃度領域１２．１３に接続するＡＮ電
極１８．１８が形成されている。As shown in FIG. 4, the TPT to which the present invention is applied is formed by first depositing a polycrystalline silicon layer on an insulating substrate 11 such as quartz glass, and then performing selective ion implantation and solid phase growth. A low concentration region 12, 13 and a high concentration region 14 are formed so as to be in contact with each other, and this high concentration region 14 serves as a channel forming region. A gate electrode 16 is formed on the high concentration region 14 via a gate insulating film 15, and a protective film 17 such as PSG (phosphorus silicate glass) is formed to cover the gate electrode 16, and serves as the source/drain. An AN electrode 18.18 is formed which connects to the functional low concentration region 12.13.
このようなＴＦＴは、ＦＥＴとして動作するが、チャン
ネル形成領域である高濃度領域１４は、結晶粒径が大き
く成長しているため、この高濃度領域１４においてキャ
リアの移動度が高く、従って、高速な動作を行うことが
できる。また、上記ソース・ドレインとして機能する低
濃度領域１２．１３も結晶粒径が大きいため、キャリア
の移動度が高く、高速動作に適している。Such a TFT operates as a FET, but since the crystal grain size of the high concentration region 14, which is a channel forming region, has grown large, carrier mobility is high in this high concentration region 14, and therefore high-speed You can perform various actions. Furthermore, since the low concentration regions 12.13 that function as the source/drain have a large crystal grain size, carrier mobility is high and it is suitable for high-speed operation.
尚、上述した実施例においては、高濃度領域と低濃度領
域の形成のため、イオン注入のドーズ量を変えてこれら
領域を形成したが、イオン注入のドーズ量を変えるので
はなく、打ち込みのエネルギーを変えることによっても
、同様の効果を得ることができる。In the above-mentioned embodiment, in order to form the high-concentration region and the low-concentration region, these regions were formed by changing the dose of ion implantation. A similar effect can be obtained by changing .
本発明の半導体層の形成方法は、選択的なイオン注入に
より高濃度領域の結晶粒径を大きくすることができ、該
高濃度領域のキャリアの高移動度を実現することができ
る。従って、本発明をデバイスの製造工程に適用するこ
とによって、高速動作可能な優れたデバイスを提供する
ことができる。The method for forming a semiconductor layer of the present invention can increase the crystal grain size in a high concentration region by selective ion implantation, and can realize high carrier mobility in the high concentration region. Therefore, by applying the present invention to a device manufacturing process, an excellent device capable of high-speed operation can be provided.
第１図ａ〜第１図Ｃは本発明に係る半導体層の形成方法
の一実施例を工程順に示す概略断面図であり、第２図ａ
〜第２図Ｃは実施例の他の工程順の例を示す概略断面図
であり、第３図は本発明に係る固相成長の工程における
概略断面図であり、第４図は本発明の詳細な説明するＴ
ＰＴの概略断面図である。
１・・・絶縁基板
２・・・多結晶シリコン層
３・・・フォトレジスト
４・・・高濃度領域
５・・・低濃度領域
特 許 出 願 人 ソニー株式会社代理人 弁
理士 小泡 見回 田村榮−
ｐｏｎｙ Ｅｌ城着
第１図ａ
イ＆Ｅｌ康めイオン注入
第１図ｂ
ｆ１７シ棗環のイオン庄λ
第１図Ｃ1A to 1C are schematic cross-sectional views showing an embodiment of the method for forming a semiconductor layer according to the present invention in the order of steps, and FIG.
~ Figure 2C is a schematic cross-sectional view showing another example of the process order of the example, Figure 3 is a schematic cross-sectional view of the solid phase growth process according to the present invention, and Figure 4 is a schematic cross-sectional view showing an example of another process order of the present invention. T for detailed explanation
FIG. 3 is a schematic cross-sectional view of PT. 1...Insulating substrate 2...Polycrystalline silicon layer 3...Photoresist 4...High concentration region 5...Low concentration region Patent Applicant: Sony Corporation Representative Patent Attorney Kobu Mimi Sakae Tamura - pony El castle arrival Figure 1a Lee & El health ion implantation Figure 1b f17 Natsume Tamaki's ion sho λ Figure 1C
Claims (1)
ンを低濃度に注入した低濃度領域と、該低濃度領域に接
して中性イオンを高濃度に注入した高濃度領域を形成し
た後、熱処理を行うことによって上記低濃度領域の成長
した結晶粒径を種として上記高濃度領域の結晶粒径の成
長を行う半導体層の形成方法。In the semiconductor layer formed on the substrate, after forming a low concentration region in which neutral ions are selectively implanted at a low concentration and a high concentration region in contact with the low concentration region in which neutral ions are implanted at a high concentration, A method for forming a semiconductor layer, in which the crystal grain size of the high concentration region is grown using the grown crystal grain size of the low concentration region as a seed by performing heat treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14793985A JPS628572A (en) | 1985-07-05 | 1985-07-05 | Forming method of semiconductor layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14793985A JPS628572A (en) | 1985-07-05 | 1985-07-05 | Forming method of semiconductor layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628572A true JPS628572A (en) | 1987-01-16 |
Family
ID=15441475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14793985A Pending JPS628572A (en) | 1985-07-05 | 1985-07-05 | Forming method of semiconductor layer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628572A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4868140A (en) * | 1985-06-18 | 1989-09-19 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JPH06212739A (en) * | 1993-01-11 | 1994-08-02 | Shinichi Kaneko | Corner ridge element |
-
1985
- 1985-07-05 JP JP14793985A patent/JPS628572A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4868140A (en) * | 1985-06-18 | 1989-09-19 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| JPH06212739A (en) * | 1993-01-11 | 1994-08-02 | Shinichi Kaneko | Corner ridge element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| JPS6246989B2 (en) | ||
| JPH0629320A (en) | Manufacture of thin film transistor | |
| JP4203141B2 (en) | Method for crystallizing amorphous silicon layer and method for producing thin film transistor using the same | |
| JPS63122176A (en) | Semiconductor device and its manufacture | |
| JPH08102543A (en) | Crystallization method and manufacture of thin film transistor using its method | |
| JPH1168109A (en) | Production of polycrystalline thin film and production of thin-film transistor | |
| JPH04139728A (en) | Manufacture of polycrystalline field-effect transistor | |
| JPS628572A (en) | Forming method of semiconductor layer | |
| US6346462B1 (en) | Method of fabricating a thin film transistor | |
| JPH0824184B2 (en) | Method for manufacturing thin film transistor | |
| JPS58178565A (en) | Semiconductor device and manufacture thereof | |
| JP2707654B2 (en) | Method for manufacturing thin film transistor | |
| JP2000021782A (en) | Method of forming single crystal silicon layer and manufacture of semiconductor device | |
| JPS643046B2 (en) | ||
| JPS61187274A (en) | Manufacture of thin-film transistor | |
| JP2565192B2 (en) | Method for manufacturing semiconductor device | |
| JPH0231468A (en) | Manufacture of floating gate type semiconductor memory device | |
| JPS628516A (en) | Method for heat-treating semiconductor thin film | |
| KR970003805A (en) | Semiconductor device manufacturing method | |
| JPH0254538A (en) | Manufacture of p-channel thin film transistor | |
| JPH05259075A (en) | Manufacture of semiconductor device | |
| JPH03200319A (en) | Formation of poly-crystalline silicon | |
| JPS5825222A (en) | Manufacture of semiconductor device | |
| JPH03219643A (en) | Manufacture of semiconductor device |