JPS6284352A - File access controlling system - Google Patents
File access controlling systemInfo
- Publication number
- JPS6284352A JPS6284352A JP60224101A JP22410185A JPS6284352A JP S6284352 A JPS6284352 A JP S6284352A JP 60224101 A JP60224101 A JP 60224101A JP 22410185 A JP22410185 A JP 22410185A JP S6284352 A JPS6284352 A JP S6284352A
- Authority
- JP
- Japan
- Prior art keywords
- file
- page data
- page
- data
- control table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【発明の詳細な説明】
rWI 尊 )
本発明は、情報処理部と仮想用紙のページデータを記憶
するファイルの間に、ページバッファとそのページデー
タの更新、参照の状態を示す制御テーブルを具えたファ
イルアクセスジステムチ、該制御テーブルの内容が更新
を要するページデータのみとなった場合、第2の制御テ
ーブルの飽埋情報を用い、現処理位置から十分離れた複
数の連続するページデータをファイルヘセーブスルよう
制御することにより、ページバッファのデータの入替え
を高速化し、ファイルアクセス回数t−減うすようにし
たものである。[Detailed Description of the Invention] rWI Taken) The present invention provides a page buffer and a control table that indicates the state of update and reference of the page data between the information processing unit and the file that stores the page data of virtual paper. File access system, when the contents of the control table are only page data that needs to be updated, use the fill information in the second control table to move multiple consecutive page data sufficiently far away from the current processing position to the file. By performing save-through control, data replacement in the page buffer is speeded up and the number of file accesses is reduced by t.
本発明は仮想用紙のページデータを記憶するファイルの
アクセス制御方式の改善に関するものである。The present invention relates to an improvement in an access control method for a file that stores page data of virtual paper.
従来、情報処理部の制御下に、後述の仮想用紙のページ
データを記憶したファイル、たとえば外部記憶装置との
間にページバッファを介在させ、その両側の入出力に伴
なうページデータの更新。Conventionally, under the control of an information processing unit, a page buffer is interposed between a file storing page data of a virtual paper (described later), such as an external storage device, and the page data is updated in accordance with input/output on both sides.
参照の状態を示すための制御テーブルが設けられる。フ
ァイルは仮想用紙の複数面を有し、各面は物理的単位の
2KB程度のイー28個に分割されて記憶され、この1
個または複数のページによpページバッファとファイル
の間で受渡しされる。A control table is provided to indicate the status of the reference. A file has multiple sides of virtual paper, and each side is divided into 28 physical units of about 2KB and stored.
The p page buffer is passed between the p page buffer and the file by one or more pages.
第3図(cL)、(6)はこの形式の従来のファイルア
クセスシステムの1例を示したものである。FIGS. 3(cL) and (6) show an example of a conventional file access system of this type.
同図において、情報処理部1よりファイル4内の前記仮
想用紙屋と用紙内ページ属のアドレスに対するリード(
参照)またはライト(更新)の要求が制御バッファ2を
介しページバッファ3に送られる。この要求に従い、フ
ァイル4内の必要なアドレスをアクセスしてページバッ
ファ6にロードし、逆にページバッファ3に書込まれて
いる更新するページデータをファイル4の該当アドレス
にセ−7” fる。制御バッファ2とページバッファ6
にはファイル4に対し処理する場合に必要な個数のペー
ジデータが一時保持される。制御バッファ2は同図(6
)に各ページ毎の制御バッファ12nが示され、要求す
るページデータに対応するリード。In the figure, the information processing unit 1 reads (
A request for reference) or write (update) is sent to the page buffer 3 via the control buffer 2. According to this request, the necessary address in file 4 is accessed and loaded into page buffer 6, and conversely, the page data to be updated written in page buffer 3 is saved to the corresponding address in file 4. .Control buffer 2 and page buffer 6
The number of page data required when processing file 4 is temporarily held. Control buffer 2 is shown in the same figure (6
) shows the control buffer 12n for each page, and the read corresponding to the requested page data.
ライトアドレスが格納される外、末尾2ビツトが参照ビ
ットと更新ビットを表わす。参照ビットでは°0”は不
使用、“1”は参照中であシ、更新ビットでは“0”は
書込み不要、11”は書込み必要を意味する。これらの
アドレスに対応するベージデータが図に例示するように
ページバッファ5に一時保持される。In addition to storing the write address, the last two bits represent reference bits and update bits. For reference bits, 0" means not used, "1" means not being referenced, and for update bits, "0" means no writing is required, and 11 means writing is necessary. Page data corresponding to these addresses are temporarily held in the page buffer 5 as illustrated in the figure.
第4図は第6図(α)の構成における動作を示す流れ図
である。同図において、
1)ベージデータがページバッファ3上にある時はファ
イル4へのセーブまたはファイル4からのロードは不要
であυ、リードの場合は制御テーブルの変更なく、ライ
トの場合は更新ビットを@1”に変更して逃埋を終了し
、次のベージデータに移る。FIG. 4 is a flowchart showing the operation in the configuration of FIG. 6 (α). In the figure, 1) When the page data is on page buffer 3, there is no need to save to file 4 or load from file 4, and in the case of read, there is no change in the control table, and in the case of write, the update bit is not changed. Change ``@1'' to end the escape and move on to the next page data.
11)ページデータがページバッファ3上になく、更新
ビット10”の個所がある時はファイル4から新ページ
のロードを行なう候補位置となる。以下の手順はI)と
同じである。11) When the page data is not on the page buffer 3 and there is an update bit 10'', this becomes a candidate position for loading a new page from the file 4.The following procedure is the same as in I).
第5図(α)はこの場合の1例を示すもので、本印の個
所が新ページのロード候補位置を示す。FIG. 5(α) shows an example of this case, where the mark indicates a candidate position for loading a new page.
iii ) ページデータがページバッファ6上にな
く、更新ビット′″0″の個所がない時はファイル4に
対しセーブを行なって、ページバッファ3上の領域を空
けた上でロードを行なう。iii) When the page data is not on the page buffer 6 and there is no update bit ``0'', save the file 4, free up an area on the page buffer 3, and then load.
第5図(6)はこの場合の1例を示すもので、同図(α
)の状態から処理を進めると、更新ビット10#の個所
のみがロードの対象となシ、さらにライトによシ更新ビ
ット“1”が増加するため、最後は全て更新ビット11
”の状態となる。Figure 5 (6) shows an example of this case.
), only the location with update bit 10# is subject to loading, and the update bit "1" increases with writing, so in the end all update bits are 11.
”.
上記従来例の山)で説明した第5図(b)に例示したよ
うな状態になると、従来の制御テーブルの更新ビット、
参照ビットによるセーブ/ロードの制御のみでは手詰シ
となる。以後の操作では一般にランダムセーブする方法
が用いられるが、これではファイルへのアクセス回数の
削減は望めない。When the state illustrated in FIG. 5(b) explained in the conventional example (mountain) above is reached, the update bits of the conventional control table,
Controlling save/load using reference bits alone is insufficient. In subsequent operations, a random save method is generally used, but this method cannot reduce the number of accesses to the file.
このように、制御テーブルの内容が更新を要するページ
データのみとなった時、ページバッファ3I/小−II
−)vに一−−54−オハ1詰魯シも吉?占brネtし
ともに、ファイル4へのアクセス回数を減少することを
考える。In this way, when the contents of the control table are only the page data that needs to be updated, the page buffer 3I/small-II
-) v to 1--54-Oha 1 Tsume Rushi is also good luck? Let's consider reducing the number of accesses to file 4 as well.
このため、処理態様の特徴をみると次のようになる。Therefore, the characteristics of the processing mode are as follows.
0次処理ページは現在処理中(参照ビット@1”)のペ
ージの前後の頻度が高い。The 0th order processing page is frequently located before or after the page currently being processed (reference bit @1'').
■1操作が複数ページに亘る場合、それらのページ、に
は連続性、処理方向が存在する。従って複数ページをま
とめてセーブ/ロードすると効率がよい。(2) When one operation spans multiple pages, there is continuity and processing direction among those pages. Therefore, it is efficient to save/load multiple pages at once.
これらの特徴を利用し、第5図(b)の状態となった時
には、現在の処理位置に対し、十分離れた位置にある複
数の連続するページデータをまとめてセーフ/ロードす
ればよい筈である。Utilizing these features, when the situation shown in Figure 5(b) occurs, it should be possible to safely/load multiple consecutive page data at positions sufficiently far away from the current processing position. be.
本発明の目的は、制御テーブルの内容が更新を要するベ
ージデータのみとなった時、ページバッファのベージデ
ータの入替えを高速にするとともに、ファイルへのアク
セス回数を減小するようにしたファイルアクセス制御方
式を提供することにあ泣
〔問題点を解決するための手段〕
前記目的を達成するため、本発明においては、情報処理
部とファイルとの間にページデータの更新、参照の状態
を示す制御テーブルの外に、該制御テーブルの内容が更
新を要するページデータのみとなった場合、ファイルへ
のアクセス(セーブ/ロード)を制御するため、第2の
制御テーブルを設け、この処理情報を用い、現処理位置
から十分能れた複数の連続するページデータをファイル
ヘセーブするよう制御するものである。An object of the present invention is to provide file access control that speeds up replacement of page buffer page data and reduces the number of file accesses when the contents of a control table are only page data that needs to be updated. [Means for solving the problem] In order to achieve the above-mentioned object, the present invention provides a control system between the information processing unit and the file that indicates the update and reference status of page data. In addition to the table, a second control table is provided to control access (save/load) to the file when the contents of the control table are only page data that needs to be updated, and this processing information is used to This control is performed to save a plurality of consecutive page data sufficiently from the current processing position to a file.
上記構成によシ、従来の制御テーブルが全部更新を要す
ることとなシ手詰υとなった場合を有効に打開するため
、たとえば現処理中(参照ビット@1”)のページデー
タ位置に対し各ページデータに対応する第2の制御テー
ブル内のアドレスをサーチし、最もアドレスの隔ったも
のを選択し、この位置のページデータと連続する複数ペ
ージデータを取出し、これらをファイルに送9セーブを
行なう。With the above configuration, in order to effectively overcome the situation where the conventional control table needs to be updated completely, for example, the page data position currently being processed (reference bit @ 1") Search the address in the second control table corresponding to each page data, select the one with the farthest address, extract the page data at this position and consecutive multiple page data, send them to a file and save. Do the following.
これによシ、これらの旧領域は更新ビットが@O“に変
化し、新ページデータを受は入れることができる。As a result, the update bits of these old areas change to @O", and new page data can be accepted.
第1図(α)、(6)は本発明の実施例の構成説明図で
ある。FIGS. 1(α) and 1(6) are configuration explanatory diagrams of embodiments of the present invention.
同図におい℃、第5図(α)、(b)の従来例と異なる
点は、同図(6)に示す、制御バッファ11の内容であ
る。The difference from the conventional example shown in FIGS. 5(a) and 5(b) is the contents of the control buffer 11 shown in FIG. 5(6).
すなわち、第3図と同じ更新ビットと参照ビット管示す
制御テーブル12nの外に、本発明の要部となる第2の
制御テーブル13%を含む。制御テーブル13%は同図
(b)に示すように、たとえば1ワード16ビツトの領
域を用意し、最初の4ビツトにファイル4が複数の仮想
用紙を含む場合の用紙Aを書込み、次の12ビツトに用
紙内ページムを書込むものとする。That is, in addition to the control table 12n showing the same update bits and reference bits as in FIG. 3, it also includes a second control table 13% which is the main part of the present invention. As shown in the same figure (b), the control table 13% prepares an area of 16 bits per word, writes paper A in the first 4 bits, and writes paper A in the case where file 4 includes a plurality of virtual papers, and then writes paper A in the first 4 bits as shown in FIG. Assume that the pagem in the paper is written in the bit.
従来例と同じ制御テーブル12.が各ページデータとも
前述の第5図(b)に示すように更新ビットが全て11
”となった場合には、この第2の制御テーブル16%が
各ページデータにつきサーチされる。Control table 12, same as the conventional example. However, for each page data, all update bits are 11 as shown in FIG. 5(b) above.
”, this second control table 16% is searched for each page of data.
セして現処理中(参照ビット@1”)のページデータの
位置から最もアドレスの隔ったものを抽出し、このペー
ジデータと連続している複数のページデータを一括して
ファイル4ヘセーブする。なお、ファイル4からページ
バッファ3にページデータをロードする場合にも、第2
の制御テーブル13%を用いて制御することができる。Extract the one with the farthest address from the position of the page data currently being processed (reference bit @1"), and save this page data and multiple consecutive page data all at once to file 4. .In addition, when loading page data from file 4 to page buffer 3, the second
control table 13%.
すなわち、この場合は現処理ページデータ位置に対し、
次処理ページデータへの方向の位置にある連続する複数
ベージデータを該当するページデータの制御テーブル1
6.に記載し、これに従°つてロードが行なわれる。In other words, in this case, for the current processing page data position,
Control table 1 for page data that corresponds to continuous multiple page data in the direction to the next processing page data
6. and loading is performed in accordance with this.
第2図は本発明の実施例の動作を示す流れ図である。FIG. 2 is a flowchart showing the operation of the embodiment of the present invention.
同図において、制御バッファ11が第5図(cL)の状
態となった時、ファイル4からのmページが現在参照中
であるとする。そして、処理例としてビットマツプの図
形でmページから下方にベクトル輸)をも (−介を者
り ふ−
以下次の手順で進められる。In the figure, when the control buffer 11 is in the state shown in FIG. 5(cL), it is assumed that m pages from file 4 are currently being referenced. Then, as an example of processing, a bitmap figure (vector transport downward from page m) can be processed in the following steps.
■ページバッファ3上のmページで処理開始し直線を描
画する。(2) Start processing on page m on page buffer 3 and draw a straight line.
■鵠+1ページは、ページバッファ6上にあるので、惰
+1ページに移って、直線描画を継続する。(2) Page +1 is on the page buffer 6, so move to page +1 and continue drawing straight lines.
■ページバッファ6上にm+2ページが存在しないため
、ロードが必要である。(2) Since page m+2 does not exist on the page buffer 6, loading is necessary.
■制御テーブル12%が全て更新要の状態であるため、
ファイル4へのセーブが必要であシ、第2の制御テーブ
ル16%の内容に従い現処理位置惧ページから最も離れ
た位置にある4−1,i、 <+1ページを一括してセ
ーブする。この場合アクセスは1回でよい。■Since 12% of the control tables all require updating,
It is necessary to save to file 4, and according to the contents of the second control table 16%, pages 4-1,i,<+1, located at the farthest position from the current processing position destination page, are saved all at once. In this case, only one access is required.
■下方同処理であるから、悟+6以下のページも必要と
なる可能性があるため、第2の制御データ。■Since the same processing is performed downward, there is a possibility that pages with Satoru+6 and below are also required, so the second control data.
ル16.の内容に従い惜+2.悟+5.m+4ページを
一括してファイル4からページノ(ソファ6ヘロードす
る。この場合のアクセスは1回でよい。Le 16. According to the contents of , I regret +2. Satoru +5. Load m+4 pages at once from file 4 to page number (sofa 6). In this case, access is only required once.
■?FL+2ページ以下に対し、直線描画を継続する。■? Continue straight line drawing for FL+2 pages and below.
以上説明したように、本発明によれば、従来の制御テー
ブルの内容が更新を要するページデータのみとなった場
合、第2の制御テーブルの処理情報を用い、現処理位置
から十分離れた複数の連続するページデータをファイル
ヘセーブするよう制御するものである。これにより現処
理位置より十分遠い位置でしかも連続した複数ページデ
ータを一括してファイルにセーブするから、現処理位置
に影響を与えることなく、ページバッファにおけるデー
タの入替えを高速化し、ファイルアクセス回数を格段に
減小させることができるものである。As explained above, according to the present invention, when the content of the conventional control table is only page data that requires updating, the processing information of the second control table is used to This controls the saving of consecutive page data to a file. This saves multiple consecutive pages of data that are far enough away from the current processing position to a file all at once, which speeds up data replacement in the page buffer and reduces the number of file accesses without affecting the current processing position. This can be significantly reduced.
第1図は本発明の実施例の構成説明図、第2図は実施例
の動作例を示す説明図、M3図は従来例の構成説明図、
第5図は従来例の動作説明図、第4図は従来例の動作を
示す流れ図でオ夛、図中、1は情報処理部、3はページ
バッファ、4は7アイル、11は制御バッファ、12、
は制御テーブル、13nは第2の制御テーブルを示す。
本発明の実施例の動作例1禾:jiffi @ m第
2 図
従来例の動作説明図
第 5 図
従来例の動作を示す流れ図
会笥 A MFIG. 1 is an explanatory diagram of the configuration of an embodiment of the present invention, FIG. 2 is an explanatory diagram showing an example of the operation of the embodiment, and FIG. M3 is an explanatory diagram of the configuration of a conventional example.
Fig. 5 is an explanatory diagram of the operation of the conventional example, and Fig. 4 is a flowchart showing the operation of the conventional example. 12,
indicates a control table, and 13n indicates a second control table. Operation example 1 of the embodiment of the present invention: jiffi @ mth
Figure 2: Diagram for explaining the operation of the conventional example Figure 5: Flowchart showing the operation of the conventional example A M
Claims (1)
、情報処理部からのリード/ライト要求に必要な複数ペ
ージを一時保持するページバッファと、該ページバッフ
ァとファイルとの間のページデータの受渡し(セーブ/
ロード)のための更新、参照の状態を示す制御テーブル
を設けたファイルアクセスシステムにおいて、該制御テ
ーブルの内容が更新を要するページデータのみとなつた
場合、現処理位置より十分離れたアドレス位置にある連
続する複数のページデータをファイルへセーブするため
の情報を格納した第2の制御テーブルをさらに設けたこ
とを特徴とするファイルアクセス制御方式。A page buffer that temporarily holds multiple pages required for read/write requests from the information processing unit is provided between the information processing unit and the file that stores page data, and page data is transferred between the page buffer and the file. (save/
In a file access system that has a control table that indicates the update and reference status for (load), if the contents of the control table are only page data that requires updating, the address location is sufficiently far away from the current processing location. A file access control method further comprising a second control table storing information for saving a plurality of consecutive page data to a file.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224101A JPH0795297B2 (en) | 1985-10-08 | 1985-10-08 | File access controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60224101A JPH0795297B2 (en) | 1985-10-08 | 1985-10-08 | File access controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6284352A true JPS6284352A (en) | 1987-04-17 |
| JPH0795297B2 JPH0795297B2 (en) | 1995-10-11 |
Family
ID=16808558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60224101A Expired - Lifetime JPH0795297B2 (en) | 1985-10-08 | 1985-10-08 | File access controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795297B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6735037B1 (en) * | 2000-03-03 | 2004-05-11 | Hitachi, Ltd. | High reliability storage drive and data write method |
-
1985
- 1985-10-08 JP JP60224101A patent/JPH0795297B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6735037B1 (en) * | 2000-03-03 | 2004-05-11 | Hitachi, Ltd. | High reliability storage drive and data write method |
| US7031092B2 (en) | 2000-03-03 | 2006-04-18 | Hitachi Global Storage Technologies Japan, Ltd. | High reliability storage drive and data write method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795297B2 (en) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1245601A (en) | Data storage apparatus | |
| KR20090026941A (en) | Method and apparatus for performing address mapping in a virtual file system of a storage device having a plurality of nonvolatile data storage media | |
| US5749093A (en) | Enhanced information processing system using cache memory indication during DMA accessing | |
| KR960015368A (en) | Data processing systems | |
| JPS6284352A (en) | File access controlling system | |
| JPS63172343A (en) | Instruction prefetch method | |
| JPS60120450A (en) | Controlling system of buffer memory | |
| GB2221066A (en) | Address translation for I/O controller | |
| JPH04205535A (en) | Copy on write system | |
| JPS59116982A (en) | Data transfer system of memory system | |
| JPH03154140A (en) | Virtual storage control system and information processor | |
| JPS58194188A (en) | Random file access mechanism | |
| JPS61156450A (en) | Dynamic buffer control system | |
| JPH05151089A (en) | System for data guarantee in memory space | |
| JPS61165156A (en) | Storage key controlling system | |
| JPS62274349A (en) | Data processing system | |
| JPS63197254A (en) | virtual storage controller | |
| JPS63259746A (en) | Data transfer method between bank memories | |
| JPS6371752A (en) | Semiconductor filing device | |
| JPH01123341A (en) | Computer system for virtual memory system | |
| JPS60120454A (en) | Controlling system of subchannel | |
| JPS5894182A (en) | Buffer memory managing system | |
| JPS60225949A (en) | Control method for disk cache device | |
| JPS62202242A (en) | Mapping system for virtual disk device | |
| JPH01108652A (en) | Address translation method |