JPS6276657A - 高周波トランジスタ装置用パツケ−ジ - Google Patents
高周波トランジスタ装置用パツケ−ジInfo
- Publication number
- JPS6276657A JPS6276657A JP61157763A JP15776386A JPS6276657A JP S6276657 A JPS6276657 A JP S6276657A JP 61157763 A JP61157763 A JP 61157763A JP 15776386 A JP15776386 A JP 15776386A JP S6276657 A JPS6276657 A JP S6276657A
- Authority
- JP
- Japan
- Prior art keywords
- housing
- package
- transistor
- base
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microwave Amplifiers (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高周波トランジスタに関し、特にモジュール使
用される高周波トランジスタをマウントするパッケージ
に関する。
用される高周波トランジスタをマウントするパッケージ
に関する。
極短波周波数、例えばマイクロ波周波数の分野に従事す
る技術者を確保することが年々難しくなってきている。
る技術者を確保することが年々難しくなってきている。
従って、より高度のブロックレベルあるいは機能レベル
で設計を行うことができるモジュール型の装置が提供さ
れることが強く望まれる。高周波(r、f、)回路設計
者が遭遇する最も厄介な問題の一つは、極めて低い非線
型インピーダンスレベルの高出力トランジスタを用いる
ことにより発生する。r、f、システムハードウェアの
伝送媒体は通常50オームのレベルであり、従って、1
オームのオーダであるトランジスタのインピーダンスは
50オームのレベルまで変換される必要がある。
で設計を行うことができるモジュール型の装置が提供さ
れることが強く望まれる。高周波(r、f、)回路設計
者が遭遇する最も厄介な問題の一つは、極めて低い非線
型インピーダンスレベルの高出力トランジスタを用いる
ことにより発生する。r、f、システムハードウェアの
伝送媒体は通常50オームのレベルであり、従って、1
オームのオーダであるトランジスタのインピーダンスは
50オームのレベルまで変換される必要がある。
従って、本発明の目的は、高周波高出力トランジスタの
1オーム入力を50オームレベルまで変換できるモジュ
ール化された高周波装置を提供することにある。
1オーム入力を50オームレベルまで変換できるモジュ
ール化された高周波装置を提供することにある。
本発明の別の目的は、直接50オームのシステムで使用
可能なモジュール化された高周波高出力トランジスタパ
ッケージを提供することにある。
可能なモジュール化された高周波高出力トランジスタパ
ッケージを提供することにある。
高周波高出力トランジスタを用いる際に設計者が遭遇す
る別の難点は、作動によって本質的に生じる熱を放散す
ることにある。
る別の難点は、作動によって本質的に生じる熱を放散す
ることにある。
従って、本発明の目的は、パッケージ内に組み込まれた
高効率なヒートシンク上にトランジスタが設置されるモ
ジュール型の高周波トランジスタパッケージを提供する
ことにある。
高効率なヒートシンク上にトランジスタが設置されるモ
ジュール型の高周波トランジスタパッケージを提供する
ことにある。
本発明の別の目的はバイポーラまたはFET型のトラン
ジスタを取り付けることが゛できるモジュール化された
高周波トランジスタパッケージを提供することにある。
ジスタを取り付けることが゛できるモジュール化された
高周波トランジスタパッケージを提供することにある。
本発明のこれらおよび他の目的は、側部および基底が主
にステンレススチールであるマイクロ波トランジスタハ
ウジングによって達成される。このハウジングは、中央
に、ハウジングの内側底面からハウジングの外側へ伸び
る高熱伝導性挿入子を有している。
にステンレススチールであるマイクロ波トランジスタハ
ウジングによって達成される。このハウジングは、中央
に、ハウジングの内側底面からハウジングの外側へ伸び
る高熱伝導性挿入子を有している。
好ましい実施例において、挿入子は基本的にT型であり
、このT型の挿入子の頭部はハウジングの外部と同一平
面上にある。トランジスタはこの挿入子上に直接取り付
けられている。EFTはこの挿入子に直接接続されたソ
ースを有することができる。別の実施例において、酸化
ベリリュウムの様な絶縁材料のあて材を設けることによ
って、バイポーラトランジスタを挿入子上に直接取り付
けることができる。いずれの場合においても、高周波高
出力トランジスタによって発生された熱はハウジングの
外へ効率的に伝達される。
、このT型の挿入子の頭部はハウジングの外部と同一平
面上にある。トランジスタはこの挿入子上に直接取り付
けられている。EFTはこの挿入子に直接接続されたソ
ースを有することができる。別の実施例において、酸化
ベリリュウムの様な絶縁材料のあて材を設けることによ
って、バイポーラトランジスタを挿入子上に直接取り付
けることができる。いずれの場合においても、高周波高
出力トランジスタによって発生された熱はハウジングの
外へ効率的に伝達される。
本発明の更に重要な発展形態においては、50オームの
入出力を変換して動作トランジスタの所望の極低(2か
ら1オームの)入力インピーダンスへ低下する所望の変
換器を有する整合された入出力回路網が設けられ、効果
的な高周波出カドランジスタモジュールが得られる。こ
の様にして、50オームレベルのバスあるいはストリッ
プ線に直接結合でき、モジュール使用者がいかなる付加
的なインピーダンス整合あるいは変換器の針設を必要と
しない効果的な高周波高山カドランジスタモジュールが
提供される。
入出力を変換して動作トランジスタの所望の極低(2か
ら1オームの)入力インピーダンスへ低下する所望の変
換器を有する整合された入出力回路網が設けられ、効果
的な高周波出カドランジスタモジュールが得られる。こ
の様にして、50オームレベルのバスあるいはストリッ
プ線に直接結合でき、モジュール使用者がいかなる付加
的なインピーダンス整合あるいは変換器の針設を必要と
しない効果的な高周波高山カドランジスタモジュールが
提供される。
上述および他の本発明の目的および効果は、以下の本発
明の開示内容から当業者により明瞭なものとなるであろ
う。
明の開示内容から当業者により明瞭なものとなるであろ
う。
ハウジングそれ自体は垂直する側壁および端壁からなり
、一方の側壁にRF入力10が、他方の側壁にRF出力
12が設けられている。このハウジングは好ましくはス
テンレススチールからなる。
、一方の側壁にRF入力10が、他方の側壁にRF出力
12が設けられている。このハウジングは好ましくはス
テンレススチールからなる。
トランジスタが取り付けられる熱伝導挿入子14は好ま
しくはT型の金メッキされた銅の挿入子であり、ステン
レススチールハウジング内にはんだ付けされる。挿入子
14自体は第1B図に示されており、はぼT型形状であ
り、頭部16と直立部18を有している。頭部16の頂
部はハウジングの底部とほぼ同一面上にあり、直立部1
8はその頂部がマツチング回路基板の頂部と同一面上に
なるように伸ばされ、取り付けられるトランジスタと容
易に接触できるようにされる。
しくはT型の金メッキされた銅の挿入子であり、ステン
レススチールハウジング内にはんだ付けされる。挿入子
14自体は第1B図に示されており、はぼT型形状であ
り、頭部16と直立部18を有している。頭部16の頂
部はハウジングの底部とほぼ同一面上にあり、直立部1
8はその頂部がマツチング回路基板の頂部と同一面上に
なるように伸ばされ、取り付けられるトランジスタと容
易に接触できるようにされる。
典型的なトランジスタの取り付けの一例が第2図に示さ
れる。トランジスタが取り付けられるハウジングの中央
部には挿入子14が示されている。
れる。トランジスタが取り付けられるハウジングの中央
部には挿入子14が示されている。
この実施例において、共通ソース電界効果トランジスタ
チップ(図示されず)のソースとハウジングの底部との
接触は直接挿入子に取り付けられたダイによって行われ
る。入力および出力マツチング回路網(第4図に詳細に
示されている。)はハウジングの部分20.22に設定
される。
チップ(図示されず)のソースとハウジングの底部との
接触は直接挿入子に取り付けられたダイによって行われ
る。入力および出力マツチング回路網(第4図に詳細に
示されている。)はハウジングの部分20.22に設定
される。
これとは別に、第3図に示されるように、バイポーラあ
るいは通常の電界効果トランジスタをこのハウジング内
にマウントすることができる。同じタイプの熱伝導挿入
子14がマツチング回路領域20.22と同様に使用さ
れる。しかしながら、部分的に金属化された酸化ベリリ
ュウムの隔部24が設けられ、この隔部24にトランジ
スタのコレクタを取り付けることができ、従って、共通
コレクタ取付手段は除去される。トランジスタチップを
、コレクタ接触を生じる金属化領域26上に設置するこ
とができる。ベースおよびエミッタの接触はチップの頂
部で行われる。トランジスタと回路との間の接続は通常
のパッケージ内にマウントされたトランジスタの場合と
同じである。2つのトランジスタ取付領域が第3図に示
されているが、典型的には一対の素子が一つのハウジン
グ内に取り付けられる。
るいは通常の電界効果トランジスタをこのハウジング内
にマウントすることができる。同じタイプの熱伝導挿入
子14がマツチング回路領域20.22と同様に使用さ
れる。しかしながら、部分的に金属化された酸化ベリリ
ュウムの隔部24が設けられ、この隔部24にトランジ
スタのコレクタを取り付けることができ、従って、共通
コレクタ取付手段は除去される。トランジスタチップを
、コレクタ接触を生じる金属化領域26上に設置するこ
とができる。ベースおよびエミッタの接触はチップの頂
部で行われる。トランジスタと回路との間の接続は通常
のパッケージ内にマウントされたトランジスタの場合と
同じである。2つのトランジスタ取付領域が第3図に示
されているが、典型的には一対の素子が一つのハウジン
グ内に取り付けられる。
第4図と第5図を比較すると、入出力マツチング回路網
を理解できる。入力端において、素子32.34はA波
長変換器を構成している。この波長変換器は第4図およ
び第5図において同じ参照番号で一般的に示されている
。小−さなブロッキング容量が参照番号36によって示
されている。
を理解できる。入力端において、素子32.34はA波
長変換器を構成している。この波長変換器は第4図およ
び第5図において同じ参照番号で一般的に示されている
。小−さなブロッキング容量が参照番号36によって示
されている。
トランジスタ40の入力ゲートへの結合ワイヤはインダ
クタンス42で表わされており、後方の変換器34の出
力のマツチング容量は参照番号46によって示されてい
る。上述したように、トランジスタ40のソースはヒー
トシンクに直接付着されている。トランジスタ40の出
力ドレーンはマツチング容量48に接合されており、分
配容量50、A波長変換器52.54.56およびブロ
ッキング容量60を通して50オームの出力に至ってい
る。この様にして、モジュール化されたパッケージは、
50オーム入カインピーダンスをトランジスタで使用可
能な1オーム入カインピーダンスまで下げ、次に出力を
50オームのレベルまでもどすことが可能にされる。
クタンス42で表わされており、後方の変換器34の出
力のマツチング容量は参照番号46によって示されてい
る。上述したように、トランジスタ40のソースはヒー
トシンクに直接付着されている。トランジスタ40の出
力ドレーンはマツチング容量48に接合されており、分
配容量50、A波長変換器52.54.56およびブロ
ッキング容量60を通して50オームの出力に至ってい
る。この様にして、モジュール化されたパッケージは、
50オーム入カインピーダンスをトランジスタで使用可
能な1オーム入カインピーダンスまで下げ、次に出力を
50オームのレベルまでもどすことが可能にされる。
本発明の別の実施例は当業者にとって明らかであろう。
本発明は特許請求の範囲のみによって限定される。
第1A図は本発明のトランジスタハウジングの斜視図、
第1B図は熱伝導挿入子のの斜視図、
第2図は共通ソースFET)ランジスタをマウントする
のに適当する本発明の実施例の平面図、第3図は酸化ベ
リリュウム絶縁体の2つの帯が加えられ、2つのバイポ
ーラあるいは通常のFETトランジスタをマウントする
のに適合するハウジングの平面図、 第4図は本発明に従って設計された典型的なモジュール
ハウジング内に組み込まれる入出力マツチング回路、ト
ランジスタおよび他の部品の平面図、 第5図は第4図のマツチング回路網の等価回路図。 10・・・・・・RF大入力 12・・・・・・RF出
力14・・・・・・熱伝導挿入子 16・・・・・・
頭部1日・・・・・・直立部 20.22・・・・・・マツチング回路領域24・・・
・・・隔部 2°6・・・・・・金属化領域32.3
4・・・・・・2波長変換器 36.60・・・・・・ブロッキング容量40・・・・
・・トランジスタ 42・・・・・・インダクタンス4
6.48・・・・・・マツチング容量50・・・・・・
分配容量
のに適当する本発明の実施例の平面図、第3図は酸化ベ
リリュウム絶縁体の2つの帯が加えられ、2つのバイポ
ーラあるいは通常のFETトランジスタをマウントする
のに適合するハウジングの平面図、 第4図は本発明に従って設計された典型的なモジュール
ハウジング内に組み込まれる入出力マツチング回路、ト
ランジスタおよび他の部品の平面図、 第5図は第4図のマツチング回路網の等価回路図。 10・・・・・・RF大入力 12・・・・・・RF出
力14・・・・・・熱伝導挿入子 16・・・・・・
頭部1日・・・・・・直立部 20.22・・・・・・マツチング回路領域24・・・
・・・隔部 2°6・・・・・・金属化領域32.3
4・・・・・・2波長変換器 36.60・・・・・・ブロッキング容量40・・・・
・・トランジスタ 42・・・・・・インダクタンス4
6.48・・・・・・マツチング容量50・・・・・・
分配容量
Claims (5)
- (1)基底と直立する側壁とを有するハウジングから構
成され、前記基底内の島部が前記ハウジング内に取り付
けられた挿入子からなり、この挿入子は前記ハウジング
の外側近くに取り付けられ、前記ハウジング内を伸びて
前記トランジスタからの熱を前記ハウジングの外へ伝導
する高周波トランジスタ装置用パッケージ。 - (2)前記挿入子が前記基底を通過して前記ハウジング
の外へ伸びる特許請求の範囲第(1)項記載の高周波ト
ランジスタ装置用パッケージ。 - (3)前記基底のステム上に少なくとも一つの酸化ベリ
リュウム層が設けられており、前記基底のステムが、取
り付けられたトランジスタから絶縁されている特許請求
の範囲第(2)項記載の高周波トランジスタ装置用パッ
ケージ。 - (4)前記パッケージの側壁内の入力および出力端子、
および前記トランジスタ取り付け領域と前記入力および
出力端子との間の前記ハウジングの基底上に設置される
薄膜マッチング回路網を更に含む特許請求の範囲第(1
)項記載の高周波トランジスタ装置用パッケージ。 - (5)基底と直立する側壁とを有するハウジングから構
成され、前記基底の中央の島部が前記ハウジングの中央
部にはんだ付けされたT型銅製挿入子であり、このT型
挿入子は前記ハウジングの外側近くに取り付けられた拡
大頭部および前記ハウジング内に伸びトランジスタから
の熱を前記ハウジングの外へ伝導するステム部から構成
される高周波トランジスタ装置用パッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US75210085A | 1985-07-05 | 1985-07-05 | |
US752100 | 1985-07-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6276657A true JPS6276657A (ja) | 1987-04-08 |
Family
ID=25024876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61157763A Pending JPS6276657A (ja) | 1985-07-05 | 1986-07-04 | 高周波トランジスタ装置用パツケ−ジ |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS6276657A (ja) |
FR (1) | FR2584533A1 (ja) |
NL (1) | NL8601743A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI85783C (fi) * | 1989-02-17 | 1992-05-25 | Nokia Mobira Oy | Kylningskonstruktion foer transistor. |
JPH06216141A (ja) * | 1992-11-25 | 1994-08-05 | Sgs Thomson Microelectron Inc | 熱抵抗特性を改良したエミッタホロワトランジスタ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5386576A (en) * | 1977-01-10 | 1978-07-31 | Nec Corp | Package for semiconductor element |
FR2470445A1 (fr) * | 1979-11-21 | 1981-05-29 | Thomson Csf | Dispositif de mise en parallele de transistors bipolaires de puissance en tres haute frequence et amplificateur utilisant ce dispositif |
JPS5676579A (en) * | 1979-11-28 | 1981-06-24 | Mitsubishi Electric Corp | Longitudinal microwave transistor package |
JPS58190046A (ja) * | 1982-04-30 | 1983-11-05 | Fujitsu Ltd | 半導体装置 |
-
1986
- 1986-07-04 NL NL8601743A patent/NL8601743A/nl not_active Application Discontinuation
- 1986-07-04 FR FR8609752A patent/FR2584533A1/fr active Pending
- 1986-07-04 JP JP61157763A patent/JPS6276657A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2584533A1 (fr) | 1987-01-09 |
NL8601743A (nl) | 1987-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6335669B1 (en) | RF circuit module | |
US3651434A (en) | Microwave package for holding a microwave device, particularly for strip transmission line use, with reduced input-output coupling | |
US6984887B2 (en) | Heatsink arrangement for semiconductor device | |
KR20010071766A (ko) | 반도체 소자용 캡슐 | |
US5164884A (en) | Device for cooling a power transistor | |
US5376909A (en) | Device packaging | |
US3515952A (en) | Mounting structure for high power transistors | |
EP0938139A3 (en) | Microwave and millimeter wave device | |
US5459348A (en) | Heat sink and electromagnetic interference shield assembly | |
KR100300235B1 (ko) | 반도체의입출력접속구조 | |
US5719441A (en) | Transistor package with integral heatsink | |
JPS6276657A (ja) | 高周波トランジスタ装置用パツケ−ジ | |
GB1362730A (en) | Microwave hermetic transistor package | |
JPH05121589A (ja) | 厚膜混成集積回路 | |
JP2679650B2 (ja) | 高出力ミリ波mmic | |
US6525610B1 (en) | Dual plane microstrip power amplifier | |
JP2970530B2 (ja) | 高出力電力増幅器 | |
GB2238908A (en) | High-frequency semiconductor device | |
JPH0755003Y2 (ja) | 半導体素子用セラミックパッケージ | |
JPS588582B2 (ja) | トランジスタ用同軸形パツケ−ジ | |
JPS6327859B2 (ja) | ||
JPH09129407A (ja) | 薄膜抵抗器 | |
JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
TZUANG | Finite element analysis of slow-wave Schottky contact printed lines(Technical Report, 1 Nov. 1985- 1 Nov. 1986) | |
JPH08204133A (ja) | 高周波集積回路 |