JPS6273692A - Drawing method for pattern of printed board - Google Patents

Drawing method for pattern of printed board

Info

Publication number
JPS6273692A
JPS6273692A JP21300985A JP21300985A JPS6273692A JP S6273692 A JPS6273692 A JP S6273692A JP 21300985 A JP21300985 A JP 21300985A JP 21300985 A JP21300985 A JP 21300985A JP S6273692 A JPS6273692 A JP S6273692A
Authority
JP
Japan
Prior art keywords
pattern
holes
pin terminals
circuit
printed board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21300985A
Other languages
Japanese (ja)
Other versions
JPH0362312B2 (en
Inventor
石渡 正翁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21300985A priority Critical patent/JPS6273692A/en
Publication of JPS6273692A publication Critical patent/JPS6273692A/en
Publication of JPH0362312B2 publication Critical patent/JPH0362312B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概要〕 多数のピン端子を有する実装部品を搭載するプリント板
のパターンの形成にあたり、初期段階では未使用である
が、将来使用する可能性のあるピン端子に対応するスル
ーホールを選択して、実装エリア近傍に設けたバイヤホ
ールに接続し、他のピン端子は、回路パターンを経て、
直接他の実装部品に接続するごとにより、部品の実装効
率を向上させる。
[Detailed Description of the Invention] [Summary] When forming a pattern for a printed circuit board on which mounted components having a large number of pin terminals are mounted, the present invention corresponds to pin terminals that are unused in the initial stage but may be used in the future. Select the through hole and connect it to the via hole prepared near the mounting area, and connect the other pin terminals through the circuit pattern.
Improving component mounting efficiency by connecting directly to other mounted components.

〔産業上の利用分野〕[Industrial application field]

本発明は、プリント板のパターン引出し方法の改良に関
する。
TECHNICAL FIELD The present invention relates to an improvement in a method for drawing out a pattern on a printed board.

半導体技術の進歩に伴い、プリント板に搭載する実装部
品(例えば、LSI等の回路部品、コネクタ等)は、ピ
ン端子数が多数化されている。
2. Description of the Related Art As semiconductor technology advances, the number of pin terminals of mounted components (for example, circuit components such as LSI, connectors, etc.) mounted on printed boards has increased.

このような実装部品に設けたピン端子は、初期段階で、
総てを使用するとは限らず、将来の改良時に備えたピン
端子もある。
At the initial stage, the pin terminals provided on such mounted components are
Not all of them are used; some pin terminals are reserved for future improvements.

このようなプリント板には、実装部品を高密度に搭載す
ること勿論のこと、反り量が少ないことが要求されてい
る。
Such printed boards are required not only to be able to mount components at high density, but also to have a small amount of warpage.

〔従来の技術〕[Conventional technology]

第3図は、プリント板の従来のパターン引出し構造を示
す斜視図、第4図は従来例の要部背面図、第5図は従来
の他の1例の要部背面図である。
FIG. 3 is a perspective view showing a conventional pattern drawer structure for a printed board, FIG. 4 is a rear view of the main part of the conventional example, and FIG. 5 is a rear view of the main part of another conventional example.

第3図に示すプリント板1は、多層プリント板であって
、表面には、多数のピン端子20が並列した回路部品(
例えばLSI等)2、及び他の回路部品が高密度に搭載
され、側縁には、多数のピン端子を有する外部の装置に
接続するコネクタ3が搭載されている。
The printed board 1 shown in FIG. 3 is a multilayer printed board, and a circuit component (
For example, LSI, etc.) 2 and other circuit components are mounted at a high density, and a connector 3 having a large number of pin terminals for connecting to an external device is mounted on the side edge.

このような回路部品2のピン端子20.及びコネクタ3
のピン端子を、従来は下記のように引出し、パターン接
続している。
The pin terminal 20 of such a circuit component 2. and connector 3
Conventionally, the pin terminals are pulled out and connected in a pattern as shown below.

第4図は回路部品2のパターン引出し手段を示し、回路
部品2を実装するための、投影面積に等しい実装エリア
2Aには、ピン端子20に対応して、それぞれのピン端
子20を挿着するスルーホール4を配設しである。
FIG. 4 shows a pattern extraction means for the circuit component 2, in which each pin terminal 20 is inserted in a mounting area 2A equal to the projected area for mounting the circuit component 2 in correspondence with the pin terminal 20. A through hole 4 is provided.

また、この実装エリア2Aの4周に、点線で示すように
矩形状のバイヤホールエリア2aを設け、スルーホール
4に等しい数のバイヤホール5を配設し、対応するバイ
ヤホール5とスルーホール4とを、裏面のパターン層、
或いは中間のパターン層に設けた引出しパターン6で接
続している。
In addition, a rectangular via hole area 2a is provided around the four circumferences of this mounting area 2A as shown by dotted lines, and via holes 5 in a number equal to the through holes 4 are arranged, and the corresponding via holes 5 and through holes 4 are provided. and the pattern layer on the back side,
Alternatively, the connection is made by a lead pattern 6 provided in an intermediate pattern layer.

そして、バイヤホール5より改めて回路パターン7を引
出し、所望の実装部品の端子に接続するようにしている
Then, the circuit pattern 7 is drawn out again from the via hole 5 and connected to the terminal of a desired mounted component.

第5図はコネクタ3のパターン引出し手段を示し、コネ
クタ3を実装するための、投影面積に等しい実装エリア
3Aには、ピン端子に対応して、それぞれのピン端子を
挿着するスルーホール4を配設しである。
FIG. 5 shows a pattern extracting means for the connector 3. A mounting area 3A having a projected area for mounting the connector 3 has through holes 4 corresponding to the pin terminals into which the respective pin terminals are inserted. It is arranged.

また、この実装エリア3Aの近傍に、点線で示すように
矩形状のバイヤホールエリア3aを設け、スルーホール
4に等しい数のバイヤホール5を配設し、対応するバイ
ヤホール5とスルーホール4とを、裏面のパターン層、
或いは中間のパターン層に設けた引出しパターン6で接
続している。
In addition, a rectangular via hole area 3a is provided near the mounting area 3A as shown by the dotted line, and via holes 5 in the same number as the through holes 4 are arranged, and the corresponding via holes 5 and through holes 4 are arranged. , the pattern layer on the back side,
Alternatively, the connection is made by a lead pattern 6 provided in an intermediate pattern layer.

そして、バイヤホール5より改めて回路パターン7を引
出し、所望の実装部品の端子に接続するようにしている
Then, the circuit pattern 7 is drawn out again from the via hole 5 and connected to the terminal of a desired mounted component.

上述のように、従来はバイヤホール5を所定の並列基準
に準拠して並列するバイヤホールエリアを設け、総ての
バイヤホール5を、引出しパターン6、スルーホール4
を介してピン端子に接続している。
As described above, conventionally, a via hole area is provided in which the via holes 5 are arranged in parallel based on a predetermined parallel standard, and all the via holes 5 are arranged in the drawer pattern 6 and the through hole 4.
Connected to pin terminal via.

このようにバイヤホールエリアを設けると、初期段階で
使用していないピン端子を、その後の回路改良にあたっ
て使用する場合に、そのピン端子に引出しパターン6を
介して接続したバイヤホール5の配列位置が、容易に見
分けることができ、ピン端子に直接接続することなく、
そのバイヤホール5に接続すれば良いので、回路改良が
容易であるという利点がある。
By providing a via hole area in this way, when pin terminals that are not used in the initial stage are used in subsequent circuit improvements, the arrangement position of the via holes 5 connected to the pin terminals via the drawer pattern 6 can be adjusted. , easily distinguishable and without direct connection to pin terminals.
Since it is only necessary to connect to the via hole 5, there is an advantage that circuit improvement is easy.

また、総てのピン端子に対応してバイヤホール5を設け
であるので、回路変更にあたり、バイヤホール5の間で
接続変更することができるという、メリットがある。
Further, since the via holes 5 are provided corresponding to all the pin terminals, there is an advantage that the connections between the via holes 5 can be changed when changing the circuit.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら上記従来のプリント板のパターン引出し構
造は、実装部品が搭載される近傍に、実装エリアにほぼ
等しい面積のバイヤホールエリアがあるので、このバイ
ヤホールエリアには他の実装部品を搭載したり、或いは
他のパターンを形成することができず、実装効率が低下
するという問題点がある。
However, in the above-mentioned conventional printed circuit board pattern drawer structure, there is a via hole area near where the mounted component is mounted, which has an area approximately equal to the mounting area. Alternatively, there is a problem that other patterns cannot be formed, resulting in lower mounting efficiency.

また、バイヤホールエリアは、プリント基板に多数の孔
を設け、バイヤホールを並列したものであるので、バイ
ヤホールエリア部分で反りが発生する恐れがあり、その
ために、プリント板の筐体等への並列挿着に支障をきた
すという問題点がある。
In addition, since the via hole area is a printed circuit board with many holes and the via holes are arranged in parallel, there is a risk of warping in the via hole area. There is a problem in that it interferes with parallel insertion.

〔問題点を解決するための手段〕[Means for solving problems]

上記従来の問題点を解決するため本発明は、第1図、或
いは第2図のように、多数のピン端子を有する実装部品
を、プリント板に搭載するにあたり、実装部品の実装エ
リア2A、 3Aに配設したピン端子を挿入するスルー
ホール4のうち、未使用端子用スルーホール41は、引
出しパターン6を介して、実装エリア2A、 3Aの近
傍に設けたバイヤホール51に接続し、他のスルーホー
ル4は回路パターン7を経て、直接、他の実装部品に接
続するようにしたものである。
In order to solve the above-mentioned conventional problems, the present invention, as shown in FIG. 1 or FIG. Of the through-holes 4 into which pin terminals are inserted, the through-holes 41 for unused terminals are connected to the via holes 51 provided near the mounting areas 2A and 3A via the lead-out patterns 6, The through hole 4 is directly connected to other mounted components via the circuit pattern 7.

〔作用〕[Effect]

上記本発明の手段によれば、実装部品の近傍には、少数
のバイヤホール5が存在するだけであるので、実装エリ
アに加えて、バイヤホールエリアを殆ど必要としない。
According to the above means of the present invention, only a small number of via holes 5 are present in the vicinity of the mounted component, so that in addition to the mounting area, almost no via hole area is required.

したがって、実装エリアに近接して、他の部品を実装す
ることが可能で、プリント板の実装効率が向上する。
Therefore, it is possible to mount other components close to the mounting area, and the mounting efficiency of the printed circuit board is improved.

また、バイヤホールが少ないので、プリント基板の強度
が低下することがなく、プリント板に反りが発生する恐
れが少ない。
Furthermore, since there are fewer via holes, the strength of the printed circuit board does not decrease, and there is less risk of warping of the printed circuit board.

〔実施例〕〔Example〕

以下図示実施例により、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
The present invention will be specifically explained below with reference to illustrated examples. Note that the same reference numerals indicate the same objects throughout the figures.

第1図は本発明の1実施例の要部背面図、第2図は、他
の実施例の要部背面図である。
FIG. 1 is a rear view of the main parts of one embodiment of the present invention, and FIG. 2 is a rear view of the main parts of another embodiment.

第4図は第3図に示す回路部品2のパターン引出し手段
を示し、回路部品2を実装するための、投影面積に等し
い実装エリア2Aには、ピン端子2゜に対応して、それ
ぞれのピン端子20を挿着するスルーホール4を配設し
である。
FIG. 4 shows a pattern extracting means for the circuit component 2 shown in FIG. A through hole 4 into which a terminal 20 is inserted is provided.

実装部品の実装エリア2A、に配設したピン端子を挿入
するスルーホール4のうち、初期段階で使用しないピン
端子20に対応する未使用端子用スルーホール41は、
引出しパターン6を介して、実装エリア2Aの近傍に設
けたバイヤホール51に接続している。
Among the through holes 4 into which pin terminals arranged in the mounting area 2A of the mounted component are inserted, the unused terminal through holes 41 corresponding to the pin terminals 20 that are not used in the initial stage are as follows.
It is connected via the drawer pattern 6 to a via hole 51 provided near the mounting area 2A.

他のスルーホール4は回路パターン7を経て、直接、考
案の実装部品に接続している。
The other through holes 4 are directly connected to the mounted components of the invention via the circuit pattern 7.

第2図は、第3図に示すコネクタ3のパターン引出し手
段を示し、コネクタ3を実装するための、投影面積に等
しい実装エリア3Aには、コネクタ3のピン端子に対応
して、それぞれのピン端子を挿着するスルーホール4を
配設しである。
FIG. 2 shows a pattern extracting means of the connector 3 shown in FIG. A through hole 4 is provided for inserting a terminal.

実装部品のバイヤホールエリア3aしたピン端子を挿入
するスルーホール4のうち、初期段階で使用しないピン
端子に対応する未使用端子用スルーホール41は、引出
しパターン6を介して、実装エリア3Aの近傍に設けた
バイヤホール51に接続している。
Among the through-holes 4 into which pin terminals are inserted in the via-hole area 3a of the mounted component, unused terminal through-holes 41 corresponding to pin terminals that are not used in the initial stage are inserted into the vicinity of the mounting area 3A through the lead-out pattern 6. It is connected to a via hole 51 provided in the.

他のスルーホール4は回路パターン7を経て、直接、考
案の実装部品に接続している。
The other through holes 4 are directly connected to the mounted components of the invention via the circuit pattern 7.

上述のように、回路部品2.コネクタ3の近傍には、少
数のバイヤホール5が存在するだけであるので、回路部
品2の実装エリア2A、コネクタ3の実装エリア3Aに
加えて、バイヤホールエリアを殆ど必要としない。
As mentioned above, circuit components 2. Since only a small number of via holes 5 are present in the vicinity of the connector 3, almost no via hole area is required in addition to the mounting area 2A for the circuit component 2 and the mounting area 3A for the connector 3.

したがって、これらの回路部品2.コネクタ3に近接し
て、他の部品を実装することが可能で、プリント板の実
装効率が向上する。
Therefore, these circuit components 2. Other components can be mounted close to the connector 3, improving printed board mounting efficiency.

また、従来の構造に比較して、バイヤホール5が著しく
少ないので、プリント基板の強度が低下することがなく
、この部分でプリント板が反る恐れが少ない。
Furthermore, since there are significantly fewer via holes 5 than in the conventional structure, the strength of the printed circuit board does not decrease, and there is little risk of the printed board warping in this area.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、将来の回路改良を容易に
するために、初期段階では未使用であるが、将来使用す
る可能性のあるピン端子のみを、スルーホールを介して
実装エリア近傍に設けたバイヤホールに接続したもので
、多数のピン端子を有する実装部品に近接して、他の部
品を実装することが可能で、プリント板の実装効率が向
上し、且つ、プリント板に反りが発生する恐れが少なく
て、プリント板の筐体等への並列挿着に支障がない等、
実用上で優れた効果がある。
As explained above, in order to facilitate future circuit improvements, the present invention allows only pin terminals that are unused in the initial stage but may be used in the future to be connected to the vicinity of the mounting area via through holes. It is connected to the provided via hole, and it is possible to mount other components in close proximity to the mounted component that has a large number of pin terminals, which improves the mounting efficiency of the printed board and prevents warping of the printed board. There is little risk of this occurring, and there is no problem in parallel insertion of printed circuit boards into housings, etc.
It has excellent practical effects.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の1実施例の要部背面図、第2図は他の
実施例の要部背面図、 第3図はプリント板の従来のパターン引出し構造を示す
斜視図、 第4図は従来例の要部背面図、 第5図は従来の他の1例の要部背面図である。 図において、 1はプリント板、 2は回路部品、 3はコネクタ、 2A、3Aは実装エリア、 2a、3aはバイヤホールエリア、 4はスルーホール、 5.51はバイヤホール、 6は引出しパターン、 7は回路パターン、 41は未使用端子用スルーホールを示す。
FIG. 1 is a rear view of essential parts of one embodiment of the present invention, FIG. 2 is a rear view of essential parts of another embodiment, FIG. 3 is a perspective view showing a conventional pattern drawer structure of a printed board, and FIG. 4 5 is a rear view of the main parts of the conventional example, and FIG. 5 is a rear view of the main parts of another conventional example. In the figure, 1 is a printed board, 2 is a circuit component, 3 is a connector, 2A, 3A are mounting areas, 2a, 3a are via hole areas, 4 is a through hole, 5.51 is a via hole, 6 is a drawer pattern, 7 41 indicates a circuit pattern, and 41 indicates a through hole for an unused terminal.

Claims (1)

【特許請求の範囲】  多数のピン端子を有する実装部品を、プリント板(1
)に搭載するにあたり、 該実装部品の実装エリアに配設した該ピン端子を挿入す
るスルーホール(4)のうち、未使用端子用スルーホー
ル(41)は、引出しパターン(6)を介して、該実装
エリアの近傍に設けたバイヤホール(51)に接続し、 他のスルーホール(4)は、回路パターン(7)を経て
、直接、他の実装部品に接続するようにしたことを特徴
とするプリント板のパターン引出し方法。
[Claims] A mounted component having a large number of pin terminals is mounted on a printed board (one
), among the through holes (4) into which the pin terminals arranged in the mounting area of the mounted component are inserted, the through holes (41) for unused terminals are inserted through the drawer pattern (6). It is characterized in that it is connected to a via hole (51) provided near the mounting area, and other through holes (4) are directly connected to other mounted components via the circuit pattern (7). How to draw out patterns on printed boards.
JP21300985A 1985-09-26 1985-09-26 Drawing method for pattern of printed board Granted JPS6273692A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21300985A JPS6273692A (en) 1985-09-26 1985-09-26 Drawing method for pattern of printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21300985A JPS6273692A (en) 1985-09-26 1985-09-26 Drawing method for pattern of printed board

Publications (2)

Publication Number Publication Date
JPS6273692A true JPS6273692A (en) 1987-04-04
JPH0362312B2 JPH0362312B2 (en) 1991-09-25

Family

ID=16631979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21300985A Granted JPS6273692A (en) 1985-09-26 1985-09-26 Drawing method for pattern of printed board

Country Status (1)

Country Link
JP (1) JPS6273692A (en)

Also Published As

Publication number Publication date
JPH0362312B2 (en) 1991-09-25

Similar Documents

Publication Publication Date Title
WO1986003365A1 (en) Wiring structure of a terminal circuit
JPS6273692A (en) Drawing method for pattern of printed board
JPS6384190A (en) Chip parts mounting board
JPH0236310Y2 (en)
JPS5986285A (en) Device for connecting printed board
JPS6240460Y2 (en)
JPS607118A (en) Capacitor
JPH0817277B2 (en) Printed circuit board unit
JPS5939964U (en) wiring board
JP2873101B2 (en) Board connection device
JP2002124742A (en) Printed wiring board, connecting component and electronic apparatus
JP2996326B2 (en) Printed circuit board connector
JPS6370483A (en) Backboard printed wiring board
JP2923593B2 (en) Printed board connector
JP2541488B2 (en) Printed circuit board mounting method
JP2573207B2 (en) Package for surface mount components
JP4263777B2 (en) Optical transceiver
JPS62219996A (en) Method of mounting electronic parts
JPH02122694A (en) Double-sided printed circuit board for sop type smd
JPS63249362A (en) Package for surface-mounting parts
JPS635597A (en) High density mounting apparatus
JPS5987892A (en) Printed circuit board
JPS63254760A (en) Package for surface mounted component part
JPH0437191A (en) Multi-layered printed board
JPH04276689A (en) Integrated circuit mounting substrate