JPS6273595A - Inverter - Google Patents

Inverter

Info

Publication number
JPS6273595A
JPS6273595A JP21388585A JP21388585A JPS6273595A JP S6273595 A JPS6273595 A JP S6273595A JP 21388585 A JP21388585 A JP 21388585A JP 21388585 A JP21388585 A JP 21388585A JP S6273595 A JPS6273595 A JP S6273595A
Authority
JP
Japan
Prior art keywords
switching transistor
current
voltage
base drive
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21388585A
Other languages
Japanese (ja)
Inventor
雅人 大西
博之 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP21388585A priority Critical patent/JPS6273595A/en
Publication of JPS6273595A publication Critical patent/JPS6273595A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は放?l!−、ンプ埠を高周波点灯させる1石
式のインバータ装置に関するものである。
[Detailed description of the invention] [Technical field] Is this invention free? l! - This invention relates to a single-stone inverter device for lighting a pump at high frequency.

〔背景技術〕[Background technology]

第1O図は従来の1′ンバータ装置の回路図を示してい
る。第10図において、■は直流電源、2はスイッチン
グトランジスタである64はトランス、5はコンデンサ
で、トランス4のI次巻線N+とコンデンサ5とで直列
共振回路が構成される。
FIG. 1O shows a circuit diagram of a conventional 1' inverter device. In FIG. 10, ■ is a DC power supply, 2 is a switching transistor, 64 is a transformer, 5 is a capacitor, and the I-order winding N+ of the transformer 4 and the capacitor 5 form a series resonant circuit.

3はコンデンサ5の放電用のインダクタである。3 is an inductor for discharging the capacitor 5.

6はトランス4の2次巻線N2より給電される負荷であ
る。7はコンデンサ、8,9は抵抗で、これらはスイッ
チング1−ランジスタ2のベース駆動回路1を構成し、
ベース駆動信号発lt回路(図示せず)からの矩形波電
圧が端子50に入力される。
6 is a load supplied with power from the secondary winding N2 of the transformer 4. 7 is a capacitor, 8 and 9 are resistors, which constitute the base drive circuit 1 of the switching 1-transistor 2,
A rectangular wave voltage from a base drive signal generation circuit (not shown) is input to a terminal 50.

10はスイッチングトランジスタ2に逆並列接続したダ
イオード(フライホイールダイオード)である。
10 is a diode (flywheel diode) connected in antiparallel to the switching transistor 2.

第1)図は第10図の回路の各部の波形図であり、(A
)はスイッチングトランジスタ2のベース駆動′!!流
IBを示し、(B)はスイッチングトランジスタ2のコ
レクタ1!!流■cおよびダイオード10の電流IDを
示し、(C)はスイッチングトランジスタ2のコレクタ
電1”EV(:Eを示してい杭 以下、第10図の回路の動作を第1)図により説明する
。このインバータ装置は、スイッチングトランジスタ2
がオンのときに流れるコレクタ電流■cが共振形となっ
て負荷6に高面tll電流を供給する。
Figure 1) is a waveform diagram of each part of the circuit in Figure 10, and (A
) is the base drive of switching transistor 2'! ! (B) shows the collector 1! of the switching transistor 2. ! (C) shows the collector voltage 1"EV (:E) of the switching transistor 2. Hereinafter, the operation of the circuit shown in FIG. 10 will be explained with reference to FIG. 1). This inverter device has switching transistor 2
The collector current (c) that flows when the is on becomes a resonant type and supplies a high surface tll current to the load 6.

第10図において、端子50にはベース駆動信号発生部
により矩形波電圧が供給される。時刻18−2で端子5
0への入力電圧、すなわち矩形波電圧が高レベルとなる
と、スイッチングトランジスタ2には、微分型のベース
駆動回路口こより最初は高くそのl&徐々に低下し最終
的に抵抗8.9により決まる値となるベース駆動電流I
Bが流れる。このとき、直列共振回路を構成するトラン
ス4の1次巻線N1.コンデンサ5とインダクタ3とに
流れる電流がスイッチングトランジスタ2をコレクタ電
流1cとして流れ、このコレクタ電流ICが共振形とな
る。
In FIG. 10, a rectangular wave voltage is supplied to a terminal 50 by a base drive signal generator. Terminal 5 at time 18-2
When the input voltage to 0, that is, the rectangular wave voltage becomes high level, the switching transistor 2 receives a voltage from the differential type base drive circuit that is initially high and gradually decreases to a value determined by the resistor 8.9. The base drive current I
B flows. At this time, the primary winding N1 of the transformer 4 constituting the series resonant circuit. The current flowing through the capacitor 5 and the inductor 3 flows through the switching transistor 2 as a collector current 1c, and this collector current IC becomes a resonant type.

時刻1.でコレクタ14流ICがピークとなり、その後
減少する。そして、時刻t2で矩形波電圧が低レベルと
なってコレクタ電流ICがゼロとなると、ダイオード1
0がオンとなって電流IDが流れ、時刻t3でコレクタ
電圧VCEが上昇し、時刻t4で再びスイッチングトラ
ンジスタ2がオンとなり、この罎返しでもって負荷6ヘ
エネルギを供給することになる。
Time 1. The collector 14 flow IC reaches its peak at , and then decreases. Then, at time t2, when the rectangular wave voltage becomes a low level and the collector current IC becomes zero, the diode 1
0 is turned on, current ID flows, collector voltage VCE rises at time t3, switching transistor 2 is turned on again at time t4, and in return, energy is supplied to load 6.

しかし、スイッチングトランジスタ2へ供給されるベー
ス駆動電流[Bが第1)図(A)に示すような波形であ
るので、コレクタ電流1cのピーク付近でベース駆動電
流IBが必要なベース電流値より不足し、第1)図(C
)のA点のようにコレクタ電圧VCEの飽和電圧が上昇
し、スイッチングトランジスタ2の損失が増大するとい
う不都合があった。
However, since the base drive current supplied to the switching transistor 2 [B is the first line] has a waveform as shown in Figure (A), the base drive current IB is less than the required base current value near the peak of the collector current 1c. 1) Figure (C
), the saturation voltage of the collector voltage VCE increases, causing an inconvenience that the loss of the switching transistor 2 increases.

このような問題を解決するには、コンデンサ7の容量を
大きくしたり、抵抗8の抵抗値を小さくしたり、あるい
は端子50に加える矩形波電圧の波高値を大きくするこ
とが必要であり、この結果、ベース駆動電流IBの全体
が増加し、ベース駆動回路■でのta失が増加するとい
う欠点があった。
To solve such problems, it is necessary to increase the capacitance of the capacitor 7, decrease the resistance value of the resistor 8, or increase the peak value of the rectangular wave voltage applied to the terminal 50. As a result, the entire base drive current IB increases, resulting in an increase in ta loss in the base drive circuit (2).

第12図は別の従来のインバータ装Rの回路図を示して
いる。このインバータ装置は、第1)図の回路の問題を
解決するために提案されたもので、変流器51による電
流帰還によってスイッチングトランジスタ2のベース電
流不足を補うようにしたものである。第12図において
、1は直流電源、2はスイッチングトランジスタ、3は
インダクタ、4はトランス、5はコニ/デンサ、6は負
荷、7はコンデンサ、8,9は抵抗、10はダイオード
であり、この部分は第10図と同じであ乙。
FIG. 12 shows a circuit diagram of another conventional inverter device R. This inverter device was proposed in order to solve the problem of the circuit shown in FIG. In Fig. 12, 1 is a DC power supply, 2 is a switching transistor, 3 is an inductor, 4 is a transformer, 5 is a condenser/capacitor, 6 is a load, 7 is a capacitor, 8 and 9 are resistors, and 10 is a diode. The parts are the same as Figure 10.

51は巻線N、、N2.N3を有する変流器で、巻線N
2がコンデンサ5とスイッチングトランジスタ2の間に
介挿接続され、巻線N3がベース駆動回路(7,8,9
)Iに接続され、巻線N1にスイッチングトランジスタ
52が直列接続され、スイッチングトランジスタ52の
ベースに端子57より抵抗53.54を介して矩形波電
圧が加えられ、トランス51の巻線N1に直流型−a1
よりコンデンサ55および抵抗56を介して直流電圧が
加えられる。
51 are windings N, , N2 . In a current transformer with N3, the winding N
2 is inserted and connected between the capacitor 5 and the switching transistor 2, and the winding N3 is connected to the base drive circuit (7, 8, 9
) I, a switching transistor 52 is connected in series to the winding N1, a rectangular wave voltage is applied to the base of the switching transistor 52 from a terminal 57 through a resistor 53,54, and a DC type voltage is applied to the winding N1 of the transformer 51. -a1
A DC voltage is applied via a capacitor 55 and a resistor 56.

第13図は第12図の各部の波形図で、(A)はスイッ
チングトランジスタ2のベース駆動1)i5klBを、
(B)はスイッチングトランジスタ2のコレクタ1)i
流1cおよびダイオード10の電流IDを、(C)はス
イッチングトランジスタ2のコレクタ電圧VCEをそれ
ぞれ示している。
FIG. 13 is a waveform diagram of each part in FIG. 12, where (A) shows the base drive of the switching transistor 2 1) i5klB
(B) is the collector 1)i of the switching transistor 2
The current 1c and the current ID of the diode 10 are shown, and (C) shows the collector voltage VCE of the switching transistor 2, respectively.

以下、第12図の回路の動作を第13図により説明する
。このインバータ装置は、第10図のものと同様に、ス
イッチングトランジスタ2がオンのときに流れるコレク
タ電流ICが共振形となって負荷6に高周波電流を供給
する。
The operation of the circuit shown in FIG. 12 will be explained below with reference to FIG. 13. In this inverter device, like the one in FIG. 10, the collector current IC that flows when the switching transistor 2 is on becomes a resonant type and supplies a high frequency current to the load 6.

以下、第12図の回路の動作を詳しく説明する。The operation of the circuit shown in FIG. 12 will be explained in detail below.

このインバータ装置は、変流器51の巻線N2に流れる
コレクタ電流ICを巻線N3からベース駆動回!81へ
供給しようとするもので、その変流比はN2/N3とな
り、 の電流供給能力をもち、最初にスイッチングトランジス
タ2をオンさせるだけでよく、スイッチングトランジス
タ2がオンの間は外部からのドライブ′IIi流供給の
必要がなくなるものである。
This inverter device converts the collector current IC flowing into the winding N2 of the current transformer 51 from the winding N3 to the base drive circuit! 81, its current transformation ratio is N2/N3, and it has a current supply capacity of 'IIi flow supply is no longer necessary.

したがって、ベース駆動電流IBはコレクタ電流1cに
ほぼ比例した形となり、コレクタ電圧VCEの飽和電圧
の上昇もなくなり、スイッチングトランジスタ2の損失
が増加することはない。
Therefore, the base drive current IB is approximately proportional to the collector current 1c, the saturation voltage of the collector voltage VCE does not increase, and the loss of the switching transistor 2 does not increase.

なお、スイッチングトランジスタ52は、スイッチング
トランジスタ2とは逆にオンオフし、スイッチングトラ
ンジスタ52がオフとなったときに巻線N1から巻線N
3へのパルス状のはね返り電圧によってスイッチングト
ランジスタ2がオンとなるものである。
Note that the switching transistor 52 is turned on and off in the opposite manner to the switching transistor 2, and when the switching transistor 52 is turned off, the switching transistor 52 is turned on and off from the winding N1 to the winding N1.
The switching transistor 2 is turned on by the pulsed rebound voltage applied to the switching transistor 3 .

しかし、このような回路構成では、ベースドライブ用の
変流器51が必要となってコスト高になったり、大形化
す、るという問題がある。また、ダイオード10がオン
となって電流Inが流れているときに、変流器51に逆
電流が分流し、変流器51のはね返り電圧によりスイッ
チングトランジスタ2がオンとなってコレクタ電flL
 I cが第13図(B)のB点のように流れ、異常発
振の原因となり、動作不安定となるという問題がある。
However, in such a circuit configuration, a current transformer 51 for the base drive is required, which increases the cost and increases the size. Further, when the diode 10 is turned on and the current In is flowing, a reverse current is shunted to the current transformer 51, and the switching transistor 2 is turned on by the rebound voltage of the current transformer 51, and the collector current flL
There is a problem in that Ic flows as shown at point B in FIG. 13(B), causing abnormal oscillation and resulting in unstable operation.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、スイッチングトランジスタを不足な
く駆動してスイッチングトランジスタの損失を低減でき
、しかもスイッチングトランジスタの駆動回路の損失を
低減でき、さらに駆動トランスを必要とせず小形化、低
コスト化、動作の安定化を達成できるインバータ装置を
提供することである。
It is an object of the present invention to reduce the loss of the switching transistor by fully driving the switching transistor, reduce the loss of the switching transistor drive circuit, and further reduce the size, cost, and speed of operation by eliminating the need for a drive transformer. An object of the present invention is to provide an inverter device that can achieve stability.

〔発明の開示〕[Disclosure of the invention]

この発明のインバータ装置は、直流電源と負荷の間に設
けられるスイッチングトランジスタのベース・エミッタ
間の電荷N積を利用し、ベース駆動トランスを用いずに
、a・要なベース駆動li流を複数個の山を有するパル
ス状電流で供給することを特徴とするものである。
The inverter device of the present invention utilizes the base-emitter charge N product of a switching transistor provided between a DC power source and a load, and generates a plurality of necessary base drive currents without using a base drive transformer. It is characterized by supplying a pulsed current having peaks of .

すなわち、この発明のインバータ装置は、直流電源と負
荷との間にスイッチングトランジスタを設け、このスイ
ッチングトランジスタに周期的にベース駆WhM流を供
給することにより前記スイッチングトランジスタをオン
オフさせて前記負荷に電力を供給するようにしたインバ
ータ装置において、 前記ベース駆動N流を複数個の山を有するパルス状電流
で構成したことを特徴とするものである。
That is, in the inverter device of the present invention, a switching transistor is provided between a DC power source and a load, and a base driving WhM current is periodically supplied to the switching transistor to turn the switching transistor on and off to supply power to the load. The inverter device is characterized in that the base drive N current is constituted by a pulsed current having a plurality of peaks.

第14図にこの発明の原理説明のための波形図を示す、
第14図(A)はスイッチングトランジスタに流れるコ
レクタ電流1cを示しているが、このコレクタ電流Tc
をスイッチングトランジスタに流すには、理想的にはそ
の電流値における直流電流増幅率hFEのほぼ逆数の第
14図(B)のようなベース駆動電流+9が必要である
FIG. 14 shows a waveform diagram for explaining the principle of this invention.
FIG. 14(A) shows the collector current 1c flowing through the switching transistor, and this collector current Tc
To flow through the switching transistor, ideally, a base drive current +9 as shown in FIG. 14(B), which is approximately the reciprocal of the DC current amplification factor hFE at that current value, is required.

この発明では、この電流を第14図(C)のような複数
の山を存するパルス状電流In’(実線)とスイッチン
グトランジスタのベース・エミ7り間の蓄積電荷で供給
しようとするものである。第14図(C)において、必
要なベース駆動電流IB(破1jl)よりパルス状電流
+B+の方が低い区間はベース・エミッタ間の層積電荷
の放出によってベース駆動電流I R7’+<流れるこ
とになる。つまり、パルス状電流より′のひとつの山に
よるM積層荷が減少してスイッチングトランジスタがオ
フ状態へ移行する前につぎの山を発生させるだけで、ス
イッチングトランジスタに必要なベース駆動電流IBを
供給することができ、断続的に駆動電流をベースに供給
すればよい。
In this invention, this current is supplied by the pulsed current In' (solid line) having multiple peaks as shown in FIG. 14(C) and the accumulated charge between the base and emitter of the switching transistor. . In FIG. 14(C), in the section where the pulsed current +B+ is lower than the required base drive current IB (break 1jl), the base drive current I R7'+ < flows due to the discharge of the stacked charges between the base and emitter. become. In other words, the base drive current IB required for the switching transistor is supplied by simply generating the next peak before the switching transistor shifts to the off state due to the decrease in the M stacked load due to one peak of ′ from the pulsed current. It is possible to supply the drive current to the base intermittently.

この発明の構成によれば、スイッチングトランジスタに
与えるベース駆動電流を複数個の山ををするパルス状電
流で構成したため、ベース駆動電流の波高値を高(する
ことな(、スイッチングトランジスタを十分に駆動して
スイッチングトランジスタの損失を低減できる。また、
パルス状1!流であるため、スイッチングトランジスタ
の駆動回路の損失も低減できる。さらに、駆動トランス
は不要であるので、小形化、低コスト化、動作の安定化
を達成できる。
According to the structure of the present invention, since the base drive current given to the switching transistor is composed of a pulsed current having multiple peaks, the peak value of the base drive current can be set to a high value and the switching transistor can be sufficiently driven. can reduce the loss of switching transistors.Also,
Pulse 1! Since this is a current, the loss of the switching transistor drive circuit can also be reduced. Furthermore, since a drive transformer is not required, it is possible to achieve downsizing, cost reduction, and stable operation.

実施例 この発明の第1の実施例を第1図および第2図に基づい
て説明する。このインバータ装置は、第1図に示すよう
に、直流電源1と負荷6との間にスイッチングトランジ
スタ2を設け、このスイッチングトランジスタ2に周期
的にベース駆動電流を供給することによりスイッチング
トランジスタ2をオンオフさせて負荷6に電力を供給す
るようにしたインバータ装置において、ベース駆動信号
を複数個の山を有するパルス状電流で構成したことを特
徴とする。
Embodiment A first embodiment of the present invention will be explained based on FIGS. 1 and 2. As shown in FIG. 1, this inverter device includes a switching transistor 2 provided between a DC power supply 1 and a load 6, and turns the switching transistor 2 on and off by periodically supplying a base drive current to the switching transistor 2. The inverter device is characterized in that the base drive signal is composed of a pulsed current having a plurality of peaks.

この場合、スイッチングトランジスタ2のベース・エミ
ッタ間蓄積電荷によるベース駆動@流が必要なベース電
流値より小さくなる前にパルス状電流のつぎの山を発生
させるものである。
In this case, the next peak of the pulsed current is generated before the base drive current due to the accumulated charges between the base and emitter of the switching transistor 2 becomes smaller than the required base current value.

以′下、より詳しく説明する。このインバータ装置は、
第1図に示すように、直流′ti源1にスイッチングト
ランジスタ2を介してトランス4の1次巻線N1および
コンデンサ5の直列共振回路を接続し、この直列共振回
路にコンデンサ5の放電用のインダクタ3を並列接続し
、トランス4の2次巻線N2に負荷6を接続し、スイッ
チングトランジスタ2にダイオード10を逆並列接続し
ている。
This will be explained in more detail below. This inverter device is
As shown in FIG. 1, a series resonant circuit consisting of the primary winding N1 of a transformer 4 and a capacitor 5 is connected to a DC 'ti source 1 via a switching transistor 2, and a series resonant circuit consisting of a primary winding N1 of a transformer 4 and a capacitor 5 is connected to the DC'ti source 1. An inductor 3 is connected in parallel, a load 6 is connected to a secondary winding N2 of a transformer 4, and a diode 10 is connected in antiparallel to the switching transistor 2.

また、スイッチングトランジスタ2のベースにコンデン
サ7、抵抗8.9よりなるベース駆動回路Iを接続して
端子50より矩形波電圧を加えている。
Further, a base drive circuit I consisting of a capacitor 7 and a resistor 8.9 is connected to the base of the switching transistor 2, and a rectangular wave voltage is applied from a terminal 50.

ここまでの構成は第1O図と同じである。The configuration up to this point is the same as that in FIG. 1O.

この実施例では、さらにコンデンサ1)、抵抗12、ダ
イオード13.バッファ14.抵抗15゜バッファ16
.コンデンサ17.ダイオード18よりなる補助ベース
駆動回路■を設けている。
In this embodiment, a capacitor 1), a resistor 12, a diode 13 . Buffer 14. Resistance 15° Buffer 16
.. Capacitor 17. An auxiliary base drive circuit (2) consisting of a diode 18 is provided.

第2図は第1図の各部の波形図で、(A)は端子50に
加えられる矩形波電圧vAを示し、(B)はコンデンサ
17の電圧V17を示し、(C)はバッファ16の出力
電圧VBを示し、(D>はスイッチングトランジスタ2
のベース駆動ml ffl I Bを示し、(E)はス
イッチングトランジスタ2のコレクタ電流1cおよびダ
イオード10の電流IDを示し、(F)はスイッチング
トランジスタ2のコレクタ電圧VCEを示している。
FIG. 2 is a waveform diagram of each part in FIG. Indicates the voltage VB, (D> is the switching transistor 2
(E) shows the collector current 1c of the switching transistor 2 and the current ID of the diode 10, and (F) shows the collector voltage VCE of the switching transistor 2.

以下、第1図の回路の動作を第2図により説明する。時
刻toで端子50に加えられる電圧■8が高しヘルにな
ると、ベース駆動回路Iの働きでベース駆fif1電流
IBに第1番目の山が生じ、スイッチングトランジスタ
2がオンとなり、時刻L1まではこのパルス状電流によ
るベース・エミッタ間蓄M電荷でオンしつづけ、コレク
タ電流1cは正弦波状に流れる。
The operation of the circuit shown in FIG. 1 will be explained below with reference to FIG. When the voltage ■8 applied to the terminal 50 at time to becomes high and becomes low, the first peak occurs in the base drive current IB due to the action of the base drive circuit I, the switching transistor 2 is turned on, and the current remains unchanged until time L1. The base-emitter M charge accumulated by this pulsed current keeps it on, and the collector current 1c flows in a sinusoidal manner.

一方、バッファ14の出力は電圧■6と同様に時刻to
で高レベルとなり、時定数回路の抵抗15を通してコン
デンサ17を充電する。この結果、コンデンサ17の電
圧VI7は上昇し、この電圧V17がバッファ16のス
レッシタルト電圧VTRを超えるとバッフ−F16の出
力電圧VBが高レベルとなる。つまり、電圧vT3は電
圧VAより、時定数回路の時定数によって決まる時間だ
け遅れた時刻t1で高レベルとなり、この1時刻1.で
へ−ス駆動電流I[lに第2番目の山が生じることにな
る。なお、この遅れ時間は、スイッチングトランジスタ
2の蓄積電荷によってスイッチングトランジスタ2に流
れるベース電流がなくなる以前につぎの山が生じるよう
に設定される。
On the other hand, the output of the buffer 14 is at the time to
becomes a high level and charges the capacitor 17 through the resistor 15 of the time constant circuit. As a result, the voltage VI7 of the capacitor 17 rises, and when this voltage V17 exceeds the threshold voltage VTR of the buffer 16, the output voltage VB of the buffer -F16 becomes high level. In other words, voltage vT3 becomes high level at time t1, which is delayed by the time determined by the time constant of the time constant circuit, from voltage VA, and this one time 1. A second peak will occur in the heath drive current I[l. Note that this delay time is set so that the next peak occurs before the base current flowing to the switching transistor 2 disappears due to the accumulated charge in the switching transistor 2.

これによって、スイッチングトランジスタ2のコレクタ
電流ICがピーク値となる時刻t2でもベース駆動1!
流不足とはならず、必要最小のパルス状電流でコレクタ
電圧VCEの飽和電圧の上昇を抑え、スイッチングトラ
ンジスタ2の損失を低減させる。
As a result, even at time t2 when the collector current IC of the switching transistor 2 reaches its peak value, the base drive is 1!
There is no shortage of current, and the minimum necessary pulsed current suppresses the rise in the saturation voltage of the collector voltage VCE, reducing the loss of the switching transistor 2.

そして、この後は第2番目の山のパルス状電流によるベ
ース・エミッタ間蓄積電荷によってスイッチングトラン
ジスタ2がオンしつづけ、時刻t3でダイオードIOが
オンし、電流IQが流れ、時刻t4でコレクタ電圧VC
Eが上昇し、時刻t5で再びスイッチングトランジスタ
2がオンとなり、この繰返しでもって負荷6に高周波電
力を供給する。
After this, the switching transistor 2 continues to be turned on due to the charge accumulated between the base and emitter due to the pulsed current of the second peak, and at time t3, the diode IO is turned on, current IQ flows, and at time t4, the collector voltage VC
E increases, the switching transistor 2 is turned on again at time t5, and high frequency power is supplied to the load 6 by repeating this process.

これゆえ、パルス状電流の波高値を必要以上に高くした
り、ベース駆動トランスを用いたりする必要がなく、ベ
ース駆動回路Iの損失を低減でき、また、小形化、低コ
スト化、動作の安定化を達成できる。
Therefore, it is not necessary to make the peak value of the pulsed current higher than necessary or to use a base drive transformer, and the loss of the base drive circuit I can be reduced, and it is also possible to reduce the size, cost, and stabilize operation. can be achieved.

この発明の第2の実施例を第3図に基づいて説明する。A second embodiment of the invention will be described based on FIG.

このインバータ装置は、第3図に示すように、端子50
とベース駆動回路Iとの間にトランジスタ2),22.
27,30.抵抗23゜24.25,28.29.31
.コンデンサ26゜直流電源32よりなる制御回路■を
設けたもので、その他は第10図のものと同じである。
This inverter device has a terminal 50 as shown in FIG.
and the base drive circuit I between transistors 2), 22.
27, 30. Resistance 23゜24.25, 28.29.31
.. A control circuit (2) consisting of a capacitor 26° and a DC power source 32 is provided, and the other features are the same as those shown in FIG.

このインバータ装置では、電圧■6が高レベルのときに
トランジスタ22がオンとなるので、スイッチングトラ
ンジスタ2はオフとなっている。
In this inverter device, the transistor 22 is turned on when the voltage 6 is at a high level, so the switching transistor 2 is turned off.

電圧■6が低レベルとなると、トランジスタ22がオフ
となって直流電源32の電圧が抵抗31を通してベース
駆動回路Iに印加され、ベース駆動電流I Bの第1番
目の山がスイッチングトランジスタ)に供給される。こ
のとき、コンデンサ7の電圧は抵抗8と抵抗31の比で
定まる電圧までしか上昇しない。一方、トランジスタ2
)は電圧■いが低レベルとなると同時にオフとなり、こ
れによって、コンデンサ26が抵抗25を通して充電さ
れ、その電圧が上昇し、電圧■6が低レベルとなった時
点より一定時間遅れて(・ランジスタ27がオンとなり
、したがってトランジスタ30ちオンとなる。この結果
、抵抗31が短絡され、直流型#32の電圧がそのまま
ベース駆動回路Iに加わり、このときにベース駆動電流
!Bの第2番目の山がスイッチングトランジスタ2に供
給されることになる。
When the voltage 6 becomes low level, the transistor 22 is turned off and the voltage of the DC power supply 32 is applied to the base drive circuit I through the resistor 31, and the first peak of the base drive current IB is supplied to the switching transistor). be done. At this time, the voltage of the capacitor 7 increases only to a voltage determined by the ratio of the resistors 8 and 31. On the other hand, transistor 2
) is turned off at the same time as the voltage I becomes low level, and as a result, the capacitor 26 is charged through the resistor 25, its voltage rises, and after a certain time delay from the time when the voltage I6 becomes low level, the capacitor 26 is charged through the resistor 25. 27 is turned on, and therefore the transistor 30 is turned on.As a result, the resistor 31 is short-circuited, and the voltage of the DC type #32 is directly applied to the base drive circuit I, and at this time, the second of the base drive current !B The peak will be supplied to the switching transistor 2.

その他は第1の実施例と同様である。The rest is the same as the first embodiment.

この実施例の効果は第1の実施例と同様である。The effects of this embodiment are similar to those of the first embodiment.

この発明の第3の実施例を第4図に基づいて説明する。A third embodiment of the invention will be described based on FIG. 4.

このインバータ装置は、例えば4個の山をもつパルス状
電流からなるベース駆動li流を作る実施例であり、第
4図に示すように、コンデンサ7a〜7d、抵抗8a〜
8d、ダイオード13b〜13d、抵抗9よりなるベー
ス駆動回路■の端子a w dに順次位相の遅れた矩形
波電圧を加えることにより4個の山をもつパルス状電流
をスイッチングトランジスタ2のベースに加えるもので
ある。山の個数はコンデンサ、抵抗、ダイオードよりな
る回路をさらに並設することにより4+I1以上も可能
である。
This inverter device is an example in which a base drive current consisting of a pulsed current having four peaks is created, and as shown in FIG. 4, capacitors 7a to 7d and resistors 8a to
A pulsed current having four peaks is applied to the base of the switching transistor 2 by sequentially applying a rectangular wave voltage with a delayed phase to the terminals a w d of the base drive circuit ■ consisting of 8d, diodes 13b to 13d, and resistor 9. It is something. The number of peaks can be increased to 4+I1 or more by further arranging circuits consisting of capacitors, resistors, and diodes in parallel.

なお、端子aには第1図における端子50への電圧と同
じ電圧が加えられ、端子b−dには第1図におけるバッ
ファ16の出力と同じ電圧が加えられることになる。
Note that the same voltage as the voltage applied to the terminal 50 in FIG. 1 is applied to the terminal a, and the same voltage as the output of the buffer 16 in FIG. 1 is applied to the terminals b-d.

上記以外の構成は第1図と同じである。The configuration other than the above is the same as in FIG. 1.

これにより、種々の形をしたベース電流波形に対応でき
る。
This makes it possible to accommodate base current waveforms of various shapes.

この発明の第4の実施例を第5図に基づいて説明する。A fourth embodiment of this invention will be described based on FIG.

このインバータ装置は、第4図におけるベース駆動回路
■に代えて、コンデンサ7、抵抗8.9.抵抗28a 
〜28d、)ランジスタ30a〜30d、抵抗31a〜
31dからなるベース駆動回路■を用いたもので、端子
a′〜d′に順次位相の遅れた矩形波電圧を加えること
により4(固の山をもつパルス状電流をスイッチングト
ランジスタ2に与えるよ、うになっており、効果は第4
図のものと同様である。
This inverter device includes a capacitor 7, resistors 8, 9, . Resistor 28a
~28d,) transistors 30a~30d, resistors 31a~
This circuit uses a base drive circuit (2) consisting of 31d, and by sequentially applying a rectangular wave voltage with a delayed phase to the terminals a' to d', a pulsed current with a fixed peak is applied to the switching transistor 2. The effect is the fourth
It is similar to the one shown in the figure.

この発明の第5の実施例を第6図に基づいて説明する。A fifth embodiment of this invention will be described based on FIG. 6.

このインバータ装置は、第6図に示すように、第3図に
おけるトランス4の1次e瞭N+およびコンデンサ5の
直列共振回路を、トランス4の1次巻線N1およびコン
デン45よりなる並列共振回路に変更し、インダクタ3
を省いたもので、その池は第3図と同様であり、この回
路は、スイッチングトランジスタ2がオフのときのコレ
クタ電圧が共振形となる。
As shown in FIG. 6, this inverter device replaces the series resonant circuit of the primary winding N+ of the transformer 4 and the capacitor 5 in FIG. and inductor 3
The circuit is the same as that shown in FIG. 3, and the collector voltage of this circuit is resonant when the switching transistor 2 is off.

第7図(A)は第5の実施例におけるスイ・ノチングト
ランジスタ2のベース駆動titIBを承し、同図(B
)はスイッチングトランジスタ2のコレクタ電流1cお
よびダイオード10の14’tLIoを示し、同図(C
)はスイッチングトランジスタ2のコレクタ電圧VCE
を示している。
FIG. 7(A) shows the base drive titIB of the switch notching transistor 2 in the fifth embodiment.
) shows the collector current 1c of the switching transistor 2 and 14'tLIo of the diode 10;
) is the collector voltage VCE of switching transistor 2
It shows.

このインバータ回路は、スイッチングトランジスタ2が
オンしているときにコレクタ電流Icがトランス4の1
次巻線N1を通る直線的に増加する電流となるが、第7
図(A)に示すような複数個の山をもつパルス状1ti
j!!をベース駆動電流としてスイッチングトランジス
タ2に供給することによって、パルス状電流の波高値を
必要以上に上げたり、ベース駆動トランスを用いる必要
がなくなるものである。
In this inverter circuit, when the switching transistor 2 is on, the collector current Ic is 1 of the transformer 4.
The current increases linearly through the next winding N1, but the seventh
Pulse-like 1ti with multiple peaks as shown in Figure (A)
j! ! By supplying this to the switching transistor 2 as a base drive current, there is no need to increase the peak value of the pulsed current more than necessary or use a base drive transformer.

この発明の第6の実施例を第8図に基づいて説明する。A sixth embodiment of this invention will be described based on FIG.

このインバータ装置は、第1図におけるコンデンサ7、
抵抗8.9よりなるベース駆動回路!に代えて、抵抗8
.インダクタ33.ダイオード34の並列回路からなる
ベース駆動回路■′を用いたもので、この場合にも端子
35.36から複数個の山をもつパルス状電流をスイッ
チングトランジスタ2にベース駆動電流として与えるこ
とにより、第1図のものと同様の効果を達成できる。
This inverter device includes the capacitor 7 in FIG.
Base drive circuit consisting of resistor 8.9! In place of, resistor 8
.. Inductor 33. This circuit uses a base drive circuit (■') consisting of a parallel circuit of diodes 34. In this case as well, a pulsed current having multiple peaks is applied from terminals 35 and 36 to the switching transistor 2 as a base drive current. An effect similar to that in Figure 1 can be achieved.

この発明の第7の実施(1)1を第9図に基づいて説明
する。このインバータ装置は、第9図に示すように、ス
イッチングトランジスタ2のコレクタ電圧VCEの飽和
電圧の上昇を検出してパルス状電流の第2番目の山をス
イッチングトランジスタ2に供給するものである。
A seventh embodiment (1) 1 of the present invention will be explained based on FIG. 9. As shown in FIG. 9, this inverter device detects an increase in the saturation voltage of the collector voltage VCE of the switching transistor 2 and supplies the second peak of the pulsed current to the switching transistor 2.

より詳しく説明すると、端子46に加えられる矩形波電
圧が高レベルのときはスイッチングトランジスタ2はオ
フである。
More specifically, when the rectangular wave voltage applied to the terminal 46 is at a high level, the switching transistor 2 is off.

上記矩形波電圧が低レベルとなると、トランジスタ22
がオフとなってコンデンサ7、抵抗8゜9を介してパル
ス状電流の第1番目の山がスイッチングトランジスタ2
に供給され、スイッチングトランジスタ2がオンとなる
When the rectangular wave voltage becomes low level, the transistor 22
is turned off, and the first peak of the pulsed current flows through the capacitor 7 and the resistor 8°9 to the switching transistor 2.
The switching transistor 2 is turned on.

また、矩形波電圧が低レベルのとき、すなわち反転バッ
ファ44の出力が高レベルとなったときにおいて、スイ
ッチングトランジスタ2のコレクタ電圧VCEを抵抗4
1.42で分圧した電圧がアンド回路45のスレッシッ
ルド電圧を超えると、トランジスタ27がオンとなり、
トランジスタ30がオンとなって第3図の回路と同様に
して第2番目の山がスイッチングトランジスタ2に供給
される。43はツェナーダイオードである。
Furthermore, when the rectangular wave voltage is at a low level, that is, when the output of the inverting buffer 44 is at a high level, the collector voltage VCE of the switching transistor 2 is
When the voltage divided by 1.42 exceeds the threshold voltage of the AND circuit 45, the transistor 27 turns on.
Transistor 30 is turned on and the second peak is supplied to switching transistor 2 in a manner similar to the circuit of FIG. 43 is a Zener diode.

その他の構成および効果は第3図の回路と同様である。Other configurations and effects are similar to the circuit shown in FIG.

〔発明の効果〕〔Effect of the invention〕

この発明のインバータ装置によれば、スイッチングトラ
ンジスタに与えるベース駆動電流を複数個の山を有する
パルス状電流で構成したため、ベース駆動電流の波高値
を高くすることなく、スイッチングトランジスタを十分
に駆動してスイッチングトランジスタの損失を低減でき
る。また、パルス状電流であるため、スイッチングトラ
ンジスタの駆動回路の損失も低減できる。さらに、駆動
トランスは不要であるので、小形化、低コスト化。
According to the inverter device of the present invention, since the base drive current given to the switching transistor is composed of a pulsed current having a plurality of peaks, the switching transistor can be sufficiently driven without increasing the peak value of the base drive current. Loss in switching transistors can be reduced. Furthermore, since the current is pulsed, loss in the driving circuit of the switching transistor can also be reduced. Furthermore, since a drive transformer is not required, it is smaller and lower in cost.

動作の安定化を達成できる。Operation stability can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の第1の実施例の圓5楕へ図、第2図
はその各部の波形図、第3図はこの発明の第2の実施例
の回路図、第4図はこの発明の第3の実施例の回路図、
第5図はこの発明の第4の実施例の回路図、第6図はこ
の発明の第5の実施例の要部回路図、第7図はその各部
の波形図、第8図はこの発明の第6の実施例の回路図、
第9図はこの発明の第7の実施例の回路図、第10図は
従来のインバータ装置の回路図、第1)図はその各部の
波形図、9J7412図は別の従来のインバータ装置の
回路図、第13図はその各部の波形図、第14図はこの
発明の原理説明のための波形図である。 1・・・直流*S、2・・・スイッチングトランジスタ
、6・・・負荷、■・・・ベース駆動回路、■・・・補
助ベース駆動回路 1・−直兼電源 2・−又イッ4)′7−トラン″;スク6・−負荷 ■・−α′−尺駈動回路 n−−一稀肋へ一又枢動口路 第3図 第4図 第6図 I 第10図 第1)図 ■ 第12図 第13図 (A) le に) Is’ 第14図
FIG. 1 is a diagram of the first embodiment of this invention, FIG. 2 is a waveform diagram of each part, FIG. 3 is a circuit diagram of the second embodiment of this invention, and FIG. 4 is a diagram of this embodiment. A circuit diagram of a third embodiment of the invention,
Fig. 5 is a circuit diagram of a fourth embodiment of the present invention, Fig. 6 is a main circuit diagram of a fifth embodiment of this invention, Fig. 7 is a waveform diagram of each part thereof, and Fig. 8 is a circuit diagram of the fifth embodiment of the invention. A circuit diagram of a sixth embodiment of
Fig. 9 is a circuit diagram of the seventh embodiment of the present invention, Fig. 10 is a circuit diagram of a conventional inverter device, Fig. 1) is a waveform diagram of each part thereof, and Fig. 9J7412 is a circuit diagram of another conventional inverter device. FIG. 13 is a waveform diagram of each part thereof, and FIG. 14 is a waveform diagram for explaining the principle of this invention. 1...DC*S, 2...Switching transistor, 6...Load, ■...Base drive circuit, ■...Auxiliary base drive circuit 1--Direct power supply 2--Also 4) '7-Trun''; Screw 6・-Load ■・-α'-Scanning circuit n--One-way pivoting opening to the rarest rib (Figure 3, Figure 4, Figure 6, I Figure 10, Figure 1) Figure ■ Figure 12 Figure 13 (A) le to) Is' Figure 14

Claims (4)

【特許請求の範囲】[Claims] (1)直流電源と負荷との間にスイッチングトランジス
タを設け、このスイッチングトランジスタに周期的にベ
ース駆動電流を供給することにより前記スイッチングト
ランジスタをオンオフさせて前記負荷に電力を供給する
ようにしたインバータ装置において、 前記ベース駆動電流を複数個の山を有するパルス状電流
で構成したことを特徴とするインバータ装置。
(1) An inverter device in which a switching transistor is provided between a DC power source and a load, and by periodically supplying a base drive current to the switching transistor, the switching transistor is turned on and off to supply power to the load. An inverter device according to the present invention, wherein the base drive current is a pulsed current having a plurality of peaks.
(2)前記スイッチングトランジスタのベース・エミッ
タ間蓄積電荷によるベース電流が必要なベース電流値よ
り小さくなる前に前記パルス状電流につぎの山を発生さ
せるようにした特許請求の範囲第(1)項記載のインバ
ータ装置。
(2) Claim (1) wherein the next peak is generated in the pulsed current before the base current due to the charge accumulated between the base and emitter of the switching transistor becomes smaller than a necessary base current value. The inverter device described.
(3)前記スイッチングトランジスタのオン時の飽和電
圧上昇を検出して前記パルス状電流につぎの山を発生さ
せるようにした特許請求の範囲第(1)項記載のインバ
ータ装置。
(3) The inverter device according to claim (1), wherein a rise in saturation voltage when the switching transistor is turned on is detected to generate the next peak in the pulsed current.
(4)前記スイッチングトランジスタに流れる電流が共
振形である特許請求の範囲第(1)項、第(2)項また
は第(3)項記載のインバータ装置。
(4) The inverter device according to claim (1), (2) or (3), wherein the current flowing through the switching transistor is of a resonant type.
JP21388585A 1985-09-25 1985-09-25 Inverter Pending JPS6273595A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21388585A JPS6273595A (en) 1985-09-25 1985-09-25 Inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21388585A JPS6273595A (en) 1985-09-25 1985-09-25 Inverter

Publications (1)

Publication Number Publication Date
JPS6273595A true JPS6273595A (en) 1987-04-04

Family

ID=16646626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21388585A Pending JPS6273595A (en) 1985-09-25 1985-09-25 Inverter

Country Status (1)

Country Link
JP (1) JPS6273595A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165598U (en) * 1988-05-12 1989-11-20
US8443874B2 (en) 2007-03-30 2013-05-21 Nec Corporation Heat dissipating structure and portable phone

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165598U (en) * 1988-05-12 1989-11-20
US8443874B2 (en) 2007-03-30 2013-05-21 Nec Corporation Heat dissipating structure and portable phone

Similar Documents

Publication Publication Date Title
CN109247081B (en) Half-bridge resonant converter, circuit using same, and corresponding control method
US7881076B2 (en) Buck-boost PFC converters
US8242754B2 (en) Resonant power converter with half bridge and full bridge operations and method for control thereof
JP3816396B2 (en) Switching power supply
US6778411B2 (en) Start-up circuit for power converters with controller power supply connected at output side
TW483240B (en) Circuit-arrangement, bridge-circuit and oscillator-circuit
JPS6273595A (en) Inverter
CN213279477U (en) Ringing current power supply
JPH01268451A (en) Overvoltage suppressing circuit for semiconductor device
US6678175B1 (en) Utilizing charge stored in a snubber capacitator in a switching circuit
JP3104733B2 (en) Bridge type inverter device
JP3141925B2 (en) Bridge type inverter device
JP2672692B2 (en) EL lighting circuit
JP3211380B2 (en) Power converter
JP3351482B2 (en) Insulated switching power supply
US6496388B2 (en) Quasi-resonant converter
KR20100129266A (en) Burst frequency resonant inverter
JP2619422B2 (en) Power supply
JPH08251914A (en) Step-up power supply
JPH10234180A (en) Flyback-type dc-dc converter
CN112260526A (en) Ringing current power supply and method for generating ringing current signal based on ringing current power supply
JP2816892B2 (en) Resonant switching power supply
JPH11275859A (en) Switching power unit
JP3139518B2 (en) DC-DC converter
JPH01160375A (en) Inverter device