JP3139518B2 - DC-DC converter - Google Patents

DC-DC converter

Info

Publication number
JP3139518B2
JP3139518B2 JP05139126A JP13912693A JP3139518B2 JP 3139518 B2 JP3139518 B2 JP 3139518B2 JP 05139126 A JP05139126 A JP 05139126A JP 13912693 A JP13912693 A JP 13912693A JP 3139518 B2 JP3139518 B2 JP 3139518B2
Authority
JP
Japan
Prior art keywords
switching element
power supply
reactor
supply terminal
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05139126A
Other languages
Japanese (ja)
Other versions
JPH06335239A (en
Inventor
萬太郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP05139126A priority Critical patent/JP3139518B2/en
Publication of JPH06335239A publication Critical patent/JPH06335239A/en
Priority to JP2000288813A priority patent/JP3371960B2/en
Application granted granted Critical
Publication of JP3139518B2 publication Critical patent/JP3139518B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、直流電源にリアクト
介してスイッチング素子を接続し、スイッチング素子
をオン・オフする形式の直流−直流変換器(DC−DC
コンバータ)に関する。
BACKGROUND OF THE INVENTION This invention is, REACT Le to the DC power supply
A DC-DC converter (DC-DC converter) of a type in which a switching element is connected via a
Converter).

【0002】[0002]

【従来の技術】直流電源にリアクトルを介してスイッチ
ング素子を接続し、スイッチング素子に並列に出力整流
平滑回路を接続する形式のDC−DCコンバータは一般
に昇圧型コンバータと呼ばれて種々の電源回路に使用さ
れている。
2. Description of the Related Art A DC-DC converter of a type in which a switching element is connected to a DC power supply via a reactor and an output rectifying / smoothing circuit is connected in parallel with the switching element is generally called a step-up converter and used in various power supply circuits. It is used.

【0003】[0003]

【発明が解決しようとする課題】ところで、スイッチン
グ素子のターンオフ時及びターンオン時に、スイッチン
グ素子に電圧が印加されている状態で電流が流れると電
力損失が生じ、コンバータの効率が低下する。
When a current flows while a voltage is applied to the switching element when the switching element is turned off and on, power loss occurs and the efficiency of the converter is reduced .

【0004】そこで、本発明の目的はスイッチング損失
を低減することができる直流−直流変換器を提供するこ
とにある。
Accordingly, an object of the present invention is to provide a DC-DC converter capable of reducing switching loss.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電圧を供給するための第1及び第2の
電源端子と前記第1及び第2の電源端子の電位の中間の
電位の第3の電源端子とを有する直流電源と、前記第1
の電源端子に接続された第1のリアクトルと、前記第1
のリアクトルと前記第2の電源端子との間に接続された
第1のスイッチング素子と、前記第1のスイッチング素
子に逆方向並列に接続されたダイオ−ドと、前記第1の
リアクトルと前記第1のスイッチング素子との接続点と
前記第3の電源端子との間に接続された第2のリアクト
ルと第2のスイッチング素子との直列回路と、前記第1
のスイッチング素子に並列に接続されたコンデンサと、
前記第1のスイッチング素子に対して並列に接続された
出力整流平滑回路と、前記第1及び第2のスイッチング
素子をオン・オフ制御するための第1及び第2の制御信
号を形成するものであって、前記第1のスイッチング素
子のオフ期間の終了時点よりも少し前の時点から前記第
1のスイッチング素子のオフ期間の終了時点よりも少し
後の時点までの期間に前記第2のスイッチング素子をオ
ンに制御するように前記第2の制御信号を送出し、前記
第1のスイッチング素子のオン期間の開始時点が前記コ
ンデンサの電荷の放出終了時点にほぼ一致するように前
記第1及び第2の制御信号のタイミングが設定されてい
るスイッチ制御回路とを備えた直流−直流変換器に係わ
るものである。
In order to achieve the above object, the present invention provides a first and second power supply terminals for supplying a DC voltage and an intermediate potential between the first and second power supply terminals. A DC power supply having a third power supply terminal having a potential;
A first reactor connected to a power supply terminal of
A first switching element connected between the first power supply terminal and the second power supply terminal; a diode connected in parallel in the reverse direction to the first switching element; a first switching element connected to the first power supply terminal; A series circuit of a second reactor and a second switching element connected between a connection point with the first switching element and the third power supply terminal;
A capacitor connected in parallel to the switching element of
An output rectifying / smoothing circuit connected in parallel to the first switching element; and a first and a second control signal for controlling on / off of the first and second switching elements. The second switching element is provided for a period from a point slightly before the end point of the off-period of the first switching element to a point slightly after the end point of the off-period of the first switching element. The second control signal is transmitted so as to control ON of the first switching element, and the first and second control signals are transmitted so that the start time of the ON period of the first switching element substantially coincides with the discharge end time of the charge of the capacitor. DC timing of the control signal and a switch control circuit that is configured for - Ru der those related to DC converter.

【0006】[0006]

【発明の作用及び効果】本発明における第2のスイッチ
ング素子及び第2のリアクトルはコンデンサの電荷を放
出するために使用される。第1のスイッチング素子のオ
フ期間に第2のスイッチング素子がオンになると、コン
デンサと第2のリアクトルとの共振現象によってコンデ
ンサの電荷が第2のリアクトルを介して放出され、コン
デンサの電圧即ち第1のスイッチング素子の電圧がほぼ
ゼロになる。この時点で第1のスイッチング素子をオン
にすると、ゼロボルトスイッチングが達成され、スイッ
チング損失が実質的にゼロになり、直流−直流変換器の
効率が高くなる。
The second switching element and the second reactor according to the present invention are used for discharging the electric charge of the capacitor. When the second switching element is turned on during the off period of the first switching element, the charge of the capacitor is discharged through the second reactor due to the resonance phenomenon between the capacitor and the second reactor, and the voltage of the capacitor, that is, the first voltage Of the switching element becomes substantially zero. When you turn the first switching device at this time, zero voltage switching is achieved, the switching losses are essentially zero, DC - efficiency of the DC converter may turn high.

【0007】[0007]

【第1の実施例】次に、図1〜図4を参照して本発明の
施例のDC−DCコンバータを説明する。図1におい
て直流電源1は、それぞれV/2ボルトを供給する第1
及び第2の電源2、3の直列回路から成り、第1、第2
及び第3の電源端子4、5、6を有する。この電源1
は、例えば整流回路又は電池から成る電源に2つの電源
用コンデンサの直列回路を接続することによって構成す
ることができる。2つの電源用コンデンサを使用する場
合にはこれ等が第1及び第2の電源2、3として働く。
電源1において、第1の電源端子4は最も高い電位を有
し、第2の電源端子5は最も低い電位(グランド電位)
を有し、第3の電源端子6は第1及び第2の電源端子
4、5の中間の電位を有する。
[The first embodiment] Next, the onset Ming with reference to FIGS. 1 to 4
Explaining the DC-DC converter of the real施例. In FIG. 1, a DC power supply 1 is a first DC power supply for supplying V / 2 volts.
And a series circuit of second power supplies 2 and 3;
And third power supply terminals 4, 5, and 6. This power supply 1
Can be configured, for example, by connecting a series circuit of two power supply capacitors to a power supply composed of a rectifier circuit or a battery. When two power supply capacitors are used, they function as the first and second power supplies 2 and 3.
In the power supply 1, the first power supply terminal 4 has the highest potential, and the second power supply terminal 5 has the lowest potential (ground potential).
And the third power supply terminal 6 has an intermediate potential between the first and second power supply terminals 4 and 5.

【0008】第1及び第2の電源端子4、5間には第1
のリアクトルL1 と第1のスイッチング素子Q1 との直
列回路が接続されている。即ち、第1のリアクトルL1
の一端が第1の電源端子4に接続され、トランジスタか
ら成る第1のスイッチング素子Q1 が第1のリアクトル
L1 と第2の電源端子5との間に接続されている。
[0008] A first power supply terminal is provided between first and second power supply terminals 4 and 5.
Is connected to the series circuit of the reactor L1 and the first switching element Q1. That is, the first reactor L1
Is connected to the first power supply terminal 4, and a first switching element Q1 composed of a transistor is connected between the first reactor L1 and the second power supply terminal 5.

【0009】第1のスイッチング素子Q1 に対して並列
にダイオ−トD1 、及び共振用コンデンサC1 が接続さ
れている。
A diode D1 and a resonance capacitor C1 are connected in parallel with the first switching element Q1.

【0010】出力整流平滑回路7は整流ダイオード8と
平滑用コンデンサ9とから成り、第1のスイッチング素
子Q1 に対して並列に接続されている。即ち、第1のリ
アクトルL1 と第1のスイッチング素子Q1 との接続点
10と第2の電源端子5との間にダイオード8を介して
平滑用コンデンサ9が接続されている。なお、平滑用コ
ンデンサ9の一端及び他端には負荷(図示せず)を接続
するための一対の出力端子11、12が接続されてい
る。
The output rectifying / smoothing circuit 7 comprises a rectifying diode 8 and a smoothing capacitor 9, and is connected in parallel with the first switching element Q1. That is, the smoothing capacitor 9 is connected via the diode 8 between the connection point 10 between the first reactor L1 and the first switching element Q1 and the second power supply terminal 5. Note that a pair of output terminals 11 and 12 for connecting a load (not shown) are connected to one end and the other end of the smoothing capacitor 9.

【0011】接続点10と第3の電源端子(中間端子)
との間にはトランジスタから成る第2のスイッチング素
子Q2 を介して第2のリアクトルL2 が接続されてい
る。
Connection point 10 and third power supply terminal (intermediate terminal)
The second reactor L2 is connected between the second reactor L2 and a second switching element Q2 composed of a transistor.

【0012】制御回路13は第1及び第2のスイッチン
グ素子Q1 、Q2 の制御端子(ベース)に接続され、図
2(A)(B)に示す制御信号Vb1、Vb2を供給する。
なお、出力端子11、12間の直流出力電圧を所定値に
制御するために出力端子11が制御回路13に接続され
ている。
The control circuit 13 is connected to control terminals (bases) of the first and second switching elements Q1 and Q2, and supplies control signals Vb1 and Vb2 shown in FIGS. 2A and 2B.
The output terminal 11 is connected to the control circuit 13 in order to control the DC output voltage between the output terminals 11 and 12 to a predetermined value.

【0013】図3は図2の(A)(B)に示す第1及び
第2のスイッチング素子Q1 、Q2のオン・オフ制御信
号Vb1、Vb2を形成するための回路の1例を示す。図3
において、一対の出力端子11、12との間に分圧抵抗
R1 、R2 から成る電圧検出回路20が接続されてい
る。抵抗R1 、R2 の分圧点は誤差増幅器21の一方の
入力端子に接続されている。誤差増幅器21の他方の入
力端子は例えばツエナーダイオード等で構成される基準
電圧源22に接続されている。誤差増幅器21の出力端
子は電圧比較器(コンパレータ)23の一方の入力端子
に接続されている。比較器23の他方の入力端子は三角
波(又はのこぎり波)発生回路24に接続されている。
三角波発生回路24は発振器25から一定周期で発生す
る図4(A)のクロックパルスに応答して図4(B)の
三角波Vt を発生する。比較器23は三角波Vt と誤差
増幅器21から得られた誤差信号Ve とを比較して図4
(C)の方形波の比較出力パルスを発生する。
FIG. 3 shows an example of a circuit for forming the ON / OFF control signals Vb1 and Vb2 for the first and second switching elements Q1 and Q2 shown in FIGS. 2A and 2B. FIG.
2, a voltage detection circuit 20 composed of voltage dividing resistors R1 and R2 is connected between a pair of output terminals 11 and 12. The voltage dividing points of the resistors R1 and R2 are connected to one input terminal of the error amplifier 21. The other input terminal of the error amplifier 21 is connected to a reference voltage source 22 composed of, for example, a Zener diode. The output terminal of the error amplifier 21 is connected to one input terminal of a voltage comparator (comparator) 23. The other input terminal of the comparator 23 is connected to a triangular wave (or sawtooth wave) generating circuit 24.
The triangular wave generating circuit 24 generates the triangular wave Vt of FIG. 4B in response to the clock pulse of FIG. The comparator 23 compares the triangular wave Vt with the error signal Ve obtained from the error amplifier 21 and
A comparison output pulse of the square wave of (C) is generated.

【0014】第1の制御信号形成回路26は、図4
(C)の比較出力パルスの前縁時点t1から所定遅延時
間Td 後のt2 時点から比較出力パルスの後縁時点t4
までの時間幅を有する第1の制御パルス(第1の制御信
号Vb1)を図4(D)に示すように形成し、これを第1
のスイッチング素子Q1 に送る。なお、第1の制御パル
スの終了時点を比較出力パルスの後縁に同期させる代り
に、図4(A)のクロックパルス又は図(A)(B)の
三角波の頂点又は始点に同期させることができる。第2
の制御信号形成回路27は、図4(C)の比較出力パル
スの前縁時点t1 に応答してTd よりも少し長い時間幅
Ts を有する第2の制御パルス(第2の制御信号Vb2)
を図4(E)に示すように形成し、これを第2のスイッ
チング素子Q2 に送る。第2の制御パルスの後縁時点t
3 は第1の制御パルスの前縁時点t1と後縁時点t4 と
の間であり、第2のリアクトルL2 の電流I2 がほぼゼ
ロになる時点である。
The first control signal forming circuit 26 has a structure shown in FIG.
(C) The trailing edge time t4 of the comparison output pulse from the time t2 after a predetermined delay time Td from the leading edge time t1 of the comparison output pulse.
A first control pulse (first control signal Vb1) having a time width up to and including the first control pulse is formed as shown in FIG.
To the switching element Q1. Note that instead of synchronizing the end point of the first control pulse with the trailing edge of the comparison output pulse, the end point of the first control pulse may be synchronized with the clock pulse in FIG. 4A or the apex or start point of the triangular wave in FIGS. it can. Second
The control signal forming circuit 27 of FIG. 4 responds to the leading edge time t1 of the comparison output pulse of FIG. 4C by using the second control pulse (second control signal Vb2) having a time width Ts slightly longer than Td.
Is formed as shown in FIG. 4 (E) and sent to the second switching element Q2. Trailing edge time t of the second control pulse
3 is between the leading edge time t1 and the trailing edge time t4 of the first control pulse, and is the time when the current I2 of the second reactor L2 becomes substantially zero.

【0015】次に、図2の波形を参照して図1のDC−
DCコンバータの動作を説明する。図2のt0 時点で第
1のスイッチング素子Q1 がオフになると、第1のリア
クトルL1 を通って第1のスイッチング素子Q1 に流れ
ていた図2(C)の電流I1 が共振用コンデンサC1 に
転流し、図2(E)に示すようにコンデンサC1 に充電
電流Ic が流れ、この電圧Vc が図2(F)に示すよう
に傾斜を有してゼロボルトより直線的に上昇する。この
ため、第1のスイッチング素子Q1 のターンオフ時にお
けるゼロボルトスイッチングが達成され、この時のスイ
ッチング損失は極めて小さい。ta 時点においてコンデ
ンサC1 の電圧Vc が出力平滑用コンデンサ9の電圧よ
りも高くなると、ダイオード8が順バイアスされて導通
し、図2(D)に示すようにここを通って電流Id が流
れる。ダイオード8がオンになると、コンデンサC1 の
電圧はほぼ一定値にクランプされる。
Next, referring to the waveforms of FIG.
The operation of the DC converter will be described. When the first switching element Q1 is turned off at the time point t0 in FIG. 2, the current I1 of FIG. 2C flowing to the first switching element Q1 through the first reactor L1 is transferred to the resonance capacitor C1. The charging current Ic flows through the capacitor C1 as shown in FIG. 2 (E), and the voltage Vc rises linearly from zero volt with a slope as shown in FIG. 2 (F). Therefore, zero volt switching at the time of turning off the first switching element Q1 is achieved, and the switching loss at this time is extremely small. When the voltage Vc of the capacitor C1 becomes higher than the voltage of the output smoothing capacitor 9 at the time point ta, the diode 8 is forward-biased and conducts, and a current Id flows therethrough as shown in FIG. When the diode 8 is turned on, the voltage of the capacitor C1 is clamped at a substantially constant value.

【0016】その後、t1 時点で図2(B)に示すよう
に第2の制御信号Vb2が高レベルに転換し、第2のスイ
ッチング素子Q2 がオンになると、第1の電源2と第1
のリアクトルL1 と第2のスイッチング素子Q2 と第2
のリアクトルL2 とから成る閉回路が形成され、第2の
リアクトルL2 の電流I2 が図2(G)に示すように傾
斜を有して直線的に上昇し、逆にダイオード8の電流I
d が図2(D)に示すように減少し、tb 時点でゼロに
なる。tb でダイオード8がカットオフ状態になると、
コンデンサC1 の出力電圧によるクランプが解除され、
コンデンサC1と第2のスイッチング素子Q2 と第2の
リアクトルL2 と第2の電源3とから成る共振回路が形
成され、コンデンサC1 の放電電流が図2(E)に示す
ように正弦波状に流れ、第2のリアクトルL2 にはコン
デンサC1 の放電電流を加算した電流が図2(G)に示
すように流れる。おな、ここではリアクトルL1 のイン
ダクタンスがリアクトルL2 のインダクタンスよりも大
きく設定されている。コンデンサC1 及び第1のスイッ
チング素子Q1 の電圧Vc は図2(F)に示す余弦波形
で低下し、t2 時点でゼロになる。そこで、t2 時点で
図2(A)に示すように第1の制御信号Vb1を高レベル
に転換させ、第1のスイッチング素子Q1 をオンにす
る。この結果、第1のスイッチング素子Q1 のゼロボル
トスイッチングが達成され、この損失が小さくなる。な
お、第2のスイッチング素子Q2 と第2のリアクトルL
2 を設けない従来回路ではコンデンサC1 の放電電流が
第1のスイッチング素子Q1 を通って流れ、スイッチン
グ損失が生じる。
Thereafter, at time t1, as shown in FIG. 2B, the second control signal Vb2 changes to a high level, and when the second switching element Q2 is turned on, the first power supply 2 and the first power supply 2 are turned on.
Reactor L1, second switching element Q2 and second
A current I2 of the second reactor L2 rises linearly with a slope as shown in FIG. 2 (G), and conversely, the current I2 of the diode 8 rises.
d decreases as shown in FIG. 2D and becomes zero at time tb. When the diode 8 is cut off at tb,
The clamp by the output voltage of the capacitor C1 is released,
A resonance circuit including the capacitor C1, the second switching element Q2, the second reactor L2, and the second power supply 3 is formed, and the discharge current of the capacitor C1 flows in a sine wave form as shown in FIG. A current obtained by adding the discharge current of the capacitor C1 flows to the second reactor L2 as shown in FIG. Here, the inductance of reactor L1 is set to be larger than the inductance of reactor L2. The voltage Vc of the capacitor C1 and the first switching element Q1 decreases with a cosine waveform shown in FIG. 2 (F) and becomes zero at time t2. Therefore, at time t2, the first control signal Vb1 is changed to a high level as shown in FIG. 2A, and the first switching element Q1 is turned on. As a result, zero volt switching of the first switching element Q1 is achieved, and this loss is reduced. Note that the second switching element Q2 and the second reactor L
In the conventional circuit having no 2 provided, the discharge current of the capacitor C1 flows through the first switching element Q1, and switching loss occurs.

【0017】t2 時点以後も第2のスイッチング素子Q
2 のオンを維持すると、ここを通って流れる電流I2 が
図2(G)に示すようにt3 時点でゼロになる。そこ
で、t3 時点で第2のスイッチング素子Q2 の制御信号
Vb2を低レベルに戻す。これにより、第2のスイッチン
グ素子Q2 のゼロボルトスイッチングも達成できる。従
って、第2のスイッチング素子Q2 を付加したことによ
る損失の増大はほとんど生じない。
After the time point t2, the second switching element Q
2 is maintained, the current I2 flowing therethrough becomes zero at time t3 as shown in FIG. 2 (G). Then, at time t3, the control signal Vb2 of the second switching element Q2 is returned to a low level. Thereby, zero volt switching of the second switching element Q2 can also be achieved. Therefore, the increase in loss due to the addition of the second switching element Q2 is not Na hardly generated.

【0018】[0018]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 御回路13は図3に限定されるものでなく、種
々変形可能である。 (2) 第1のスイッチング素子Q1 に逆並列接続した
ダイオードD1 をスイッチング素子Q1 に内蔵させるこ
とができる。例えば第1のスイッチング素子Q1を絶縁
ゲ−ト型電界効果トランジスタ(FET)とし、ここに
ダイオ−ドD1 を内蔵させる。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) The control circuit 13 is not limited to FIG. 3 and can be variously modified. (2) The diode D1 connected in antiparallel to the first switching element Q1 can be built in the switching element Q1. For example, the first switching element Q1 is an insulated gate field effect transistor (FET), in which a diode D1 is incorporated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施例のDC−DCコンバータを示す回
路図である。
FIG. 1 is a circuit diagram showing a DC-DC converter according to a first embodiment.

【図2】図1の各部の状態を示す波形図である。FIG. 2 is a waveform diagram showing a state of each unit in FIG.

【図3】図1の制御回路を示すブロック図である。FIG. 3 is a block diagram illustrating a control circuit of FIG. 1;

【図4】図3の各部の状態を示す波形図である。FIG. 4 is a waveform chart showing a state of each unit in FIG. 3;

【符号の説明】[Explanation of symbols]

1 電源 4、5、6 第1、第2及び第3の電源端子 7 出力整流平滑回路 L1 、L2 第1、第2のリアクトル Q1 、Q2 第1及び第2のスイッチング素子 C1 共振用コンデンサ Reference Signs List 1 power supply 4, 5, 6 first, second and third power supply terminals 7 output rectifying and smoothing circuit L1, L2 first and second reactors Q1, Q2 first and second switching elements C1 resonance capacitor

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電圧を供給するための第1及び第2
の電源端子と前記第1及び第2の電源端子の電位の中間
の電位の第3の電源端子とを有する直流電源と、 前記第1の電源端子に接続された第1のリアクトルと、 前記第1のリアクトルと前記第2の電源端子との間に接
続された第1のスイッチング素子と、 前記第1のスイッチング素子に逆方向並列に接続されて
ダイオ−ドと、 前記第1のリアクトルと前記第1のスイッチング素子と
の接続点と前記第3の電源端子との間に接続された第2
のリアクトルと第2のスイッチング素子との直列回路
と、 前記第1のスイッチング素子に並列に接続されたコンデ
ンサと、 前記第1のスイッチング素子に対して並列に接続された
出力整流平滑回路と、 前記第1及び第2のスイッチング素子をオン・オフ制御
するための第1及び第2の制御信号を形成するものであ
って、前記第1のスイッチング素子のオフ期間の終了時
点よりも少し前の時点から前記第1のスイッチング素子
のオフ期間の終了時点よりも少し後の時点までの期間に
前記第2のスイッチング素子をオンに制御するように前
記第2の制御信号を送出し、前記第1のスイッチング素
子のオン期間の開始時点が前記コンデンサの電荷の放出
終了時点にほぼ一致するように前記第1及び第2の制御
信号のタイミングが設定されているスイッチ制御回路と
を備えた直流−直流変換器。
1. A first and a second power supply for supplying a DC voltage.
A DC power supply having a power supply terminal and a third power supply terminal having a potential intermediate between the potentials of the first and second power supply terminals; a first reactor connected to the first power supply terminal; A first switching element connected between the first reactor and the second power supply terminal; a diode connected in reverse parallel to the first switching element; a diode connected to the first reactor; A second switching element connected between the connection point with the first switching element and the third power supply terminal;
A series circuit of a reactor and a second switching element; a capacitor connected in parallel to the first switching element; an output rectification smoothing circuit connected in parallel to the first switching element; Forming a first and a second control signal for controlling on / off of the first and second switching elements, wherein the first and second switching elements generate a first and second control signal, and a time point slightly before an end time of an off period of the first switching element; And transmitting the second control signal so as to control the second switching element to be on in a period from a time point after the end time of the off period of the first switching element to a time point slightly after the end time of the first switching element; The timing of the first and second control signals is set so that the start time of the ON period of the switching element substantially coincides with the end time of the discharge of the capacitor. DC and a pitch control circuit - DC converter.
JP05139126A 1993-05-17 1993-05-17 DC-DC converter Expired - Fee Related JP3139518B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05139126A JP3139518B2 (en) 1993-05-17 1993-05-17 DC-DC converter
JP2000288813A JP3371960B2 (en) 1993-05-17 2000-09-22 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05139126A JP3139518B2 (en) 1993-05-17 1993-05-17 DC-DC converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000288813A Division JP3371960B2 (en) 1993-05-17 2000-09-22 DC-DC converter

Publications (2)

Publication Number Publication Date
JPH06335239A JPH06335239A (en) 1994-12-02
JP3139518B2 true JP3139518B2 (en) 2001-03-05

Family

ID=15238126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05139126A Expired - Fee Related JP3139518B2 (en) 1993-05-17 1993-05-17 DC-DC converter

Country Status (1)

Country Link
JP (1) JP3139518B2 (en)

Also Published As

Publication number Publication date
JPH06335239A (en) 1994-12-02

Similar Documents

Publication Publication Date Title
JP3371962B2 (en) DC-DC converter
US6922044B2 (en) Synchronization of multiphase synthetic ripple voltage regulator
EP0605752B1 (en) Switching power supply
US6980441B2 (en) Circuit and method for controlling a synchronous rectifier in a power converter
US7602154B2 (en) Phase compensation driving scheme for synchronous rectifiers
US20070076448A1 (en) DC-DC Converter
JP3839737B2 (en) DC voltage conversion circuit
JPS5911420A (en) Voltage controller
US7635971B2 (en) DC-DC converter and power supply device capable of synchronizing frequencies of a plurality of DC-DC converters
US6661209B2 (en) Leading edge modulator for post regulation of multiple output voltage power supplies
JP3570113B2 (en) Interleaved switching converter
JPH10243642A (en) Switching power supply
JP3139518B2 (en) DC-DC converter
JP3371960B2 (en) DC-DC converter
JPH0746903B2 (en) Resonant switching power supply circuit
JPH11318082A (en) Higher harmonics suppressed switching power source
JP3063811B2 (en) DC-DC converter
JP3063812B2 (en) DC-DC converter
JP4098494B2 (en) Switching power supply
JP3000937B2 (en) Switching power supply
JP2976638B2 (en) Switching power supply
JPS63129863A (en) Switching power device
JP3101696B2 (en) Switching regulator
JPH099613A (en) Dc-dc converter
JP2003259639A (en) Switching power supply unit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees