JPS6273170A - 集積回路測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＣＭＯＳＩＣ（アイシー）の測定装置に関する
。

とくにＣＭＯＳＩＣ（アイシー）の非破壊ラッチアップ
耐吊および市圧電流曲、腺を自動測定するための試験装
置に関する。

ここでＣＭＯＳＩＣ（アイシー）のラッチアップとは、
Ｉ′Ｃの入力（・ｉ：子または出力端子に大きなパルス
を印加することｔこよって、相補型セルのｐチ（・ンネ
ル・トランジスタとｎチャンネル・１〜ランジスタとが
同口）にオフではなくなり、異状に大きな電流か電源か
ら流れ、入力パルスか演滅した後でも電源電流か流れ続
ける現象をいう。この現象か一定パルスを印加するとラ
ッチアップか生ずるかを示ずのがラッヂアップ耐ｍであ
り、ラッチアップ耐量の大きざが、どの程度であるか（
ユｌ　Ｑの品質の良し悪しの手習な基準となる。

ＩＣの入力端子または出力端子に印加するパルスには、
電圧パルスで印加する方法と、電流パルスで印加する方
法とがあるが、本発明（ｃＬ電圧パルスによる電圧ラッ
チアップ法を採用した装置に関する。

［従来の技術］ 従来のラッチアップ耐ヱ測定について第６図に示し、説
明する。

１０は被測定用の０ＭＯ３ＩＣでおり、グランド（・）
子１］、電源端子１２、入力端子または出力端子１３を
イｊしている。２０は、たとえば、１０００ＰＦの静電
容量をもつコンアン１ノ２１、高電圧のパルス電源十ｖ
Ｐからコンデン１Ｊ２１に光電覆−るための高い抵抗値
を４１づる抵抗２２と、たとえば水銀リレーであるスイ
ッチ２３を含む放電パルスを発生りるパルス発生部であ
る。３０は、定電圧電源４０、たとえば１００μＦ程度
の＝Ｊンデンリ３１、電圧へｆ　３２、電流リミッタ３
３、電流ｒｉｉ′Ｃある電流検出器５０を会む電流検出
器イ・１電源手段で６５る。矢印′ｌ　４　によび１５
は、それぞれ、放電パルス、ｄ３よび、電源電流をあら
れす。

いよ定電圧電源４０の電圧を１０Ｖとし、パルス発生部
２０のパルス電源十Ｖ、をたとえば、７０Ｖとして光電
した後に、スイッチ２３を放電側に切り換えてｔ）電源
電流１５は検出されない。

つぎにパルレス電源十Ｐを７５Ｖとしてスイッチ２３を
切り換えても電源電流１５は同様に検出されイ＾い。同
様にして、パルス電源−＋−ＶＰの電圧を上げていくと
、たとえば、１５０ｖの必たりて急激に電源電流か流れ
、電流検出器５０の指針が大きく振れる。これはパルス
電源十ＶＰが１５０Ｖの値、すなわら、放電パルスのピ
ーク電圧が１５０Ｖに達したとぎラッチアップか生じた
ことを示すものである。

しかし、このラッチアップの発住によって電流検出器５
００′）指針が大きく振れたときには、Ｃ〜１ｏｓｒｃ
はすてに破壊されてしまっている。従来の賃首では、電
流検出器５０としてＡＤ変換器によるディジタル電流ｆ
ｉｌを用いたものかあるが、被測定物である０ＭＯ３！
（５がラッチアップによって破壊されてしまうという点
ては指針のついたメータと同様であった。第６図におい
てはコンデンサ゛３１は電流検出器付電源手段３０に内
蔵している場合を説明したが、このコンデンサ３１が外
付されることもあり、このコンデンサ３１を接続する位
置、たとえば０ＭＯ３ｒ６１ｏの電源端子１２の付近に
接続したり、あるいは、電流倹出器付電源手段３０に近
い部分に接続したりすると、このコンデンυ３１と電源
端子１２との間のリード線の長さおよび、コンデンサ３
１のグランド側端子と、０ＭＯ３ＩＣ１０のグランド端
子１１との間のリード線の長さによっても、ラッチアッ
プを発生させるための放電パルスのピーク電圧に差異を
生じていた。

ＣＭＯＳＩＣ（アイシー）の自動測定システムは第５図
に示すようになっており、コンピュータ（以下、ＣＰＵ
という。）制御かなされている。

第５図において、被測定物である０ＭＯ３ＩＣ１０の多
くの端子に測定装置を接続し、切換えていくためにリレ
ーマトリックス部１６か使用されている。端子数か多く
なると、このリレーマトリックス部１６の浮遊容ωが大
ぎくなる場合があり、パルス発生部２０に内蔵された充
電用コンデンサ″２１の静電容量（１００〜１０００Ｐ
Ｆ）の値に対しても無視できず、パルス電源十ＶＰの値
よりもかなり放電パルスのピーク電圧が下ってしまうこ
とかあり、このような場合には、その降下分をＣＰ　Ｕ
で計等し、ハス１９でパルス発生部２０に指示して、そ
の下降弁だけパルス電源＋ＶＰの値を高り９２定するこ
とにより、所定の放電パルスのピーク電圧を冑でいた。

第５図において、１７は、たとえば電圧電流曲線測定部
でおり、ラッチアップ耐力測定以外の測定も同時に行う
ための測定器である。アイソレータ１８は、ＣＰＵとの
間のバス１９に外部ノイズが入るのを防止するためのも
のて必る。

［発明か解決しようとする問題点］ ラッチ７ツブ耐量を測定すると、ラッチアップ発生の判
断がなされたときには、すでに被測定物が破壊されてお
り、したがって全数テストをすることができず、統３１
的データ処理などによっていたから、ロツ（〜の中にわ
ずかの数量のラッチアップ耐量の不足するＣＭＯ８ｒ（
５か含まれていても完全に検出することはできなかった
。

電流検出器の応答速度が遅いため、たとえば、数１０ｍ
５以下のラッチアップか発生したときの過渡的電流につ
いでは全く検出されず、ラッチアップが発生してからし
ばらくして電源電流１５が一定値に安定してからの電流
値を測定していたから、０ＭＯ３ｆｃｌｏの周辺のリー
ド線の長短によるものや、コンデンサ３１の接続個所や
高周波特性などの過渡的電流変化に対する検出は十分で
はなく、そのために測定誤差（ばらつき）が大きかった
。

また、ラッチアップ発生前に放電パルスの印加によって
絶縁不良または絶縁破壊をしてしまうｒ’　（５−ｂ　
おり、これらをラッチアップによる劣化または破壊と区
別することかできなかった。

［問題点を解決するだめの手段」 ＣＭＯＳＩＣ（アイシー）のラッチアップはその入力端
子、または出力端子に一定値以モのピーク値をもつパル
スを印加づることによって発生し、相補型セルのｐヂャ
ンネル・トランジスタとｎｆｖンネル・ｌ・ランジスタ
とが同時にオフではなくなり、異状な電流が流れ始め、
印加パルスが消滅した後でも電源電流か流れ続ける現象
である。

ところが、ラッチアップの初期におりる異常な電流の流
れる。鋒過を訂釧にみると、第４図ＩＪ示すようになっ
ている。

第４図の（ａ＞は０ＭＯ３ｌ６１ｏの電源端子１２の電
圧波形、（ｂ）は電源端子１２／＼流れる電源電流１５
（第６図）の波形を、電流プローブににり電源端子１２
の近傍でピックアップして、シンク臼スコープで腹側し
た波形の一例を、それぞれスケッチしたしのでおる。

ここで、定電圧電源４０（第６図）の電ｙ丁は１０■に
設定してあり、放電パルス１４のピーク値を徐々に大き
くしていくと、約１　！ｌ＞　ＯＶで電源電流１５は急
激に人さ４ｆビーク電流（７５０ｒＴＩＡ＞をもって流
れる。このピーク電流は１，５ｒｎ３程度の短期間でお
る。しかし、その後の電流値は第４図（ｂ）の実線で示
したごとくＯとなるが、または点線で示したかなり大き
な直流電流値（（ｂ）では３５０ｍＡ　＞に落着くか（
，１、電流検出器付電源手段３０（第６図）のへ２定条
件によって定まる。

すなわら、電流リミッタ３３（第６図）を、たとえば、
１２０ｍＡに設定して放電パルス１４を印ＪＪＩすると
、第４図（ｂ）の実線で示すように太キ’；ＪＮヒ’）
ヲもつ電ｍ？Ｑ流１５Ｃ，ｉ、１　、５ｒｉ）Ｓ程度で
急にＯになってしまう。この電源電流１５かＯに４ｃる
ことによって、第４図（ａ　）に示す０ＭＯ３ＩＣ１０
の電源端子］２の電圧は６ＶからふＬこＬこび１０Ｖに
回復する。一般には、この状態は何［ａでも繰り返し行
なうことか可能で、正常なＣ〜１０３　　’面１ｏなら
ば破１゛詫れることはない。

どころが、電流リミッタ３３のリミツ１〜値を大きくし
てしこの状態は続くが、たとえば３５０ＦＴ）△（臨界
電流）になると、急（こ第４図（ｂ）の点線で示すよう
に直流電流が流れてしよい、○にもどることはなくへる
。口の状態で（ま０ＭＯ３ｌ’（５１０は破壊されてし
まう。

ところが、従来の装置においては電流検出器）５０が指
示計てあったり、デジタル電流計であったため、第４図
（ｂ）の実線で示すようなパルス仄の電流をとらえるこ
とはなく、点１腺で示した直流電流をとらえていたため
に、また、かりにとらえたとしてしａ１０ｍ３以上の検
出時間がかかつてしまうために、０ＭＯ３ＩＣ１０は破
壊されてしまっていた。

本発明はこの点に着眼し、電流検出器５０としては−Ｆ
分に高速なものを用い、電流検出器付電源手段からの定
常電流の供給能力を臨界電流（第４図（ｂ）では３５０
ｍＡ）以下となるように設定した。

さらに、放電パルスの印加によって、絶縁不良または絶
縁破壊をしてしまうＩＣをラッチアップによる劣化と区
別するために、放電パルスの印加後に、ラッチアップが
生じなくとし電圧電流曲線を測定し、初期の曲線と比較
することによって不良のＩＣを検出するようにした。

［作用］ これによつ−て、放電パルスのピーク値を徐々に増大せ
しめて、ある点で急激に増大した電源電流のピーク値を
とらえて、そのときの放電パルスのピーク値からラッチ
アップ耐量を測定することとし、ＣＭＯ８ＩＣを全く破
壊することなく測定することを可能にしたものである。

また、放電パルスのピーク値の増大過程で、ラッチアッ
プは生じていないが電圧電流曲線が初期のものとは異な
るものとなっていた場合には以後の試験を中止し、不良
品として処１！Ｐするもの、である。

［実施例］ 本発明の一実施例を第１図に示し、以下に説明する。

第１図にｊ３いて第５図Ｊ３よび第０図にλＪＩ、ｉｘ
副ろしのについて（ま同じ番号をト１した。

ここ′Ｃ１′目４１マーｆクロブ１」セツリ４にどのＩ
’ｌｌ剪１）ｊ夾能をイーミリ−る（Ｊ）Ｕて、アイソ
レータ］８を介しく、バス］９〕によって他の構成安素
を１制御し、１ハ易のやりとりを行なう。５はリレー駆
動部で、ＣＰ　Ｕ］からの指示にしとづいて多くのリレ
ーを駆動づるにめの信局をリレー駆動線６を介して送出
づろ。

電圧電流曲線測定部１７は、被測定物である０ＭＯ３Ｉ
Ｃ１０の静１ｈ１生をＣＰＵ１からの指示にもとついて
電圧電流曲線として測定づるしので゛あり、公知のもの
Ｃ必る。２９は高電圧発生器で、第６図のパルス発生部
２０に含まれるパルス電源＋Ｖ、をＣＰＵ１からの指示
によって発生づるちのである。３０は、被測定物である
０ＭＯ３ＩＣ１０を破壊リレることなくラッチアップ耐
量を測定するための、パルス状の電源電流１５（第４図
（ｂ））のピーク値を検出することのできる電流検出器
付電源手段である。この電流検出器イ」電源手段３０は
本願出願人が先に出願（１４１願昭〔５Ｏ−０４８３８
７）したちのであり、その詳細については後述する。６
０は出力リレ一部でおり、リレーで必るスイッチ６１ａ
、ｂ、５２ａ、ｂ、（３３ａ、ｂ、５４ａ、ｂを含んで
いる。、１６八〜１６Ｎはそれぞれリレー・７１〜リツ
クス・カー　トて゛、多くのリレーでおるスイッチ２３
ａ−ｄ、２４、およびリレーＭＹ：１６０ａ−ｄに含ま
れるスイッチ１６１ａ〜ｄ、１６２ａ〜ｄ、１６３ａ〜
ｄ、１５４ａ−ｄおよび抵抗１６５ａ〜ｄ、１６６ａ〜
ｄと、リレーテあるスイッチ１６７ａ、ｂ、１６８と、
抵抗２２とコンデンυ２１ａ−ｄをそれぞれ含んでいる
。

出力リレ一部６０とリレー・７トリツクス・カード１６
Ａ〜１６ＮにＳまれるリレーはリレー駆動部５からリレ
ー駆動線６を介して駆動される。

ＣＭＯＳＩＣＣ１０のグランド娼）子１１と電源端子１
２とはスイッチ６３ａ、ｂＪ３Ｊ、び６４ａ。

ｂを介して、電圧電流曲線測定部１７または電流検出器
付電源手段３０のいずれかが接続される。

ＣＭＯ３］Ｃ１０の入力端子または出力端子でよ）る１
３Ａａ〜１３△ｄ　−−１３Ｎ　ａ　〜１　Ｊ　Ｎｄ（
以下、単に入出力端子１３という）は、たと１・えぽ１
２０ビンあり、入力端子または出力端子１３Ａａ〜１３
Ａｄの４端子はリレー・７トリツクス・カード１６Ａに
接続され、以下同様にして入力端子または出力端子１３
Ｎａ〜１３Ｎｄはリレー・マトリックス・カード１６Ｎ
に接続されている。このリレー・マトリックス・カード
１６八〜Ｎは、たとえば３０枚のプリント基板から構成
されている。

リレー・マトリックス・カード１６八〜Ｎの動作は［υ
じであるから、そのうり、１６△について説明する。

出力リレ一部６０のスイッチ５１ａ、ｂおよび５２ａ、
ｂにより、リレー・７１〜ワツクス・カート１６Ａには
、高電圧発生器２９または電圧電流曲線部１７が接続さ
れる。

スイッチ６１ａ、ｂかオンとなって、高電圧発生器２９
が選択された場合は、スイッチ２４，１６７ｂ、１６８
およびスイッチ２３ａ〜ｄのうりのいずれかかオンとな
る。］ンデンリ２１ａ、ｂ。

ｃ、ｄは、それぞれ、たとえば、１００Ｐ「、２００Ｐ
Ｆ、４００ＰＦ、１０００ＰＦの容量を首し、たとえば
１０ＭΩの抵抗２２を通しで高電圧発生器２９からの高
電圧が充電される。覆るとスイッチ２４が一オフとなり
、スイッチ１６１ａまたは１６２ａのいずれかがオンと
なって、１氏抗１６５ａ（たとえば、ＯΩ）または１６
６ａ（たとえば、１．アイシー）にΩ）を通して、］ン
デン］ノ２１ａ〜ｄのいずれかに充電された１高電斤は
入力端子または出力端子１３Ａａに印加され（この印ｈ
［」電Ｖｉを放電パルスという）、放電される。

入出力端子１３に放電パルスが印加される場合には、Ｃ
ＭＯＳＩＣＣ１０のグランド端子１１および電源端子１
２には、電流検出器付電源手段３０が接続されており、
微小な電源電流が流れているが、放電パルスの印加によ
って、ラッチアップを生ずる場合には、第４図（ｂ）に
示すような大きなパルス状の電流が流れ、その瞬時値が
電流検出器イー１電源手段３０で検出されて、そのデー
タはＣＰ　Ｕ　１に送られる。

以−トにＪ３いて、コンデンリ２１ａ〜ｄを）六ぷこと
により、放電パルスの放電の１．１定数８選択すること
かでき、抵抗１６５ａ、１６６ａを）パふことにより、
放電パルスの電流を制限することかでさ−る。

スイッチ５２ａ、ｂがオンとなって電■電流曲の静特性
を電圧電流曲線によって測定する場合には、リレー・マ
トリック・カード１６Ａのすべてのスイッチがオフとな
っている状態から、スイッチ１６７ａ、ｂ、１６３ａか
オンになると入力端子または出力端子１３Ａａの°電圧
電流曲線か測定され、そのデータは電圧電流曲線測定部
１７からＣＰＵ１に送られる。入力端子または出力端子
１３Ａａを接地する場合には、スイッチ１６８および１
６４ａをオンにする。

リレー３１’１６０ｂ〜１６０ｄら１６０ａと同（、贅
に動作り−る。

つぎに電流検出器付電源手段３０の（１１１成の訂’ｔ
ｉｌｌを第２Ａ〜Ｃ図に示し説明１Ｊる。

第２Ａ図において、３９はＣＰＵ１０からハス１９によ
って指示されたデジタル・データにもとづき一定のアナ
ログ電圧を発生ずるＤ　Ａコンバータ、４０は、負荷に
対して限定された一定の電流供給容量をｂつオペレーシ
ョナルアンプ４１と利Ｉ７　設定用の抵抗４３．４４、
たとえば１００μＦ程度の静電容量４２を含み、ＤＡコ
ンバータ３９からの電圧にもとづき所定の電圧を出力す
る定電圧電源である。３８は、定電圧電源４０の出力電
流を被測定物であるＣＭＯ３ｒｃｌ：１０の電源端子１
２に供給し検出するために、オペレーショナルアンプ４
１の出力端子と、抵抗４４の一端との間に接続された、
たとえば、１Ωの抵抗値を有する電流検出用抵抗（電流
取り出し手段）でおる。

５０は、オペレーショナルアンプ５１と抵抗５６〜５９
からなる所定の刊１ｑを有する差動増幅器と、そのアナ
ログ出力を各種の値の参照電圧ｖａ・〜Ｖ。とを比較す
るための複数の＝１ンパレータ５２ａ〜５２ｅと、これ
ら各コンパレークの出力を検知し−Ｃ，けツ１〜して、
ラッチし、リレット信号によってりＰツ１〜されるフリ
ップノロツブ５３３ａ・〜５３ｅと、そのラッチされた
内容を符号化してバス１９にてＣＰＵに送出するための
符号器５４とを含む電流検出器である。

ＣＰＵ１からの指示にもとづきＤΔコンバータ３９が一
定の電圧を発生すると、ぞの電圧に−しとづく電圧が定
電圧電源４０から０ＭＯ３ＩＣ１０の電源端子１２に印
加される。この定電圧電源／ＩＯの定常的電流供給量は
臨界電流より°ｂ−１分小さな１１１ｊたとえば、１２
０ｍＡに制限されている。

しかし、瞬間的にはコンデンサ４２によって大電流を供
給できる。

ここにおいて、Ｃ，ＰＵｌからのデータにもとづき、パ
ルス発生部２０が電圧十ＶＰを設定して放電パルスを発
生するが、そのピーク値が小ざいときには電流検出用抵
抗３８の両端には電圧は発生せず、オペレーショナルア
ンプ５１を含む差動増幅器は出力を出さず、いずれのコ
ンパレータ５２ａ〜ｅ１およびフリップフロップ５３ａ
〜５３Ｃも動作ぜす、その情報は符号器５４を通してＣ
ＰＵ１に伝送される。ＣＰＵ１では、ざらに大ぎなピー
ク値を有する放電パルスを発生覆るように指示し、前述
の動作が繰り返される。

何回かの前述の動作によって、パルス状の電源電流１５
（第４図（ｂ））を生ずる。この電源電流１５のピーク
値は、電流検出用抵抗３８によって検出され、オペレー
ショナルアンプ５１を含む差動増幅器で増幅され、参照
電圧ｖａ−Ｖｅを印加されたコンパレータ５２ａ〜５２
ｅのうら差動増幅器の出力よりも低い参照電圧を印加さ
れているしのはそのコンパレータに接続されたフリップ
ノロツブを動作ｕしめてＴＪ号蒸器４を介してＣＰ、Ｕ
ｌに１云送し、ＣＰＵ１は、ラッチアップ″が／ｌ：す
る状態に電源電流１５のピーク値か達していると判断し
た場合には、前述の動作を停止し、この最後の放電パル
スのピーク値にしとづき、ラッヂアップ耐量を得る。

本装置か第１図に示すようにリレー・７１〜リツクス・
カード１Ｇを介してＣ〜ｔｏｓ　　ｓｃ５＋ｏに接続さ
れている場合には、ＣＰ　シＪ　１かラッチアップ耐量
）を検出７ると同１１、ｌにリレ−１１ト動部アイシー
）にハス１０にＪ、り信号を送り、Ｄ△コンバータ３９
、定電１１電源４０、電流検出器５０を含む電流検出器
アイシー イｑ電源手段３０と、０ＭＯ３ＩＣ１０の電源端；子１
２との間の接続を遮断する。電源電流１５（第２Ａ図お
よび第４図（ｂ））のピーク蛸検出後この遮断に至るま
での１１．１間は２〜３ｒｎ３程度であり、この程度の
遮断口、１間であれば、仮に定電圧源４０１ｆｉ臨界電
流以上の値の電流を供給するように設定されていたとし
ても、０ＭＯ３Ｉ　Ｃ１０は破壊されない。したがって
、この場合には、臨界電流以下に定常電流を設定するこ
とと、ラッチアップ耐ｍ測定後の速やかな遮断とによっ
て０ＭＯ３ＩＣ１０は破壊から二重に保護されることに
なる。

つぎに、定電圧電源４０の具体的実施例を第２Ｂ図に示
し説明する。

第２Ｂ図において、４１１〜４１３はオペレーショナル
アンプ、４３１〜４３６は１氏抗、４５０は必要な電流
量を供給するためのエミッタ１ドロワやダーリントン接
続を含む電流ブースタおよび臨界電流以下に定常電流を
制限するための電流リミッタでおる。

オペレーショナルアンプ４１１は利得１の増幅器を構成
し、オペレーショナルアンプ４１２および抵抗／Ｉ３１
〜４３３は利（５？　１の反転増幅器を構成している。

オペレーショナルアンプ４１３および抵抗４３４〜４３
６はｎ倍の増幅器を構成している。したがって抵抗４３
５の値は抵抗４３６の値のｒ）−１分の１に８２定され
ている。ＣＰＬｌｌがらの指示により、スイッチ４６０
を切換えることによって、ＤＡコンバータ３９の出力電
圧の［）倍の同極性または逆極性の出力電圧を電源端子
３７に得ることができる。

つぎに、電流検出器５０の具体的実施例を第２Ｃ図に示
し説明する。

第２Ｃ図にＪ３いて、５１１〜５１３はオペレーショナ
ルアンプ、５６１〜５７０は抵抗、５５１Ｊ−３よび５
５２（はＣＰＵからの指示で電流検出抵抗３８からの）
言ｇの（か１１を切（灸える！こめのスイッチでおる。

オペレーショナルアンプ５１１は抵抗５６１〜５６４と
ともに利得１の差動増幅器をなしており、スイッチ５５
１側の入力信号に対しては反転出力か１１〕られる。オ
ペレーショナルアンプ５１２は抵抗５６５〜５６７とと
もに刊行が１０倍の反転増幅器を構成しており、オペレ
ーショナルアンプ５１３は抵抗５６８〜５７０とともに
１１７１０　！：”ｒの増幅器を構成しでいる。

したかつて、電流検出用抵抗３８が１Ωてあれば、ここ
に流れる電源電流１５の］Ｑｍ△につき、オペレーショ
ナルアンプｂ１３３の出力には、１Ｖを得ることかてさ
る。ここて、参照電圧Ｖａ〜Ｖ。をＣＰ　Ｕの指示に」
、つてＶａを最ち高い電圧に、以下順に低い電圧として
、Ｖｏを最し低い電圧に設定すれば、電源電流１５のピ
ーク値の範囲をとらえることが可能であり、このコンパ
レータとフリップフロップの組合せの数を増設づ−るな
らば電源電流１５のピーク値をより小さな範囲ごとにと
らえることか可１止となる。

以上の説明にＪ３いて、電流検出用抵抗３Ｂ（’２Ｅｉ
流取り出し手段）に代えて、ＣＭＯＳＩＣＣ１０の電源
端子１２に接続される線路を流れる電源電流１５の発生
するＲ工力線または磁界をとらえるための電流プローブ
を用いることら可能でおることは、以」この説明から明
らかでおろう。

つぎに、第１図に示した本発明に係わる装置の動作の流
れを第３Δ〜［〕図に示すフロー・チ１−−トにより説
明づる。

まずＣＰＵ１に、図示８れていないフッ・イルから、あ
るいは対話形式で、試験のためのパラメータをセットす
る（第３Ａ図、５６０１　）。ＣＭＯＳＩＣＣ１０の静
的補則特性を測定するために、その電圧電流曲線（Ｖ、
／Ｉ１４＞をｊｑる電圧電流曲線測定部１７をすべての
入出力端子１３に順次接続することによって測定する（
Ｓ６０２）。これによって電圧電流曲線を１７で、これ
から、直流ｉ乙１３ｔ−Ｊる各種のパラメータを知るこ
とかできる。

これを初期Ｖ、／Ｉ、、、測定といい、そのｔＵの各種
の試験に」ζっで得られるデータの阜（Ｖ−とりる。

′つさ゛に、Ｃ〜１０ｓ　　ＩＣ１０のグランｌ一端−
Ｔ−１１と電源・）Ｊ：子１２を小月−電流曲線部１７
に接続し、電源端子１２に流れる電源電流（１，Ｄ）を
測定する（３６０３＞。この電源電流（初期Ｉ９．）は
、その後の各種の試験の後に測定される電源電流の基準
となる。

電源電流（ＩＤＤ）が、ラッチアップか生じたことを￥
１１定するために設定したラップアップγ１ｊ定電流リ
ミツｌ〜値Ｉ　　（第４図（ｂ＞において、たＳ［Ｔ とえば６００ｒ口へ）を越えたか否かを判定し、越えた
場合は（Ｓ６０４　　ＹＥＳ）、ｆｓｔｒ”ｌ’より大
ぎな値に再設定して（３６０５）、電源電流の値を求め
る（Ｓ６０３＞。ｌ５Ｅ−ｒを越えない場合は、電流検
出器付電源手段３０をグランド端子１１と電源端子１２
の間に接続して、バイアス電源（電流検出器付電源手段
３０の電源〉をオンする（３６０６）。

放電パルスの印１ノ１１回故Ｎを１とし、被測定端子の
雷同８１（たとえば、入力端子また（ま出力端ｊ１１３
Ａａ）に設定ザる（３６０７）、。

放電パルス電圧Ｖ１１（高電■窪りｔｉ器２つ〕の出力
電圧て定まる〉を放電パルス電圧のスター１〜電１１−
■５ｒＡＲｒ　　（／ことえば、７０Ｖでぞの１掟にＶ
ｒ＋’：１冒ｕしめる）と１６ように高電圧発生器２９
に設定づる（第３Ｂ図、３６１１）。

そこでｈり化パルスを印加しく３６１２）　、ラッヂア
ツプ発牛の４１無を判断する（Ｓ６１３）、ラッチアッ
プの発生かな（プれば（３６１３ＮＯ）、放電パルスの
印加回数Ｎに１を加昏して設定復る（Ｓ６１４　＞。そ
の設定された放電パルスの印加回数Ｎは、必らかしめ定
められた放電パルスの最大印加回数ＮＨＡＸと比較され
る（３６１５）。

ＮがＮＦＩＡＸに達していない場合には（３６１５ＮＯ
）、再度、放電パルスを印１ノＤしく５６１２＞、ラッ
チアップの判定をする（３６１３）。

放電パルスの印加回数ＮがＮＨＡＸに達している場合に
は（Ｓ６１５　　ＹＥＳ）　、バイアス電源をオフする
（Ｓ６１６）。そこで１ＪＩｉ電パルスの印加によって
、いま測定の対中となっているＣＭＯ３ｌｄ１０の入出
力端子１３の電圧電流曲線（Ｖ、　、’　Ｉ　、　）　
ノ測定’Ｆｅ行１；；イ（Ｓ　６１７　＞　、初１！Ｉ
ｊＶ１／ＩＦ、（Ｓ６０２＞の測定値と比較する（３６
１８）。これを以下端子劣化測定という。端ｆ劣化測定
の結果が、初期Ｖ、／・川Ｆ１の測定値から変化がない
１易合は、端子劣化なしと判断される（Ｓ６１ε３　　
Ｎｏ）。一定以上の変化がある場合には端子劣化ありと
判断される（３６１８　ＹＥＳ＞。

−、；”、Ｆ劣イヒなＬ　ドア１１断ｃＴｈｔｌると（
３６１８Ｎｏ）、放電パルス電圧Ｖ＋＋’ｒ一定１直ｖ
３　（たとえば５Ｖ）だ（リステップアップする（３６
２０）。

そこてバイアス電源をオンして（Ｓ６２１）、ＶＨがあ
らかじめ定めた放電パルスの最大印加電圧ＶＨＡＸ（た
とえば、２００Ｖ）に達したか否かを判断する（３６２
２）。放電パルス電圧Ｖ　Ｈが設定された最大印加電圧
Ｖ　）ＩＡＸ以下である場合には（３６２２Ｎｏ）　、
そのｖ＋＋の放電パルスを印加する（３６１２）。ＶＨ
がＶい、に達すると（Ｓ６２２　　ＹＦＳ）、バイアス
電源をオフする（３６２３）。ずなわら、■　は、ＶＳ
ＴＡＲ□　（た［１ とえば７０Ｖ）の値から出発して（Ｓ６１１．５６１２
）、ラッチアップおよび端子劣化測定をしく８６１３〜
６１８）　、異状がなければ■１１を■、（たとえば、
５Ｖンだけステップアップすることを（Ｓ６２０〜６２
２）＜Ｖ）返し、ＶＨがＶ）ＩＡＸ　　（たとえば２０
０ｖ）に達するまで続行される。

端子劣化測定（第３Ｂ図、３６１７）の結果、端子劣化
部りと判断された場合は（Ｓ６１８　　ＹＥＳ）　、そ
の測定データを格納しく５６１９）、出力すべきデータ
を処理して（第３Ｃ図、５６３３〉、試験を終了する。

そこで、再び０ＭＯ３ＩＣ１０の電源電流（１，、）を
測定する（第３Ｃ図、５６３１）。

その測定値を初期１．、（５６０３で測定）と比較し、
変化のイｊ無を１１１断ザる（３６３２）。初期’ＤＤ
と比較した結果差異が五２められると、正常でハ／’、
ｚ　イト’ｔ”ＩＩ’Ｊ７ｃ　ＦＬ　Ｔ　（Ｓ　６３２
　　Ｎ　Ｏ＞　、ソ’ｌ）出力データは迅埋されて（Ｓ
６３３）、試験は終了τｊろ、１ 放電パルスの印加て（第３１３図、３６１２＞、ラッチ
アップか発生づると（３６１３ＹＥＳ）、ハ（７ス’ｊ
ｌ源”、４Ｔ／Ｌ（第３［）図、５６４１）、電１］■
ン（１流曲線（Ｖ、、”ＩＭ）の測定を（”ｉい（Ｓ６
４２）、ラッチアップを牛した端ｒの面持１１か劣化し
ているか否かを判定する（３６４３）。

その結果劣化なしと九２ると（３６４３Ｎｏ＞、そのデ
ータを格納しく３６４４）、測定すべき端子の番号をＰ
　−＋−１とする（たとえば、入出力娼：子１３△ａか
ら１３Ｂａにする）。

端子番号Ｐが、最大端子数ＰＨＡＸに達すると（３６４
６ＹＥＳ＞、電源電流（１，Ｄ）を測定しく３６４８）
、それを初期Ｉ、、（Ｓ６０３て測定）と比較し変化が
なければ正常と判断し、変化か認められれば正常でない
と判断する（３６４９）正常と判断された場合は（Ｓ６
４９　　ＹＥＳ）、そのデータを格納しく３６５０）　
、出力すべきデータを追埋して（第３Ｃ図、５６３３）
、試験を終了する。

端子番号Ｐが最大端子数ＰＦＩＡＸに達していないとき
には（第３Ｄ図、３６４６　　Ｎｏ＞、バイアス電源を
オンにして（３６４７）、放電パルス電圧Ｖ１１を放電
パルスのスタート電圧Ｖ３□へＲＴにして（第３Ｂ図、
３６１１　）　、その後の測定が行われる。

ＶＦ／Ｉ、測定が行われて（第３Ｄ図、３６４２）、端
子劣化ありと判断されると（３６４，３ＹＥＳ）　、出
力すべきデータを処理して（第３Ｃ図、５６３３）　、
試験を終了覆る。

電源電流（Ｉ、、）を測定しく第３Ｄ図、３６４８）そ
のデータを初期ＩＤＤ（第３Ａ図、３６０３で測定）と
比較し正常でないと判断されると（第３Ｄ図、３６４９
　　Ｎｏ＞、出力すべきデータを処理して（第３Ｃ図、
５６３３）試験を終了する。

電源電流（Ｉ、０）を測定しく第３Ｃ図、３６３１）初
期ＩＤＤと比較して正常であると判断されると（３６３
２ＹＥＳ）、その測定データを格納しく第３Ｄ図、５６
４４）、つぎの端子の試験に入る（Ｓ６４５）。

以上に説明したように、ラッチアップ測定と、Ｖ　　／
Ｉ　　測定と、ＩＤ［）測定を組合せることによ［ト１ って、０ＭＯ３ＩＣ１０の不良の原囚を正確に検出する
ことができる。

たとえば、放電パルスを印加して（第３　Ｂ　図、３６
１２）　、ラッチアップを生じない場合（３６１３ＮＯ
＞、０ＭＯ８ＩＣ１０の静特性をＶ、／ＩＮ測定ニｅ）
：　９７行い初期Ｖ　Ｆ　／　Ｉ　Ｈ１！■性と比較し
て端子劣化の有無を判断するから（３６１８）、良品で
あってラッチアップを生じなかつた場合には、端子劣化
は認められない（３６１８Ｎｏ＞。それにス・１し、放
電パルスの印加によって（３６１２）、０ＭＯ３ＩＣ１
０の内部に、たとえば断線か生じた場合は、ラッチアッ
プは生じないが（３６１３ＮＯ＞、端子劣化が認められ
るから（Ｓ６１８　　ＹＥＳ）、不良原因が明確に区別
される。

放電パルスの印加で（Ｓ６１２＞、ラッチアップを生じ
たと判断された場合（Ｓ６１３　　ＹＥＳ）、０ＭＯ３
ＩＣ１０の内部の欠陥のためにｙｊｊ庁ｔ１したので必
ればＶ　　／Ｉ　　測定（第３Ｄ図、８６Ｆ　　　　　
Ｍ ４２）によって、端子劣化ありと判断されるから（Ｓ６
４３　　ＹＥＳ）、不良原因か明６′「になる。

本装置は、ラッチアップによっては破壊は生じないしの
でおるから、このように不良原因を明確に検出し測定刃
ることができる。

とくに、静電耐力（ＩＣ内部の静電耐圧）とラッチアッ
プを生ずる放電パルスの電圧（ラッチアップ耐力）とか
近１以している場合にし、明ｆｉ’ｆｆに区別すること
かできる。

また１つの端子の測定の終りで、および全端子の測定の
終りで電源電流（１，、）を測定しく第３Ｃ図、５６３
１、および第３Ｄ図、３６４８）、初期ＩＤＤと比較す
ることによって（第３Ｃ図、５６３２、および第３Ｄ図
、５６４９）、ＣＭＯＳＩＣＣ１０仝体の異状を検出す
るから、信頼性の高い試験が可能となる。

［発明の効果］ 以上の説明から明らかなように、本発明によればＣＭＯ
ＳＩＣ（アイシー）のラッチアップ耐量を非破壊で測定
することができるものであり、ＣＭＯＳＩＣ（アイシー
）の欠陥によって試験の途中で破壊されるものがあって
も、その原囚を明確にして検出することができるしので
あり、ＣＭＯＳＩＣ（アイシー）の製品を全数検査して
８荷することをも可能とするもので、０ＭＯ３ＩＣが超
ＬＳＩの主要な位埴を占める今日、その品質向上に及ぼ
す影響は極めて大ぎい。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路構成図、第２Ａ、
Ｂ、Ｃ図は本発明に用いられる電流検出器付電源手段の
具体的実施例を示す図、第３Ａ。 Ｂ、Ｃ，Ｄ図は第１図に示す装置の動作の流れを説明す
るためのフローチャート、第４図はラッチアップを説明
するための波形図、第５図はＣＭＯＳＩＣ（アイシー）
の測定システムの従来例を示す図、第６図は従来のラッ
チアップ測定原理を説明するための図である。 １・・・ＣＰ　ｔＪ　　　　　　　　５・・・リレー駆
動部６・・・リレー駆動ｔＱ　　　　１０・・・（Ｊ−
１０３ＩＣ１１１・・・グランド端子　　１２・・・電
源端子１３・・・入力端子または出力端子 １４・・・放電パルス　　　１５・・・電源電流１６・
・・リレーマトリックス部 １６Ａ−Ｎ・・・リレー・マトリックス・カート１７・
・・電圧電流曲線測定部 １９・・・バス　　　　　　２０・・・パルス発生部２
９・・・高電圧発生器 ３０・・・電流検出器付゛５ｈ源手段 ３３・・・電流リミッタ　　３７・・・電源端子３８・
・・電流検出用抵抗　３９・・・ＤＡＩンバータ４０・
・・定電圧電源　　　５０・・・電流検出器５２・・・
二」ンパレータ　　５３・・・ノリツブフロップ５４・
・・符号器　　　　　６０・・・出力リレ一部。

Claims (5)

【特許請求の範囲】
1. （１）被測定ＣＭＯＳ　ＩＣ（アイシー）にラッチアッ
   プを起させるためにその入力端子または出力端子に振幅
   可変のパルスを印加するためのパルス発生手段と、前記
   ラッチアップ発生時に前記ＣＭＯＳ　ＩＣ（アイシー）
   に定常電流を流す状態とする最小電流である臨界電流よ
   りも小さな定常電流に制限するための電流リミッタと、
   瞬時に大電流を供給するためのコンデンサとを含む前記
   ＣＭＯＳ　ＩＣ（アイシー）の電源端子とグランド端子
   間に電源電流を供給するための定電圧手段と、前記電源
   電流を取り出すための電流取り出し手段と、前記電流取
   り出し手段の出力を増幅し前記電源電流のピーク値を検
   出する電流検出手段と、前記ＣＭＯＳ　ＩＣ（アイシー
   ）の電源端子に流れる静的電源電流と、前記入力端子ま
   たは出力端子の静的電圧電流曲線とを測定するための電
   圧電流曲線測定手段とを含み、測定に先立ち、前記電圧
   電流曲線測定手段によって、前記ＣＭＯＳ　ＩＣ（アイ
   シー）の初期静的電源電流と初期静的電圧電流曲線とを
   測定し、そののちに、前記パルス発生手段のパルスの振
   幅を所定回数のパルス発生ごとに大きくせしめて、前記
   電流検出手段がラッチアップの発生を検出するべく前記
   パルスの振幅の増大を続けることにより、ＣＭＯＳ　Ｉ
   Ｃ（アイシー）のラッチアップ耐量を測定し、前記ラッ
   チアップ耐量の測定の過程において前記電圧電流曲線測
   定手段によって静的電源電流と静的電圧電流曲線とを測
   定し、この静的電源電流と静的電圧電流曲線とを、前記
   初期静的電源電流と前記初期静的電圧電流とを比較する
   ことにより、前記ＣＭＯＳ　ＩＣ（アイシー）の良否を
   判断することを特徴とする集積回路測定装置。
2. （２）前記電流取り出し手段が、十分に低い抵抗値を有
   する抵抗である特許請求の範囲第１項記載の集積回路測
   定装置。
3. （３）前記電流取り出し手段が磁気結合により前記電源
   電流を取り出すものである特許請求の範囲第１項記載の
   集積回路測定装置。
4. （４）前記電流検出手段が、増幅器と、その増幅器の出
   力を一方の端子に、複数の異なった参照電圧を他方の端
   子に印加された複数のコンパレータとを含む特許請求の
   範囲第１項記載の集積回路測定装置。
5. （５）前記定電圧手段が、前記電流検出手段がラッチア
   ップを検出したとき、ただちに前記電源電流を切断する
   ものである特許請求の範囲第１項記載の集積回路測定装
   置。