JPS6273170A - 集積回路測定装置 - Google Patents
集積回路測定装置Info
- Publication number
- JPS6273170A JPS6273170A JP60214344A JP21434485A JPS6273170A JP S6273170 A JPS6273170 A JP S6273170A JP 60214344 A JP60214344 A JP 60214344A JP 21434485 A JP21434485 A JP 21434485A JP S6273170 A JPS6273170 A JP S6273170A
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- voltage
- latch
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はCMOSIC(アイシー)の測定装置に関する
。
。
とくにCMOSIC(アイシー)の非破壊ラッチアップ
耐吊および市圧電流曲、腺を自動測定するための試験装
置に関する。
耐吊および市圧電流曲、腺を自動測定するための試験装
置に関する。
ここでCMOSIC(アイシー)のラッチアップとは、
I′Cの入力(・i:子または出力端子に大きなパルス
を印加することtこよって、相補型セルのpチ(・ンネ
ル・トランジスタとnチャンネル・1〜ランジスタとが
同口)にオフではなくなり、異状に大きな電流か電源か
ら流れ、入力パルスか演滅した後でも電源電流か流れ続
ける現象をいう。この現象か一定パルスを印加するとラ
ッチアップか生ずるかを示ずのがラッヂアップ耐mであ
り、ラッチアップ耐量の大きざが、どの程度であるか(
ユl Qの品質の良し悪しの手習な基準となる。
I′Cの入力(・i:子または出力端子に大きなパルス
を印加することtこよって、相補型セルのpチ(・ンネ
ル・トランジスタとnチャンネル・1〜ランジスタとが
同口)にオフではなくなり、異状に大きな電流か電源か
ら流れ、入力パルスか演滅した後でも電源電流か流れ続
ける現象をいう。この現象か一定パルスを印加するとラ
ッチアップか生ずるかを示ずのがラッヂアップ耐mであ
り、ラッチアップ耐量の大きざが、どの程度であるか(
ユl Qの品質の良し悪しの手習な基準となる。
ICの入力端子または出力端子に印加するパルスには、
電圧パルスで印加する方法と、電流パルスで印加する方
法とがあるが、本発明(cL電圧パルスによる電圧ラッ
チアップ法を採用した装置に関する。
電圧パルスで印加する方法と、電流パルスで印加する方
法とがあるが、本発明(cL電圧パルスによる電圧ラッ
チアップ法を採用した装置に関する。
[従来の技術]
従来のラッチアップ耐ヱ測定について第6図に示し、説
明する。
明する。
10は被測定用の0MO3ICでおり、グランド(・)
子1]、電源端子12、入力端子または出力端子13を
イjしている。20は、たとえば、1000PFの静電
容量をもつコンアン1ノ21、高電圧のパルス電源十v
Pからコンデン1J21に光電覆−るための高い抵抗値
を41づる抵抗22と、たとえば水銀リレーであるスイ
ッチ23を含む放電パルスを発生りるパルス発生部であ
る。30は、定電圧電源40、たとえば100μF程度
の=Jンデンリ31、電圧へf 32、電流リミッタ3
3、電流rii′Cある電流検出器50を会む電流検出
器イ・1電源手段で65る。矢印′l 4 によび15
は、それぞれ、放電パルス、d3よび、電源電流をあら
れす。
子1]、電源端子12、入力端子または出力端子13を
イjしている。20は、たとえば、1000PFの静電
容量をもつコンアン1ノ21、高電圧のパルス電源十v
Pからコンデン1J21に光電覆−るための高い抵抗値
を41づる抵抗22と、たとえば水銀リレーであるスイ
ッチ23を含む放電パルスを発生りるパルス発生部であ
る。30は、定電圧電源40、たとえば100μF程度
の=Jンデンリ31、電圧へf 32、電流リミッタ3
3、電流rii′Cある電流検出器50を会む電流検出
器イ・1電源手段で65る。矢印′l 4 によび15
は、それぞれ、放電パルス、d3よび、電源電流をあら
れす。
いよ定電圧電源40の電圧を10Vとし、パルス発生部
20のパルス電源十V、をたとえば、70Vとして光電
した後に、スイッチ23を放電側に切り換えてt)電源
電流15は検出されない。
20のパルス電源十V、をたとえば、70Vとして光電
した後に、スイッチ23を放電側に切り換えてt)電源
電流15は検出されない。
つぎにパルレス電源十Pを75Vとしてスイッチ23を
切り換えても電源電流15は同様に検出されイ^い。同
様にして、パルス電源−+−VPの電圧を上げていくと
、たとえば、150vの必たりて急激に電源電流か流れ
、電流検出器50の指針が大きく振れる。これはパルス
電源十VPが150Vの値、すなわら、放電パルスのピ
ーク電圧が150Vに達したとぎラッチアップか生じた
ことを示すものである。
切り換えても電源電流15は同様に検出されイ^い。同
様にして、パルス電源−+−VPの電圧を上げていくと
、たとえば、150vの必たりて急激に電源電流か流れ
、電流検出器50の指針が大きく振れる。これはパルス
電源十VPが150Vの値、すなわら、放電パルスのピ
ーク電圧が150Vに達したとぎラッチアップか生じた
ことを示すものである。
しかし、このラッチアップの発住によって電流検出器5
00′)指針が大きく振れたときには、C〜1osrc
はすてに破壊されてしまっている。従来の賃首では、電
流検出器50としてAD変換器によるディジタル電流f
ilを用いたものかあるが、被測定物である0MO3!
(5がラッチアップによって破壊されてしまうという点
ては指針のついたメータと同様であった。第6図におい
てはコンデンサ゛31は電流検出器付電源手段30に内
蔵している場合を説明したが、このコンデンサ31が外
付されることもあり、このコンデンサ31を接続する位
置、たとえば0MO3r61oの電源端子12の付近に
接続したり、あるいは、電流倹出器付電源手段30に近
い部分に接続したりすると、このコンデンυ31と電源
端子12との間のリード線の長さおよび、コンデンサ3
1のグランド側端子と、0MO3IC10のグランド端
子11との間のリード線の長さによっても、ラッチアッ
プを発生させるための放電パルスのピーク電圧に差異を
生じていた。
00′)指針が大きく振れたときには、C〜1osrc
はすてに破壊されてしまっている。従来の賃首では、電
流検出器50としてAD変換器によるディジタル電流f
ilを用いたものかあるが、被測定物である0MO3!
(5がラッチアップによって破壊されてしまうという点
ては指針のついたメータと同様であった。第6図におい
てはコンデンサ゛31は電流検出器付電源手段30に内
蔵している場合を説明したが、このコンデンサ31が外
付されることもあり、このコンデンサ31を接続する位
置、たとえば0MO3r61oの電源端子12の付近に
接続したり、あるいは、電流倹出器付電源手段30に近
い部分に接続したりすると、このコンデンυ31と電源
端子12との間のリード線の長さおよび、コンデンサ3
1のグランド側端子と、0MO3IC10のグランド端
子11との間のリード線の長さによっても、ラッチアッ
プを発生させるための放電パルスのピーク電圧に差異を
生じていた。
CMOSIC(アイシー)の自動測定システムは第5図
に示すようになっており、コンピュータ(以下、CPU
という。)制御かなされている。
に示すようになっており、コンピュータ(以下、CPU
という。)制御かなされている。
第5図において、被測定物である0MO3IC10の多
くの端子に測定装置を接続し、切換えていくためにリレ
ーマトリックス部16か使用されている。端子数か多く
なると、このリレーマトリックス部16の浮遊容ωが大
ぎくなる場合があり、パルス発生部20に内蔵された充
電用コンデンサ″21の静電容量(100〜1000P
F)の値に対しても無視できず、パルス電源十VPの値
よりもかなり放電パルスのピーク電圧が下ってしまうこ
とかあり、このような場合には、その降下分をCP U
で計等し、ハス19でパルス発生部20に指示して、そ
の下降弁だけパルス電源+VPの値を高り92定するこ
とにより、所定の放電パルスのピーク電圧を冑でいた。
くの端子に測定装置を接続し、切換えていくためにリレ
ーマトリックス部16か使用されている。端子数か多く
なると、このリレーマトリックス部16の浮遊容ωが大
ぎくなる場合があり、パルス発生部20に内蔵された充
電用コンデンサ″21の静電容量(100〜1000P
F)の値に対しても無視できず、パルス電源十VPの値
よりもかなり放電パルスのピーク電圧が下ってしまうこ
とかあり、このような場合には、その降下分をCP U
で計等し、ハス19でパルス発生部20に指示して、そ
の下降弁だけパルス電源+VPの値を高り92定するこ
とにより、所定の放電パルスのピーク電圧を冑でいた。
第5図において、17は、たとえば電圧電流曲線測定部
でおり、ラッチアップ耐力測定以外の測定も同時に行う
ための測定器である。アイソレータ18は、CPUとの
間のバス19に外部ノイズが入るのを防止するためのも
のて必る。
でおり、ラッチアップ耐力測定以外の測定も同時に行う
ための測定器である。アイソレータ18は、CPUとの
間のバス19に外部ノイズが入るのを防止するためのも
のて必る。
[発明か解決しようとする問題点]
ラッチ7ツブ耐量を測定すると、ラッチアップ発生の判
断がなされたときには、すでに被測定物が破壊されてお
り、したがって全数テストをすることができず、統31
的データ処理などによっていたから、ロツ(〜の中にわ
ずかの数量のラッチアップ耐量の不足するCMO8r(
5か含まれていても完全に検出することはできなかった
。
断がなされたときには、すでに被測定物が破壊されてお
り、したがって全数テストをすることができず、統31
的データ処理などによっていたから、ロツ(〜の中にわ
ずかの数量のラッチアップ耐量の不足するCMO8r(
5か含まれていても完全に検出することはできなかった
。
電流検出器の応答速度が遅いため、たとえば、数10m
5以下のラッチアップか発生したときの過渡的電流につ
いでは全く検出されず、ラッチアップが発生してからし
ばらくして電源電流15が一定値に安定してからの電流
値を測定していたから、0MO3fcloの周辺のリー
ド線の長短によるものや、コンデンサ31の接続個所や
高周波特性などの過渡的電流変化に対する検出は十分で
はなく、そのために測定誤差(ばらつき)が大きかった
。
5以下のラッチアップか発生したときの過渡的電流につ
いでは全く検出されず、ラッチアップが発生してからし
ばらくして電源電流15が一定値に安定してからの電流
値を測定していたから、0MO3fcloの周辺のリー
ド線の長短によるものや、コンデンサ31の接続個所や
高周波特性などの過渡的電流変化に対する検出は十分で
はなく、そのために測定誤差(ばらつき)が大きかった
。
また、ラッチアップ発生前に放電パルスの印加によって
絶縁不良または絶縁破壊をしてしまうr’ (5−b
おり、これらをラッチアップによる劣化または破壊と区
別することかできなかった。
絶縁不良または絶縁破壊をしてしまうr’ (5−b
おり、これらをラッチアップによる劣化または破壊と区
別することかできなかった。
[問題点を解決するだめの手段」
CMOSIC(アイシー)のラッチアップはその入力端
子、または出力端子に一定値以モのピーク値をもつパル
スを印加づることによって発生し、相補型セルのpヂャ
ンネル・トランジスタとnfvンネル・l・ランジスタ
とが同時にオフではなくなり、異状な電流が流れ始め、
印加パルスが消滅した後でも電源電流か流れ続ける現象
である。
子、または出力端子に一定値以モのピーク値をもつパル
スを印加づることによって発生し、相補型セルのpヂャ
ンネル・トランジスタとnfvンネル・l・ランジスタ
とが同時にオフではなくなり、異状な電流が流れ始め、
印加パルスが消滅した後でも電源電流か流れ続ける現象
である。
ところが、ラッチアップの初期におりる異常な電流の流
れる。鋒過を訂釧にみると、第4図IJ示すようになっ
ている。
れる。鋒過を訂釧にみると、第4図IJ示すようになっ
ている。
第4図の(a>は0MO3l61oの電源端子12の電
圧波形、(b)は電源端子12/\流れる電源電流15
(第6図)の波形を、電流プローブににり電源端子12
の近傍でピックアップして、シンク臼スコープで腹側し
た波形の一例を、それぞれスケッチしたしのでおる。
圧波形、(b)は電源端子12/\流れる電源電流15
(第6図)の波形を、電流プローブににり電源端子12
の近傍でピックアップして、シンク臼スコープで腹側し
た波形の一例を、それぞれスケッチしたしのでおる。
ここで、定電圧電源40(第6図)の電y丁は10■に
設定してあり、放電パルス14のピーク値を徐々に大き
くしていくと、約1 !l> OVで電源電流15は急
激に人さ4fビーク電流(750rTIA>をもって流
れる。このピーク電流は1,5rn3程度の短期間でお
る。しかし、その後の電流値は第4図(b)の実線で示
したごとくOとなるが、または点線で示したかなり大き
な直流電流値((b)では350mA >に落着くか(
,1、電流検出器付電源手段30(第6図)のへ2定条
件によって定まる。
設定してあり、放電パルス14のピーク値を徐々に大き
くしていくと、約1 !l> OVで電源電流15は急
激に人さ4fビーク電流(750rTIA>をもって流
れる。このピーク電流は1,5rn3程度の短期間でお
る。しかし、その後の電流値は第4図(b)の実線で示
したごとくOとなるが、または点線で示したかなり大き
な直流電流値((b)では350mA >に落着くか(
,1、電流検出器付電源手段30(第6図)のへ2定条
件によって定まる。
すなわら、電流リミッタ33(第6図)を、たとえば、
120mAに設定して放電パルス14を印JJIすると
、第4図(b)の実線で示すように太キ’;JNヒ’)
ヲもつ電m?Q流15C,i、1 、5ri)S程度で
急にOになってしまう。この電源電流15かOに4cる
ことによって、第4図(a )に示す0MO3IC10
の電源端子]2の電圧は6VからふLこLこび10Vに
回復する。一般には、この状態は何[aでも繰り返し行
なうことか可能で、正常なC〜103 ’面1oなら
ば破1゛詫れることはない。
120mAに設定して放電パルス14を印JJIすると
、第4図(b)の実線で示すように太キ’;JNヒ’)
ヲもつ電m?Q流15C,i、1 、5ri)S程度で
急にOになってしまう。この電源電流15かOに4cる
ことによって、第4図(a )に示す0MO3IC10
の電源端子]2の電圧は6VからふLこLこび10Vに
回復する。一般には、この状態は何[aでも繰り返し行
なうことか可能で、正常なC〜103 ’面1oなら
ば破1゛詫れることはない。
どころが、電流リミッタ33のリミツ1〜値を大きくし
てしこの状態は続くが、たとえば350FT)△(臨界
電流)になると、急(こ第4図(b)の点線で示すよう
に直流電流が流れてしよい、○にもどることはなくへる
。口の状態で(ま0MO3l’(510は破壊されてし
まう。
てしこの状態は続くが、たとえば350FT)△(臨界
電流)になると、急(こ第4図(b)の点線で示すよう
に直流電流が流れてしよい、○にもどることはなくへる
。口の状態で(ま0MO3l’(510は破壊されてし
まう。
ところが、従来の装置においては電流検出器)50が指
示計てあったり、デジタル電流計であったため、第4図
(b)の実線で示すようなパルス仄の電流をとらえるこ
とはなく、点1腺で示した直流電流をとらえていたため
に、また、かりにとらえたとしてしa10m3以上の検
出時間がかかつてしまうために、0MO3IC10は破
壊されてしまっていた。
示計てあったり、デジタル電流計であったため、第4図
(b)の実線で示すようなパルス仄の電流をとらえるこ
とはなく、点1腺で示した直流電流をとらえていたため
に、また、かりにとらえたとしてしa10m3以上の検
出時間がかかつてしまうために、0MO3IC10は破
壊されてしまっていた。
本発明はこの点に着眼し、電流検出器50としては−F
分に高速なものを用い、電流検出器付電源手段からの定
常電流の供給能力を臨界電流(第4図(b)では350
mA)以下となるように設定した。
分に高速なものを用い、電流検出器付電源手段からの定
常電流の供給能力を臨界電流(第4図(b)では350
mA)以下となるように設定した。
さらに、放電パルスの印加によって、絶縁不良または絶
縁破壊をしてしまうICをラッチアップによる劣化と区
別するために、放電パルスの印加後に、ラッチアップが
生じなくとし電圧電流曲線を測定し、初期の曲線と比較
することによって不良のICを検出するようにした。
縁破壊をしてしまうICをラッチアップによる劣化と区
別するために、放電パルスの印加後に、ラッチアップが
生じなくとし電圧電流曲線を測定し、初期の曲線と比較
することによって不良のICを検出するようにした。
[作用]
これによつ−て、放電パルスのピーク値を徐々に増大せ
しめて、ある点で急激に増大した電源電流のピーク値を
とらえて、そのときの放電パルスのピーク値からラッチ
アップ耐量を測定することとし、CMO8ICを全く破
壊することなく測定することを可能にしたものである。
しめて、ある点で急激に増大した電源電流のピーク値を
とらえて、そのときの放電パルスのピーク値からラッチ
アップ耐量を測定することとし、CMO8ICを全く破
壊することなく測定することを可能にしたものである。
また、放電パルスのピーク値の増大過程で、ラッチアッ
プは生じていないが電圧電流曲線が初期のものとは異な
るものとなっていた場合には以後の試験を中止し、不良
品として処1!Pするもの、である。
プは生じていないが電圧電流曲線が初期のものとは異な
るものとなっていた場合には以後の試験を中止し、不良
品として処1!Pするもの、である。
[実施例]
本発明の一実施例を第1図に示し、以下に説明する。
第1図にj3いて第5図J3よび第0図にλJI、ix
副ろしのについて(ま同じ番号をト1した。
副ろしのについて(ま同じ番号をト1した。
ここ′C1′目41マーfクロブ1」セツリ4にどのI
’ll剪1)j夾能をイーミリ−る(J)Uて、アイソ
レータ]8を介しく、バス]9〕によって他の構成安素
を1制御し、1ハ易のやりとりを行なう。5はリレー駆
動部で、CP U]からの指示にしとづいて多くのリレ
ーを駆動づるにめの信局をリレー駆動線6を介して送出
づろ。
’ll剪1)j夾能をイーミリ−る(J)Uて、アイソ
レータ]8を介しく、バス]9〕によって他の構成安素
を1制御し、1ハ易のやりとりを行なう。5はリレー駆
動部で、CP U]からの指示にしとづいて多くのリレ
ーを駆動づるにめの信局をリレー駆動線6を介して送出
づろ。
電圧電流曲線測定部17は、被測定物である0MO3I
C10の静1h1生をCPU1からの指示にもとついて
電圧電流曲線として測定づるしので゛あり、公知のもの
C必る。29は高電圧発生器で、第6図のパルス発生部
20に含まれるパルス電源+V、をCPU1からの指示
によって発生づるちのである。30は、被測定物である
0MO3IC10を破壊リレることなくラッチアップ耐
量を測定するための、パルス状の電源電流15(第4図
(b))のピーク値を検出することのできる電流検出器
付電源手段である。この電流検出器イ」電源手段30は
本願出願人が先に出願(141願昭〔5O−04838
7)したちのであり、その詳細については後述する。6
0は出力リレ一部でおり、リレーで必るスイッチ61a
、b、52a、b、(33a、b、54a、bを含んで
いる。、16八〜16Nはそれぞれリレー・71〜リツ
クス・カー トて゛、多くのリレーでおるスイッチ23
a−d、24、およびリレーMY:160a−dに含ま
れるスイッチ161a〜d、162a〜d、163a〜
d、154a−dおよび抵抗165a〜d、166a〜
dと、リレーテあるスイッチ167a、b、168と、
抵抗22とコンデンυ21a−dをそれぞれ含んでいる
。
C10の静1h1生をCPU1からの指示にもとついて
電圧電流曲線として測定づるしので゛あり、公知のもの
C必る。29は高電圧発生器で、第6図のパルス発生部
20に含まれるパルス電源+V、をCPU1からの指示
によって発生づるちのである。30は、被測定物である
0MO3IC10を破壊リレることなくラッチアップ耐
量を測定するための、パルス状の電源電流15(第4図
(b))のピーク値を検出することのできる電流検出器
付電源手段である。この電流検出器イ」電源手段30は
本願出願人が先に出願(141願昭〔5O−04838
7)したちのであり、その詳細については後述する。6
0は出力リレ一部でおり、リレーで必るスイッチ61a
、b、52a、b、(33a、b、54a、bを含んで
いる。、16八〜16Nはそれぞれリレー・71〜リツ
クス・カー トて゛、多くのリレーでおるスイッチ23
a−d、24、およびリレーMY:160a−dに含ま
れるスイッチ161a〜d、162a〜d、163a〜
d、154a−dおよび抵抗165a〜d、166a〜
dと、リレーテあるスイッチ167a、b、168と、
抵抗22とコンデンυ21a−dをそれぞれ含んでいる
。
出力リレ一部60とリレー・7トリツクス・カード16
A〜16NにSまれるリレーはリレー駆動部5からリレ
ー駆動線6を介して駆動される。
A〜16NにSまれるリレーはリレー駆動部5からリレ
ー駆動線6を介して駆動される。
CMOSICC10のグランド娼)子11と電源端子1
2とはスイッチ63a、bJ3J、び64a。
2とはスイッチ63a、bJ3J、び64a。
bを介して、電圧電流曲線測定部17または電流検出器
付電源手段30のいずれかが接続される。
付電源手段30のいずれかが接続される。
CMO3]C10の入力端子または出力端子でよ)る1
3Aa〜13△d −−13N a 〜1 J Nd(
以下、単に入出力端子13という)は、たと1・えぽ1
20ビンあり、入力端子または出力端子13Aa〜13
Adの4端子はリレー・7トリツクス・カード16Aに
接続され、以下同様にして入力端子または出力端子13
Na〜13Ndはリレー・マトリックス・カード16N
に接続されている。このリレー・マトリックス・カード
16八〜Nは、たとえば30枚のプリント基板から構成
されている。
3Aa〜13△d −−13N a 〜1 J Nd(
以下、単に入出力端子13という)は、たと1・えぽ1
20ビンあり、入力端子または出力端子13Aa〜13
Adの4端子はリレー・7トリツクス・カード16Aに
接続され、以下同様にして入力端子または出力端子13
Na〜13Ndはリレー・マトリックス・カード16N
に接続されている。このリレー・マトリックス・カード
16八〜Nは、たとえば30枚のプリント基板から構成
されている。
リレー・マトリックス・カード16八〜Nの動作は[υ
じであるから、そのうり、16△について説明する。
じであるから、そのうり、16△について説明する。
出力リレ一部60のスイッチ51a、bおよび52a、
bにより、リレー・71〜ワツクス・カート16Aには
、高電圧発生器29または電圧電流曲線部17が接続さ
れる。
bにより、リレー・71〜ワツクス・カート16Aには
、高電圧発生器29または電圧電流曲線部17が接続さ
れる。
スイッチ61a、bかオンとなって、高電圧発生器29
が選択された場合は、スイッチ24,167b、168
およびスイッチ23a〜dのうりのいずれかかオンとな
る。]ンデンリ21a、b。
が選択された場合は、スイッチ24,167b、168
およびスイッチ23a〜dのうりのいずれかかオンとな
る。]ンデンリ21a、b。
c、dは、それぞれ、たとえば、100P「、200P
F、400PF、1000PFの容量を首し、たとえば
10MΩの抵抗22を通しで高電圧発生器29からの高
電圧が充電される。覆るとスイッチ24が一オフとなり
、スイッチ161aまたは162aのいずれかがオンと
なって、1氏抗165a(たとえば、OΩ)または16
6a(たとえば、1.アイシー)にΩ)を通して、]ン
デン]ノ21a〜dのいずれかに充電された1高電斤は
入力端子または出力端子13Aaに印加され(この印h
[」電Viを放電パルスという)、放電される。
F、400PF、1000PFの容量を首し、たとえば
10MΩの抵抗22を通しで高電圧発生器29からの高
電圧が充電される。覆るとスイッチ24が一オフとなり
、スイッチ161aまたは162aのいずれかがオンと
なって、1氏抗165a(たとえば、OΩ)または16
6a(たとえば、1.アイシー)にΩ)を通して、]ン
デン]ノ21a〜dのいずれかに充電された1高電斤は
入力端子または出力端子13Aaに印加され(この印h
[」電Viを放電パルスという)、放電される。
入出力端子13に放電パルスが印加される場合には、C
MOSICC10のグランド端子11および電源端子1
2には、電流検出器付電源手段30が接続されており、
微小な電源電流が流れているが、放電パルスの印加によ
って、ラッチアップを生ずる場合には、第4図(b)に
示すような大きなパルス状の電流が流れ、その瞬時値が
電流検出器イー1電源手段30で検出されて、そのデー
タはCP U 1に送られる。
MOSICC10のグランド端子11および電源端子1
2には、電流検出器付電源手段30が接続されており、
微小な電源電流が流れているが、放電パルスの印加によ
って、ラッチアップを生ずる場合には、第4図(b)に
示すような大きなパルス状の電流が流れ、その瞬時値が
電流検出器イー1電源手段30で検出されて、そのデー
タはCP U 1に送られる。
以−トにJ3いて、コンデンリ21a〜dを)六ぷこと
により、放電パルスの放電の1.1定数8選択すること
かでき、抵抗165a、166aを)パふことにより、
放電パルスの電流を制限することかでさ−る。
により、放電パルスの放電の1.1定数8選択すること
かでき、抵抗165a、166aを)パふことにより、
放電パルスの電流を制限することかでさ−る。
スイッチ52a、bがオンとなって電■電流曲の静特性
を電圧電流曲線によって測定する場合には、リレー・マ
トリック・カード16Aのすべてのスイッチがオフとな
っている状態から、スイッチ167a、b、163aか
オンになると入力端子または出力端子13Aaの°電圧
電流曲線か測定され、そのデータは電圧電流曲線測定部
17からCPU1に送られる。入力端子または出力端子
13Aaを接地する場合には、スイッチ168および1
64aをオンにする。
を電圧電流曲線によって測定する場合には、リレー・マ
トリック・カード16Aのすべてのスイッチがオフとな
っている状態から、スイッチ167a、b、163aか
オンになると入力端子または出力端子13Aaの°電圧
電流曲線か測定され、そのデータは電圧電流曲線測定部
17からCPU1に送られる。入力端子または出力端子
13Aaを接地する場合には、スイッチ168および1
64aをオンにする。
リレー31’160b〜160dら160aと同(、贅
に動作り−る。
に動作り−る。
つぎに電流検出器付電源手段30の(111成の訂’t
illを第2A〜C図に示し説明1Jる。
illを第2A〜C図に示し説明1Jる。
第2A図において、39はCPU10からハス19によ
って指示されたデジタル・データにもとづき一定のアナ
ログ電圧を発生ずるD Aコンバータ、40は、負荷に
対して限定された一定の電流供給容量をbつオペレーシ
ョナルアンプ41と利I7 設定用の抵抗43.44、
たとえば100μF程度の静電容量42を含み、DAコ
ンバータ39からの電圧にもとづき所定の電圧を出力す
る定電圧電源である。38は、定電圧電源40の出力電
流を被測定物であるCMO3rcl:10の電源端子1
2に供給し検出するために、オペレーショナルアンプ4
1の出力端子と、抵抗44の一端との間に接続された、
たとえば、1Ωの抵抗値を有する電流検出用抵抗(電流
取り出し手段)でおる。
って指示されたデジタル・データにもとづき一定のアナ
ログ電圧を発生ずるD Aコンバータ、40は、負荷に
対して限定された一定の電流供給容量をbつオペレーシ
ョナルアンプ41と利I7 設定用の抵抗43.44、
たとえば100μF程度の静電容量42を含み、DAコ
ンバータ39からの電圧にもとづき所定の電圧を出力す
る定電圧電源である。38は、定電圧電源40の出力電
流を被測定物であるCMO3rcl:10の電源端子1
2に供給し検出するために、オペレーショナルアンプ4
1の出力端子と、抵抗44の一端との間に接続された、
たとえば、1Ωの抵抗値を有する電流検出用抵抗(電流
取り出し手段)でおる。
50は、オペレーショナルアンプ51と抵抗56〜59
からなる所定の刊1qを有する差動増幅器と、そのアナ
ログ出力を各種の値の参照電圧va・〜V。とを比較す
るための複数の=1ンパレータ52a〜52eと、これ
ら各コンパレークの出力を検知し−C,けツ1〜して、
ラッチし、リレット信号によってりPツ1〜されるフリ
ップノロツブ533a・〜53eと、そのラッチされた
内容を符号化してバス19にてCPUに送出するための
符号器54とを含む電流検出器である。
からなる所定の刊1qを有する差動増幅器と、そのアナ
ログ出力を各種の値の参照電圧va・〜V。とを比較す
るための複数の=1ンパレータ52a〜52eと、これ
ら各コンパレークの出力を検知し−C,けツ1〜して、
ラッチし、リレット信号によってりPツ1〜されるフリ
ップノロツブ533a・〜53eと、そのラッチされた
内容を符号化してバス19にてCPUに送出するための
符号器54とを含む電流検出器である。
CPU1からの指示にもとづきDΔコンバータ39が一
定の電圧を発生すると、ぞの電圧に−しとづく電圧が定
電圧電源40から0MO3IC10の電源端子12に印
加される。この定電圧電源/IOの定常的電流供給量は
臨界電流より°b−1分小さな111jたとえば、12
0mAに制限されている。
定の電圧を発生すると、ぞの電圧に−しとづく電圧が定
電圧電源40から0MO3IC10の電源端子12に印
加される。この定電圧電源/IOの定常的電流供給量は
臨界電流より°b−1分小さな111jたとえば、12
0mAに制限されている。
しかし、瞬間的にはコンデンサ42によって大電流を供
給できる。
給できる。
ここにおいて、C,PUlからのデータにもとづき、パ
ルス発生部20が電圧十VPを設定して放電パルスを発
生するが、そのピーク値が小ざいときには電流検出用抵
抗38の両端には電圧は発生せず、オペレーショナルア
ンプ51を含む差動増幅器は出力を出さず、いずれのコ
ンパレータ52a〜e1およびフリップフロップ53a
〜53Cも動作ぜす、その情報は符号器54を通してC
PU1に伝送される。CPU1では、ざらに大ぎなピー
ク値を有する放電パルスを発生覆るように指示し、前述
の動作が繰り返される。
ルス発生部20が電圧十VPを設定して放電パルスを発
生するが、そのピーク値が小ざいときには電流検出用抵
抗38の両端には電圧は発生せず、オペレーショナルア
ンプ51を含む差動増幅器は出力を出さず、いずれのコ
ンパレータ52a〜e1およびフリップフロップ53a
〜53Cも動作ぜす、その情報は符号器54を通してC
PU1に伝送される。CPU1では、ざらに大ぎなピー
ク値を有する放電パルスを発生覆るように指示し、前述
の動作が繰り返される。
何回かの前述の動作によって、パルス状の電源電流15
(第4図(b))を生ずる。この電源電流15のピーク
値は、電流検出用抵抗38によって検出され、オペレー
ショナルアンプ51を含む差動増幅器で増幅され、参照
電圧va−Veを印加されたコンパレータ52a〜52
eのうら差動増幅器の出力よりも低い参照電圧を印加さ
れているしのはそのコンパレータに接続されたフリップ
ノロツブを動作uしめてTJ号蒸器4を介してCP、U
lに1云送し、CPU1は、ラッチアップ″が/l:す
る状態に電源電流15のピーク値か達していると判断し
た場合には、前述の動作を停止し、この最後の放電パル
スのピーク値にしとづき、ラッヂアップ耐量を得る。
(第4図(b))を生ずる。この電源電流15のピーク
値は、電流検出用抵抗38によって検出され、オペレー
ショナルアンプ51を含む差動増幅器で増幅され、参照
電圧va−Veを印加されたコンパレータ52a〜52
eのうら差動増幅器の出力よりも低い参照電圧を印加さ
れているしのはそのコンパレータに接続されたフリップ
ノロツブを動作uしめてTJ号蒸器4を介してCP、U
lに1云送し、CPU1は、ラッチアップ″が/l:す
る状態に電源電流15のピーク値か達していると判断し
た場合には、前述の動作を停止し、この最後の放電パル
スのピーク値にしとづき、ラッヂアップ耐量を得る。
本装置か第1図に示すようにリレー・71〜リツクス・
カード1Gを介してC〜tos sc5+oに接続さ
れている場合には、CP シJ 1かラッチアップ耐量
)を検出7ると同11、lにリレ−11ト動部アイシー
)にハス10にJ、り信号を送り、D△コンバータ39
、定電11電源40、電流検出器50を含む電流検出器
アイシー イq電源手段30と、0MO3IC10の電源端;子1
2との間の接続を遮断する。電源電流15(第2A図お
よび第4図(b))のピーク蛸検出後この遮断に至るま
での11.1間は2〜3rn3程度であり、この程度の
遮断口、1間であれば、仮に定電圧源401fi臨界電
流以上の値の電流を供給するように設定されていたとし
ても、0MO3I C10は破壊されない。したがって
、この場合には、臨界電流以下に定常電流を設定するこ
とと、ラッチアップ耐m測定後の速やかな遮断とによっ
て0MO3IC10は破壊から二重に保護されることに
なる。
カード1Gを介してC〜tos sc5+oに接続さ
れている場合には、CP シJ 1かラッチアップ耐量
)を検出7ると同11、lにリレ−11ト動部アイシー
)にハス10にJ、り信号を送り、D△コンバータ39
、定電11電源40、電流検出器50を含む電流検出器
アイシー イq電源手段30と、0MO3IC10の電源端;子1
2との間の接続を遮断する。電源電流15(第2A図お
よび第4図(b))のピーク蛸検出後この遮断に至るま
での11.1間は2〜3rn3程度であり、この程度の
遮断口、1間であれば、仮に定電圧源401fi臨界電
流以上の値の電流を供給するように設定されていたとし
ても、0MO3I C10は破壊されない。したがって
、この場合には、臨界電流以下に定常電流を設定するこ
とと、ラッチアップ耐m測定後の速やかな遮断とによっ
て0MO3IC10は破壊から二重に保護されることに
なる。
つぎに、定電圧電源40の具体的実施例を第2B図に示
し説明する。
し説明する。
第2B図において、411〜413はオペレーショナル
アンプ、431〜436は1氏抗、450は必要な電流
量を供給するためのエミッタ1ドロワやダーリントン接
続を含む電流ブースタおよび臨界電流以下に定常電流を
制限するための電流リミッタでおる。
アンプ、431〜436は1氏抗、450は必要な電流
量を供給するためのエミッタ1ドロワやダーリントン接
続を含む電流ブースタおよび臨界電流以下に定常電流を
制限するための電流リミッタでおる。
オペレーショナルアンプ411は利得1の増幅器を構成
し、オペレーショナルアンプ412および抵抗/I31
〜433は利(5? 1の反転増幅器を構成している。
し、オペレーショナルアンプ412および抵抗/I31
〜433は利(5? 1の反転増幅器を構成している。
オペレーショナルアンプ413および抵抗434〜43
6はn倍の増幅器を構成している。したがって抵抗43
5の値は抵抗436の値のr)−1分の1に82定され
ている。CPLllがらの指示により、スイッチ460
を切換えることによって、DAコンバータ39の出力電
圧の[)倍の同極性または逆極性の出力電圧を電源端子
37に得ることができる。
6はn倍の増幅器を構成している。したがって抵抗43
5の値は抵抗436の値のr)−1分の1に82定され
ている。CPLllがらの指示により、スイッチ460
を切換えることによって、DAコンバータ39の出力電
圧の[)倍の同極性または逆極性の出力電圧を電源端子
37に得ることができる。
つぎに、電流検出器50の具体的実施例を第2C図に示
し説明する。
し説明する。
第2C図にJ3いて、511〜513はオペレーショナ
ルアンプ、561〜570は抵抗、551J−3よび5
52(はCPUからの指示で電流検出抵抗38からの)
言gの(か11を切(灸える!こめのスイッチでおる。
ルアンプ、561〜570は抵抗、551J−3よび5
52(はCPUからの指示で電流検出抵抗38からの)
言gの(か11を切(灸える!こめのスイッチでおる。
オペレーショナルアンプ511は抵抗561〜564と
ともに利得1の差動増幅器をなしており、スイッチ55
1側の入力信号に対しては反転出力か11〕られる。オ
ペレーショナルアンプ512は抵抗565〜567とと
もに刊行が10倍の反転増幅器を構成しており、オペレ
ーショナルアンプ513は抵抗568〜570とともに
11710 !:”rの増幅器を構成しでいる。
ともに利得1の差動増幅器をなしており、スイッチ55
1側の入力信号に対しては反転出力か11〕られる。オ
ペレーショナルアンプ512は抵抗565〜567とと
もに刊行が10倍の反転増幅器を構成しており、オペレ
ーショナルアンプ513は抵抗568〜570とともに
11710 !:”rの増幅器を構成しでいる。
したかつて、電流検出用抵抗38が1Ωてあれば、ここ
に流れる電源電流15の]Qm△につき、オペレーショ
ナルアンプb133の出力には、1Vを得ることかてさ
る。ここて、参照電圧Va〜V。をCP Uの指示に」
、つてVaを最ち高い電圧に、以下順に低い電圧として
、Voを最し低い電圧に設定すれば、電源電流15のピ
ーク値の範囲をとらえることが可能であり、このコンパ
レータとフリップフロップの組合せの数を増設づ−るな
らば電源電流15のピーク値をより小さな範囲ごとにと
らえることか可1止となる。
に流れる電源電流15の]Qm△につき、オペレーショ
ナルアンプb133の出力には、1Vを得ることかてさ
る。ここて、参照電圧Va〜V。をCP Uの指示に」
、つてVaを最ち高い電圧に、以下順に低い電圧として
、Voを最し低い電圧に設定すれば、電源電流15のピ
ーク値の範囲をとらえることが可能であり、このコンパ
レータとフリップフロップの組合せの数を増設づ−るな
らば電源電流15のピーク値をより小さな範囲ごとにと
らえることか可1止となる。
以上の説明にJ3いて、電流検出用抵抗3B(’2Ei
流取り出し手段)に代えて、CMOSICC10の電源
端子12に接続される線路を流れる電源電流15の発生
するR工力線または磁界をとらえるための電流プローブ
を用いることら可能でおることは、以」この説明から明
らかでおろう。
流取り出し手段)に代えて、CMOSICC10の電源
端子12に接続される線路を流れる電源電流15の発生
するR工力線または磁界をとらえるための電流プローブ
を用いることら可能でおることは、以」この説明から明
らかでおろう。
つぎに、第1図に示した本発明に係わる装置の動作の流
れを第3Δ〜[〕図に示すフロー・チ1−−トにより説
明づる。
れを第3Δ〜[〕図に示すフロー・チ1−−トにより説
明づる。
まずCPU1に、図示8れていないフッ・イルから、あ
るいは対話形式で、試験のためのパラメータをセットす
る(第3A図、5601 )。CMOSICC10の静
的補則特性を測定するために、その電圧電流曲線(V、
/I14>をjqる電圧電流曲線測定部17をすべての
入出力端子13に順次接続することによって測定する(
S602)。これによって電圧電流曲線を17で、これ
から、直流i乙13t−Jる各種のパラメータを知るこ
とかできる。
るいは対話形式で、試験のためのパラメータをセットす
る(第3A図、5601 )。CMOSICC10の静
的補則特性を測定するために、その電圧電流曲線(V、
/I14>をjqる電圧電流曲線測定部17をすべての
入出力端子13に順次接続することによって測定する(
S602)。これによって電圧電流曲線を17で、これ
から、直流i乙13t−Jる各種のパラメータを知るこ
とかできる。
これを初期V、/I、、、測定といい、そのtUの各種
の試験に」ζっで得られるデータの阜(V−とりる。
の試験に」ζっで得られるデータの阜(V−とりる。
′つさ゛に、C〜10s IC10のグランl一端−
T−11と電源・)J:子12を小月−電流曲線部17
に接続し、電源端子12に流れる電源電流(1,D)を
測定する(3603>。この電源電流(初期I9.)は
、その後の各種の試験の後に測定される電源電流の基準
となる。
T−11と電源・)J:子12を小月−電流曲線部17
に接続し、電源端子12に流れる電源電流(1,D)を
測定する(3603>。この電源電流(初期I9.)は
、その後の各種の試験の後に測定される電源電流の基準
となる。
電源電流(IDD)が、ラッチアップか生じたことを¥
11定するために設定したラップアップγ1j定電流リ
ミツl〜値I (第4図(b>において、たS[T とえば600r口へ)を越えたか否かを判定し、越えた
場合は(S604 YES)、fstr”l’より大
ぎな値に再設定して(3605)、電源電流の値を求め
る(S603>。l5E−rを越えない場合は、電流検
出器付電源手段30をグランド端子11と電源端子12
の間に接続して、バイアス電源(電流検出器付電源手段
30の電源〉をオンする(3606)。
11定するために設定したラップアップγ1j定電流リ
ミツl〜値I (第4図(b>において、たS[T とえば600r口へ)を越えたか否かを判定し、越えた
場合は(S604 YES)、fstr”l’より大
ぎな値に再設定して(3605)、電源電流の値を求め
る(S603>。l5E−rを越えない場合は、電流検
出器付電源手段30をグランド端子11と電源端子12
の間に接続して、バイアス電源(電流検出器付電源手段
30の電源〉をオンする(3606)。
放電パルスの印1ノ11回故Nを1とし、被測定端子の
雷同81(たとえば、入力端子また(ま出力端j113
Aa)に設定ザる(3607)、。
雷同81(たとえば、入力端子また(ま出力端j113
Aa)に設定ザる(3607)、。
放電パルス電圧V11(高電■窪りti器2つ〕の出力
電圧て定まる〉を放電パルス電圧のスター1〜電11−
■5rARr (/ことえば、70Vでぞの1掟にV
r+’:1冒uしめる)と16ように高電圧発生器29
に設定づる(第3B図、3611)。
電圧て定まる〉を放電パルス電圧のスター1〜電11−
■5rARr (/ことえば、70Vでぞの1掟にV
r+’:1冒uしめる)と16ように高電圧発生器29
に設定づる(第3B図、3611)。
そこでhり化パルスを印加しく3612) 、ラッヂア
ツプ発牛の41無を判断する(S613)、ラッチアッ
プの発生かな(プれば(3613NO)、放電パルスの
印加回数Nに1を加昏して設定復る(S614 >。そ
の設定された放電パルスの印加回数Nは、必らかしめ定
められた放電パルスの最大印加回数NHAXと比較され
る(3615)。
ツプ発牛の41無を判断する(S613)、ラッチアッ
プの発生かな(プれば(3613NO)、放電パルスの
印加回数Nに1を加昏して設定復る(S614 >。そ
の設定された放電パルスの印加回数Nは、必らかしめ定
められた放電パルスの最大印加回数NHAXと比較され
る(3615)。
NがNFIAXに達していない場合には(3615NO
)、再度、放電パルスを印1ノDしく5612>、ラッ
チアップの判定をする(3613)。
)、再度、放電パルスを印1ノDしく5612>、ラッ
チアップの判定をする(3613)。
放電パルスの印加回数NがNHAXに達している場合に
は(S615 YES) 、バイアス電源をオフする
(S616)。そこで1JIi電パルスの印加によって
、いま測定の対中となっているCMO3ld10の入出
力端子13の電圧電流曲線(V、 、’ I 、 )
ノ測定’Fe行1;;イ(S 617 > 、初1!I
jV1/IF、(S602>の測定値と比較する(36
18)。これを以下端子劣化測定という。端f劣化測定
の結果が、初期V、/・川F1の測定値から変化がない
1易合は、端子劣化なしと判断される(S61ε3
No)。一定以上の変化がある場合には端子劣化ありと
判断される(3618 YES>。
は(S615 YES) 、バイアス電源をオフする
(S616)。そこで1JIi電パルスの印加によって
、いま測定の対中となっているCMO3ld10の入出
力端子13の電圧電流曲線(V、 、’ I 、 )
ノ測定’Fe行1;;イ(S 617 > 、初1!I
jV1/IF、(S602>の測定値と比較する(36
18)。これを以下端子劣化測定という。端f劣化測定
の結果が、初期V、/・川F1の測定値から変化がない
1易合は、端子劣化なしと判断される(S61ε3
No)。一定以上の変化がある場合には端子劣化ありと
判断される(3618 YES>。
−、;”、F劣イヒなL ドア11断cThtlると(
3618No)、放電パルス電圧V++’r一定1直v
3 (たとえば5V)だ(リステップアップする(36
20)。
3618No)、放電パルス電圧V++’r一定1直v
3 (たとえば5V)だ(リステップアップする(36
20)。
そこてバイアス電源をオンして(S621)、VHがあ
らかじめ定めた放電パルスの最大印加電圧VHAX(た
とえば、200V)に達したか否かを判断する(362
2)。放電パルス電圧V Hが設定された最大印加電圧
V )IAX以下である場合には(3622No) 、
そのv++の放電パルスを印加する(3612)。VH
がVい、に達すると(S622 YFS)、バイアス
電源をオフする(3623)。ずなわら、■ は、VS
TAR□ (た[1 とえば70V)の値から出発して(S611.5612
)、ラッチアップおよび端子劣化測定をしく8613〜
618) 、異状がなければ■11を■、(たとえば、
5Vンだけステップアップすることを(S620〜62
2)<V)返し、VHがV)IAX (たとえば20
0v)に達するまで続行される。
らかじめ定めた放電パルスの最大印加電圧VHAX(た
とえば、200V)に達したか否かを判断する(362
2)。放電パルス電圧V Hが設定された最大印加電圧
V )IAX以下である場合には(3622No) 、
そのv++の放電パルスを印加する(3612)。VH
がVい、に達すると(S622 YFS)、バイアス
電源をオフする(3623)。ずなわら、■ は、VS
TAR□ (た[1 とえば70V)の値から出発して(S611.5612
)、ラッチアップおよび端子劣化測定をしく8613〜
618) 、異状がなければ■11を■、(たとえば、
5Vンだけステップアップすることを(S620〜62
2)<V)返し、VHがV)IAX (たとえば20
0v)に達するまで続行される。
端子劣化測定(第3B図、3617)の結果、端子劣化
部りと判断された場合は(S618 YES) 、そ
の測定データを格納しく5619)、出力すべきデータ
を処理して(第3C図、5633〉、試験を終了する。
部りと判断された場合は(S618 YES) 、そ
の測定データを格納しく5619)、出力すべきデータ
を処理して(第3C図、5633〉、試験を終了する。
そこで、再び0MO3IC10の電源電流(1,、)を
測定する(第3C図、5631)。
測定する(第3C図、5631)。
その測定値を初期1.、(5603で測定)と比較し、
変化のイj無を111断ザる(3632)。初期’DD
と比較した結果差異が五2められると、正常でハ/’、
z イト’t”II’J7c FL T (S 632
N O> 、ソ’l)出力データは迅埋されて(S
633)、試験は終了τjろ、1 放電パルスの印加て(第313図、3612>、ラッチ
アップか発生づると(3613YES)、ハ(7ス’j
l源”、4T/L(第3[)図、5641)、電1]■
ン(1流曲線(V、、”IM)の測定を(”iい(S6
42)、ラッチアップを牛した端rの面持11か劣化し
ているか否かを判定する(3643)。
変化のイj無を111断ザる(3632)。初期’DD
と比較した結果差異が五2められると、正常でハ/’、
z イト’t”II’J7c FL T (S 632
N O> 、ソ’l)出力データは迅埋されて(S
633)、試験は終了τjろ、1 放電パルスの印加て(第313図、3612>、ラッチ
アップか発生づると(3613YES)、ハ(7ス’j
l源”、4T/L(第3[)図、5641)、電1]■
ン(1流曲線(V、、”IM)の測定を(”iい(S6
42)、ラッチアップを牛した端rの面持11か劣化し
ているか否かを判定する(3643)。
その結果劣化なしと九2ると(3643No>、そのデ
ータを格納しく3644)、測定すべき端子の番号をP
−+−1とする(たとえば、入出力娼:子13△aか
ら13Baにする)。
ータを格納しく3644)、測定すべき端子の番号をP
−+−1とする(たとえば、入出力娼:子13△aか
ら13Baにする)。
端子番号Pが、最大端子数PHAXに達すると(364
6YES>、電源電流(1,D)を測定しく3648)
、それを初期I、、(S603て測定)と比較し変化が
なければ正常と判断し、変化か認められれば正常でない
と判断する(3649)正常と判断された場合は(S6
49 YES)、そのデータを格納しく3650)
、出力すべきデータを追埋して(第3C図、5633)
、試験を終了する。
6YES>、電源電流(1,D)を測定しく3648)
、それを初期I、、(S603て測定)と比較し変化が
なければ正常と判断し、変化か認められれば正常でない
と判断する(3649)正常と判断された場合は(S6
49 YES)、そのデータを格納しく3650)
、出力すべきデータを追埋して(第3C図、5633)
、試験を終了する。
端子番号Pが最大端子数PFIAXに達していないとき
には(第3D図、3646 No>、バイアス電源を
オンにして(3647)、放電パルス電圧V11を放電
パルスのスタート電圧V3□へRTにして(第3B図、
3611 ) 、その後の測定が行われる。
には(第3D図、3646 No>、バイアス電源を
オンにして(3647)、放電パルス電圧V11を放電
パルスのスタート電圧V3□へRTにして(第3B図、
3611 ) 、その後の測定が行われる。
VF/I、測定が行われて(第3D図、3642)、端
子劣化ありと判断されると(364,3YES) 、出
力すべきデータを処理して(第3C図、5633) 、
試験を終了覆る。
子劣化ありと判断されると(364,3YES) 、出
力すべきデータを処理して(第3C図、5633) 、
試験を終了覆る。
電源電流(I、、)を測定しく第3D図、3648)そ
のデータを初期IDD(第3A図、3603で測定)と
比較し正常でないと判断されると(第3D図、3649
No>、出力すべきデータを処理して(第3C図、
5633)試験を終了する。
のデータを初期IDD(第3A図、3603で測定)と
比較し正常でないと判断されると(第3D図、3649
No>、出力すべきデータを処理して(第3C図、
5633)試験を終了する。
電源電流(I、0)を測定しく第3C図、3631)初
期IDDと比較して正常であると判断されると(363
2YES)、その測定データを格納しく第3D図、56
44)、つぎの端子の試験に入る(S645)。
期IDDと比較して正常であると判断されると(363
2YES)、その測定データを格納しく第3D図、56
44)、つぎの端子の試験に入る(S645)。
以上に説明したように、ラッチアップ測定と、V /
I 測定と、ID[)測定を組合せることによ[ト1 って、0MO3IC10の不良の原囚を正確に検出する
ことができる。
I 測定と、ID[)測定を組合せることによ[ト1 って、0MO3IC10の不良の原囚を正確に検出する
ことができる。
たとえば、放電パルスを印加して(第3 B 図、36
12) 、ラッチアップを生じない場合(3613NO
>、0MO8IC10の静特性をV、/IN測定ニe)
: 97行い初期V F / I H1!■性と比較し
て端子劣化の有無を判断するから(3618)、良品で
あってラッチアップを生じなかつた場合には、端子劣化
は認められない(3618No>。それにス・1し、放
電パルスの印加によって(3612)、0MO3IC1
0の内部に、たとえば断線か生じた場合は、ラッチアッ
プは生じないが(3613NO>、端子劣化が認められ
るから(S618 YES)、不良原因が明確に区別
される。
12) 、ラッチアップを生じない場合(3613NO
>、0MO8IC10の静特性をV、/IN測定ニe)
: 97行い初期V F / I H1!■性と比較し
て端子劣化の有無を判断するから(3618)、良品で
あってラッチアップを生じなかつた場合には、端子劣化
は認められない(3618No>。それにス・1し、放
電パルスの印加によって(3612)、0MO3IC1
0の内部に、たとえば断線か生じた場合は、ラッチアッ
プは生じないが(3613NO>、端子劣化が認められ
るから(S618 YES)、不良原因が明確に区別
される。
放電パルスの印加で(S612>、ラッチアップを生じ
たと判断された場合(S613 YES)、0MO3
IC10の内部の欠陥のためにyjj庁t1したので必
ればV /I 測定(第3D図、86F
M 42)によって、端子劣化ありと判断されるから(S6
43 YES)、不良原因か明6′「になる。
たと判断された場合(S613 YES)、0MO3
IC10の内部の欠陥のためにyjj庁t1したので必
ればV /I 測定(第3D図、86F
M 42)によって、端子劣化ありと判断されるから(S6
43 YES)、不良原因か明6′「になる。
本装置は、ラッチアップによっては破壊は生じないしの
でおるから、このように不良原因を明確に検出し測定刃
ることができる。
でおるから、このように不良原因を明確に検出し測定刃
ることができる。
とくに、静電耐力(IC内部の静電耐圧)とラッチアッ
プを生ずる放電パルスの電圧(ラッチアップ耐力)とか
近1以している場合にし、明fi’ffに区別すること
かできる。
プを生ずる放電パルスの電圧(ラッチアップ耐力)とか
近1以している場合にし、明fi’ffに区別すること
かできる。
また1つの端子の測定の終りで、および全端子の測定の
終りで電源電流(1,、)を測定しく第3C図、563
1、および第3D図、3648)、初期IDDと比較す
ることによって(第3C図、5632、および第3D図
、5649)、CMOSICC10仝体の異状を検出す
るから、信頼性の高い試験が可能となる。
終りで電源電流(1,、)を測定しく第3C図、563
1、および第3D図、3648)、初期IDDと比較す
ることによって(第3C図、5632、および第3D図
、5649)、CMOSICC10仝体の異状を検出す
るから、信頼性の高い試験が可能となる。
[発明の効果]
以上の説明から明らかなように、本発明によればCMO
SIC(アイシー)のラッチアップ耐量を非破壊で測定
することができるものであり、CMOSIC(アイシー
)の欠陥によって試験の途中で破壊されるものがあって
も、その原囚を明確にして検出することができるしので
あり、CMOSIC(アイシー)の製品を全数検査して
8荷することをも可能とするもので、0MO3ICが超
LSIの主要な位埴を占める今日、その品質向上に及ぼ
す影響は極めて大ぎい。
SIC(アイシー)のラッチアップ耐量を非破壊で測定
することができるものであり、CMOSIC(アイシー
)の欠陥によって試験の途中で破壊されるものがあって
も、その原囚を明確にして検出することができるしので
あり、CMOSIC(アイシー)の製品を全数検査して
8荷することをも可能とするもので、0MO3ICが超
LSIの主要な位埴を占める今日、その品質向上に及ぼ
す影響は極めて大ぎい。
第1図は本発明の一実施例を示す回路構成図、第2A、
B、C図は本発明に用いられる電流検出器付電源手段の
具体的実施例を示す図、第3A。 B、C,D図は第1図に示す装置の動作の流れを説明す
るためのフローチャート、第4図はラッチアップを説明
するための波形図、第5図はCMOSIC(アイシー)
の測定システムの従来例を示す図、第6図は従来のラッ
チアップ測定原理を説明するための図である。 1・・・CP tJ 5・・・リレー駆
動部6・・・リレー駆動tQ 10・・・(J−
103IC111・・・グランド端子 12・・・電
源端子13・・・入力端子または出力端子 14・・・放電パルス 15・・・電源電流16・
・・リレーマトリックス部 16A−N・・・リレー・マトリックス・カート17・
・・電圧電流曲線測定部 19・・・バス 20・・・パルス発生部2
9・・・高電圧発生器 30・・・電流検出器付゛5h源手段 33・・・電流リミッタ 37・・・電源端子38・
・・電流検出用抵抗 39・・・DAIンバータ40・
・・定電圧電源 50・・・電流検出器52・・・
二」ンパレータ 53・・・ノリツブフロップ54・
・・符号器 60・・・出力リレ一部。
B、C図は本発明に用いられる電流検出器付電源手段の
具体的実施例を示す図、第3A。 B、C,D図は第1図に示す装置の動作の流れを説明す
るためのフローチャート、第4図はラッチアップを説明
するための波形図、第5図はCMOSIC(アイシー)
の測定システムの従来例を示す図、第6図は従来のラッ
チアップ測定原理を説明するための図である。 1・・・CP tJ 5・・・リレー駆
動部6・・・リレー駆動tQ 10・・・(J−
103IC111・・・グランド端子 12・・・電
源端子13・・・入力端子または出力端子 14・・・放電パルス 15・・・電源電流16・
・・リレーマトリックス部 16A−N・・・リレー・マトリックス・カート17・
・・電圧電流曲線測定部 19・・・バス 20・・・パルス発生部2
9・・・高電圧発生器 30・・・電流検出器付゛5h源手段 33・・・電流リミッタ 37・・・電源端子38・
・・電流検出用抵抗 39・・・DAIンバータ40・
・・定電圧電源 50・・・電流検出器52・・・
二」ンパレータ 53・・・ノリツブフロップ54・
・・符号器 60・・・出力リレ一部。
Claims (5)
- (1)被測定CMOS IC(アイシー)にラッチアッ
プを起させるためにその入力端子または出力端子に振幅
可変のパルスを印加するためのパルス発生手段と、前記
ラッチアップ発生時に前記CMOS IC(アイシー)
に定常電流を流す状態とする最小電流である臨界電流よ
りも小さな定常電流に制限するための電流リミッタと、
瞬時に大電流を供給するためのコンデンサとを含む前記
CMOS IC(アイシー)の電源端子とグランド端子
間に電源電流を供給するための定電圧手段と、前記電源
電流を取り出すための電流取り出し手段と、前記電流取
り出し手段の出力を増幅し前記電源電流のピーク値を検
出する電流検出手段と、前記CMOS IC(アイシー
)の電源端子に流れる静的電源電流と、前記入力端子ま
たは出力端子の静的電圧電流曲線とを測定するための電
圧電流曲線測定手段とを含み、測定に先立ち、前記電圧
電流曲線測定手段によって、前記CMOS IC(アイ
シー)の初期静的電源電流と初期静的電圧電流曲線とを
測定し、そののちに、前記パルス発生手段のパルスの振
幅を所定回数のパルス発生ごとに大きくせしめて、前記
電流検出手段がラッチアップの発生を検出するべく前記
パルスの振幅の増大を続けることにより、CMOS I
C(アイシー)のラッチアップ耐量を測定し、前記ラッ
チアップ耐量の測定の過程において前記電圧電流曲線測
定手段によって静的電源電流と静的電圧電流曲線とを測
定し、この静的電源電流と静的電圧電流曲線とを、前記
初期静的電源電流と前記初期静的電圧電流とを比較する
ことにより、前記CMOS IC(アイシー)の良否を
判断することを特徴とする集積回路測定装置。 - (2)前記電流取り出し手段が、十分に低い抵抗値を有
する抵抗である特許請求の範囲第1項記載の集積回路測
定装置。 - (3)前記電流取り出し手段が磁気結合により前記電源
電流を取り出すものである特許請求の範囲第1項記載の
集積回路測定装置。 - (4)前記電流検出手段が、増幅器と、その増幅器の出
力を一方の端子に、複数の異なった参照電圧を他方の端
子に印加された複数のコンパレータとを含む特許請求の
範囲第1項記載の集積回路測定装置。 - (5)前記定電圧手段が、前記電流検出手段がラッチア
ップを検出したとき、ただちに前記電源電流を切断する
ものである特許請求の範囲第1項記載の集積回路測定装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60214344A JPS6273170A (ja) | 1985-09-27 | 1985-09-27 | 集積回路測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60214344A JPS6273170A (ja) | 1985-09-27 | 1985-09-27 | 集積回路測定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6273170A true JPS6273170A (ja) | 1987-04-03 |
Family
ID=16654206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60214344A Pending JPS6273170A (ja) | 1985-09-27 | 1985-09-27 | 集積回路測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6273170A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990084676A (ko) * | 1998-05-09 | 1999-12-06 | 윤종용 | 래치-업 측정 장치 |
WO2011161819A1 (ja) * | 2010-06-25 | 2011-12-29 | 富士通株式会社 | 電源電流測定装置、電源電流測定装置を含む試験装置、及び電源電流測定装置を含む情報処理装置 |
-
1985
- 1985-09-27 JP JP60214344A patent/JPS6273170A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990084676A (ko) * | 1998-05-09 | 1999-12-06 | 윤종용 | 래치-업 측정 장치 |
WO2011161819A1 (ja) * | 2010-06-25 | 2011-12-29 | 富士通株式会社 | 電源電流測定装置、電源電流測定装置を含む試験装置、及び電源電流測定装置を含む情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8054085B2 (en) | Programmable gain trans-impedance amplifier overload recovery circuit | |
EP0811850B1 (en) | High resolution supply current test system | |
US5731700A (en) | Quiescent power supply current test method and apparatus for integrated circuits | |
US4516076A (en) | Fault detection arrangement for relay switching system | |
JPH03181867A (ja) | 信号処理回路及び変換器回路 | |
US6404220B1 (en) | IC testing method and IC testing device using the same | |
US6777946B2 (en) | Cell buffer with built-in test | |
US5744967A (en) | Apparatus for detecting intermittent and continuous faults in multiple conductor wiring and terminations for electronic systems | |
JPH0933618A (ja) | 半導体集積回路の閾値特性測定方法および装置 | |
JPS6273170A (ja) | 集積回路測定装置 | |
US10944259B2 (en) | System and method for over voltage protection in both positive and negative polarities | |
EP1635183B1 (en) | Device for monitoring quiescent current of an electronic device | |
US20030030446A1 (en) | Method for providing compensation current and test device using the same | |
WO1986005277A1 (en) | Method and circuit for detecting a fault condition | |
JPH06113553A (ja) | Acアダプタ | |
JPH0611510Y2 (ja) | 電圧印加電流測定装置 | |
JPH07128375A (ja) | 電圧検出装置 | |
JPS61207974A (ja) | 集積回路測定装置 | |
JPH058764B2 (ja) | ||
Hatzopoulos et al. | Current conveyor based test structures for mixed-signal circuits | |
Siskos et al. | A current conveyor based BIC sensor for current monitoring in mixed-signal circuits | |
JP4230589B2 (ja) | 測定システム | |
DE102020123778B4 (de) | Komparator mit gemeinsamem gate und sicherungslesegerät | |
JPH0664119B2 (ja) | Cmos素子のラッチアップ現象測定方法 | |
WO2023026839A1 (ja) | インピーダンス測定装置 |