JPS627240A - 同期判定方式 - Google Patents
同期判定方式Info
- Publication number
- JPS627240A JPS627240A JP60147258A JP14725885A JPS627240A JP S627240 A JPS627240 A JP S627240A JP 60147258 A JP60147258 A JP 60147258A JP 14725885 A JP14725885 A JP 14725885A JP S627240 A JPS627240 A JP S627240A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bits
- synchronization
- circuit
- data bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野ン
本発明は同期判足万式に関し、特に伝送路ケ暗号化しｔ
暗号通信の［同期判定方式に関する。
暗号通信の［同期判定方式に関する。
（従来の技術］
従来データ伝送に際し、識別ビット全件ってデータを送
るときは情報の漏洩などの問題があるので、秘匿性を確
保する友め特別に変換して暗号化され几信号として伝送
する。受信側では逆変換して復号化された平文の受信信
号を出力している。
るときは情報の漏洩などの問題があるので、秘匿性を確
保する友め特別に変換して暗号化され几信号として伝送
する。受信側では逆変換して復号化された平文の受信信
号を出力している。
その暗号化された信号の同期状況の崩れ全監視する定め
に、送信＠たら受信（１１１ＶＣ−同期信号を第６因に
示すよりに伝送信号には同期監視信号を２個の識別ビッ
トの間に挿入している。そのｔめ入力信号よりも伝送信
号が長くなり、入力信号と伝送信号’ｋＵ−速度で送る
とき探、伝送時間が長くなるばかりでなくメモリなどを
追加する必要がある。
に、送信＠たら受信（１１１ＶＣ−同期信号を第６因に
示すよりに伝送信号には同期監視信号を２個の識別ビッ
トの間に挿入している。そのｔめ入力信号よりも伝送信
号が長くなり、入力信号と伝送信号’ｋＵ−速度で送る
とき探、伝送時間が長くなるばかりでなくメモリなどを
追加する必要がある。
また同一時間で伝送するときは、伝送速度を上げる必要
があるが、一般には入力信号は標準回線であるので伝送
信号は標準回線とインタフェースがとれず一段上位の標
準回線？使りなどの処置が必要となる。
があるが、一般には入力信号は標準回線であるので伝送
信号は標準回線とインタフェースがとれず一段上位の標
準回線？使りなどの処置が必要となる。
例えば同期監視信号を挿入した伝送方法の一例として第
５図に示す工うな構成があり、つぎにその説明を行ワ。
５図に示す工うな構成があり、つぎにその説明を行ワ。
送信信号１２０は、鍵信号１２５ＦＣより制御され几擬
似乱数発生器２１〃１ら出力したＯまｆｃは１の擬似乱
数により、加算器２２で暗号化された伝送信号１２１と
して出力される。また擬似乱数発生器２１から出力しｔ
同期監視信号１２８は、多重化回路２３で伝送信号１２
１に増込まれ、その出力は識別部Ｆとデータ部１）Ａの
ほかに同期監視部８ｉ含む第６図に示す工りな伝送信号
１２２として他端の端末である分離回路２４に入力する
。
似乱数発生器２１〃１ら出力したＯまｆｃは１の擬似乱
数により、加算器２２で暗号化された伝送信号１２１と
して出力される。また擬似乱数発生器２１から出力しｔ
同期監視信号１２８は、多重化回路２３で伝送信号１２
１に増込まれ、その出力は識別部Ｆとデータ部１）Ａの
ほかに同期監視部８ｉ含む第６図に示す工りな伝送信号
１２２として他端の端末である分離回路２４に入力する
。
−万分離回路２４では、伝送信号１２２Ｐら同期監視信
号１２９が分離されて伝送信号１２３が出力し、鍵信号
１２５と同一の内容で構成される鍵信号１２７で制御さ
れる擬似乱数発生器２６からの出力と伝送信号１２３と
が加算器２７に入力し、ここで復号されて受信信号１２
４が出力する。
号１２９が分離されて伝送信号１２３が出力し、鍵信号
１２５と同一の内容で構成される鍵信号１２７で制御さ
れる擬似乱数発生器２６からの出力と伝送信号１２３と
が加算器２７に入力し、ここで復号されて受信信号１２
４が出力する。
ま几擬似乱数発生器２６から出力する同期監視信号１３
０と同期監視信号１２９とは比較判定回路２５にて同期
の良否を判足し、その結果上判定結果出力信号１２６と
して出力する。
０と同期監視信号１２９とは比較判定回路２５にて同期
の良否を判足し、その結果上判定結果出力信号１２６と
して出力する。
（発明が解決しようとする問題点）
本発明が解決しよりとする従来の技術の問題点は上述の
ように、同期監視信号を追加することにより入力信号と
伝送信号との伝送速度が異なり筐たは伝送時間が長くな
り伝送効率が低下するという点にある。
ように、同期監視信号を追加することにより入力信号と
伝送信号との伝送速度が異なり筐たは伝送時間が長くな
り伝送効率が低下するという点にある。
従って本発明の目的は、上記欠点？解決した同期判定方
式全提供することにある。
式全提供することにある。
（問題点を解決するための手段）
本発明の同期判定方式は、前後にあらかじめ定められた
識別ビットｔ−伴いあらかじめ定められ友ビット数の整
数倍のビット数のデータ全伝送する伝送路全暗号化した
暗号通信の暗号同期の判定を行９向期判足万式において
、受信側で復号化され比信号の識別ビット間のデータビ
ット数を監視し前記データビット数があらかじめ定めら
れ九ビット数の整数倍となるか否かの判定結果を出力す
る同期監視判定手段を備えて構成される。
識別ビットｔ−伴いあらかじめ定められ友ビット数の整
数倍のビット数のデータ全伝送する伝送路全暗号化した
暗号通信の暗号同期の判定を行９向期判足万式において
、受信側で復号化され比信号の識別ビット間のデータビ
ット数を監視し前記データビット数があらかじめ定めら
れ九ビット数の整数倍となるか否かの判定結果を出力す
る同期監視判定手段を備えて構成される。
（実施例〉
次に本発明について実施例を示す９面を参照して詳細に
説明する。第１囚は本発明の一実施例の構成を示すブロ
ック図、第２図（ａ）は送信または受信信号の構成の一
例を示す構成図、第２［Ｖ（ｂ）は同期の崩れたときの
送信または受信信号の構成の一例を示す構ｆｆ因、第３
内は送信または受信信号の識別ビットの構成の一例を示
す構放幽、第４図は同期監視判定回路の構成の一例を示
すブロック図である。
説明する。第１囚は本発明の一実施例の構成を示すブロ
ック図、第２図（ａ）は送信または受信信号の構成の一
例を示す構成図、第２［Ｖ（ｂ）は同期の崩れたときの
送信または受信信号の構成の一例を示す構ｆｆ因、第３
内は送信または受信信号の識別ビットの構成の一例を示
す構放幽、第４図は同期監視判定回路の構成の一例を示
すブロック図である。
本発明の実施例の概要について説明する。
暗号化された信号を伝送するにろ几って、伝送信号のデ
ータビットが、あらかじめ定められたビット数の整数倍
になるよう構成され、そのデータビットの前後に識別ビ
ット’ｔ−伴っており、受信側では伝送信号のデータビ
ットのビット数を計測して、あらかじめ定められたビッ
ト数で除したときの剰余の有無により、同期の崩れの有
無を判足する方法を採用したものである。これによって
伝送信号全暗号化しても入力信号と伝送信号との長さが
同一となるので、伝送に際してその効率が変らないとい
り特徴がある。
ータビットが、あらかじめ定められたビット数の整数倍
になるよう構成され、そのデータビットの前後に識別ビ
ット’ｔ−伴っており、受信側では伝送信号のデータビ
ットのビット数を計測して、あらかじめ定められたビッ
ト数で除したときの剰余の有無により、同期の崩れの有
無を判足する方法を採用したものである。これによって
伝送信号全暗号化しても入力信号と伝送信号との長さが
同一となるので、伝送に際してその効率が変らないとい
り特徴がある。
ここで本発明の実施例の構成と動作について説明する。
第１図を参照するに、本実施例は擬似乱数発生器１およ
び３と、加算器２お工び４と、同期監視部８ｉ含５と全
備えている。
び３と、加算器２お工び４と、同期監視部８ｉ含５と全
備えている。
あらかじめ足められたビット数の整数倍となるよりなテ
ータビット會含む送信信号１００は、鍵信号１０３によ
り制御される擬似乱数発生器１から出力したＯまたはｌ
の擬似乱数信号にエフ加算器２で暗号化され第２ｆ９（
ａ）に示す伝送信号１０１として出力される。伝送信号
１０１ｆｌ伝送線に導かれ受信側の加算器４＆Ｃ入力す
る〇 −万、鍵信号１０３と同一の内容で構成される鍵信号１
０４［Ｊ：り制御された擬似乱数発生器３から出力した
擬似乱数信号は加算器４ｉＣ入力され、上述の伝送信号
１０１と加算されて、復号された受信信号１０２が出力
する。
ータビット會含む送信信号１００は、鍵信号１０３によ
り制御される擬似乱数発生器１から出力したＯまたはｌ
の擬似乱数信号にエフ加算器２で暗号化され第２ｆ９（
ａ）に示す伝送信号１０１として出力される。伝送信号
１０１ｆｌ伝送線に導かれ受信側の加算器４＆Ｃ入力す
る〇 −万、鍵信号１０３と同一の内容で構成される鍵信号１
０４［Ｊ：り制御された擬似乱数発生器３から出力した
擬似乱数信号は加算器４ｉＣ入力され、上述の伝送信号
１０１と加算されて、復号された受信信号１０２が出力
する。
また、同期監視利足回路５に入力する受信信号１０２の
同期が正常のときは第２図（ａ） Ｉｃ示す受信または
送信信号全構成しているので、２個の識別ビットＦｉＣ
はさまれたデータビットのビット数ｔ計測し、これがあ
らかじめ足められたビット数（例えば８ピツト）の整数
倍になっていること金確認して、同期が正常であるとい
り判定結果出力信号１０５’ｅ出力する。識別ビットＦ
の一例に第３図に示すよりな形態？しており、受信信号
１０２の同期が崩れたときでも、識別ビットと同様のビ
ラトラ槽底され几部分全検出して識別ビットと判定する
部分がある確率で出現する。その−例全第２図（ｂ）に
示している。この場合も識別と、トＦと判定された部分
［はさまれたデータビットＯＤＡのビット数全計測し、
これがあら刀１じめ定められ之ビット数の整数倍でない
ことを確認して、同期が異常であるといワ判足結果出力
信号１０５紮出力する。
同期が正常のときは第２図（ａ） Ｉｃ示す受信または
送信信号全構成しているので、２個の識別ビットＦｉＣ
はさまれたデータビットのビット数ｔ計測し、これがあ
らかじめ足められたビット数（例えば８ピツト）の整数
倍になっていること金確認して、同期が正常であるとい
り判定結果出力信号１０５’ｅ出力する。識別ビットＦ
の一例に第３図に示すよりな形態？しており、受信信号
１０２の同期が崩れたときでも、識別ビットと同様のビ
ラトラ槽底され几部分全検出して識別ビットと判定する
部分がある確率で出現する。その−例全第２図（ｂ）に
示している。この場合も識別と、トＦと判定された部分
［はさまれたデータビットＯＤＡのビット数全計測し、
これがあら刀１じめ定められ之ビット数の整数倍でない
ことを確認して、同期が異常であるといワ判足結果出力
信号１０５紮出力する。
なおこの場合、連続した識別ビットの組数が第２図（ａ
）と第２囚（ｂ）との間で異っているが、通常はデータ
ビットの間にある識別ビットは、伝送開始または終了金
示すものであれば単数でも複数でもよく、信号ビットの
ないときに識別ビットが連続して伝送され１いゐことが
多い。
）と第２囚（ｂ）との間で異っているが、通常はデータ
ビットの間にある識別ビットは、伝送開始または終了金
示すものであれば単数でも複数でもよく、信号ビットの
ないときに識別ビットが連続して伝送され１いゐことが
多い。
次に、同期監視判定回路５の一例について第４図全参照
して詳細全説明する。
して詳細全説明する。
同期監視判定回路５はフレームパターン検出回路１１と
、フレーム間隔ビット計数カウ／り１２と、判定回路１
３と、正常パルスカウノタ１４と、異常パルスカウンタ
１５と、スリップフロップ回路１６と全備えている。
、フレーム間隔ビット計数カウ／り１２と、判定回路１
３と、正常パルスカウノタ１４と、異常パルスカウンタ
１５と、スリップフロップ回路１６と全備えている。
受信信号１２０は、フレームバター／検出回路１１お工
ひフレーム間隔ビット計数カウ／り１２に入力し、フレ
ームパターン検出回路１１′ｔＳはデータビットに前置
される識別ビットとデータビットに後置される識別ビッ
トと音検知して、フレーム間隔ビット計数カウ／り１２
お工び判定回路１３にトリガ信号１２１全送り、フレー
ム間隔ビット計数カウ／り１２で識別ビット間のデータ
ビット数Ｎ全計数して判定回路１３へ出力する。判定回
路１３では、計数されたデータビット数Ｎがめら７ｙλ
しめ定められたビット数（例えば８ピツト）の整数倍に
なると＠は正常パルス信号１２２を正常パルス計数カウ
ンタ１４Ｖｃ１整数倍にならないときは異常パルス信号
１２３全異常パルス計数カウンタ１５にそれぞれ出力す
る。
ひフレーム間隔ビット計数カウ／り１２に入力し、フレ
ームパターン検出回路１１′ｔＳはデータビットに前置
される識別ビットとデータビットに後置される識別ビッ
トと音検知して、フレーム間隔ビット計数カウ／り１２
お工び判定回路１３にトリガ信号１２１全送り、フレー
ム間隔ビット計数カウ／り１２で識別ビット間のデータ
ビット数Ｎ全計数して判定回路１３へ出力する。判定回
路１３では、計数されたデータビット数Ｎがめら７ｙλ
しめ定められたビット数（例えば８ピツト）の整数倍に
なると＠は正常パルス信号１２２を正常パルス計数カウ
ンタ１４Ｖｃ１整数倍にならないときは異常パルス信号
１２３全異常パルス計数カウンタ１５にそれぞれ出力す
る。
正常パルス計数カウンタ１４ば、カウントした値があら
かじめ定められ定数Ａに達したときに、正常パルス１２
４を出力しクリップフロツブ回路１６ケ通じて同期が正
常であるといり判定結果出力信号１２６を出力する。同
時に異常パルス計数カウンタ１５全リセツトする。また
、異常パルス計数カウンタ１５では、カウントしｔ値が
あらかじめ定められた数Ｂに達したときに、異常パルス
１２５ｔ−出力し７リツプフロツプ（ロ）路１６全通じ
て同期が異常であるといり判定結果出刃信号１２６七出
力する。同時に正常パルス計数カランタ１４をリセット
する。
かじめ定められ定数Ａに達したときに、正常パルス１２
４を出力しクリップフロツブ回路１６ケ通じて同期が正
常であるといり判定結果出力信号１２６を出力する。同
時に異常パルス計数カウンタ１５全リセツトする。また
、異常パルス計数カウンタ１５では、カウントしｔ値が
あらかじめ定められた数Ｂに達したときに、異常パルス
１２５ｔ−出力し７リツプフロツプ（ロ）路１６全通じ
て同期が異常であるといり判定結果出刃信号１２６七出
力する。同時に正常パルス計数カランタ１４をリセット
する。
なお、あらかじめ定めた数Ａ−８は、一般にはＡ）Ｂ″
′Ｃあって、例えばＡ＝、、３・Ｂ＝１とてれは異常パ
ルス信号１２３が１回出現すると判定結果出刃信号１２
６は異常であるといり出方となり、正常パルス信号１２
２は３回出現丁ゐと判定結果出力信号１２６は正常でろ
ゐといフ出カとなる。
′Ｃあって、例えばＡ＝、、３・Ｂ＝１とてれは異常パ
ルス信号１２３が１回出現すると判定結果出刃信号１２
６は異常であるといり出方となり、正常パルス信号１２
２は３回出現丁ゐと判定結果出力信号１２６は正常でろ
ゐといフ出カとなる。
従って異常パルス信号の出たときにすみや〃）に判定結
果が異常となり、正常パルス信号に戻ったときでもある
程度の確認回数を重ね友後に判定結果全正常としている
。
果が異常となり、正常パルス信号に戻ったときでもある
程度の確認回数を重ね友後に判定結果全正常としている
。
以上のよりに判定結果出力信号１０５が異常となっ几と
きは、受信信号】０２の供給先に判定結果出力信号１０
５を併せて供給して受信信号が異常であることを出方す
る一万、別の方法で鍵信号の再確認または改訂全行つな
どの処置にエフ正常作動に回復させる。
きは、受信信号】０２の供給先に判定結果出力信号１０
５を併せて供給して受信信号が異常であることを出方す
る一万、別の方法で鍵信号の再確認または改訂全行つな
どの処置にエフ正常作動に回復させる。
（発明の効果）
以上詳細に説明したエワに、本発明の同期判定方式は、
暗号通信に際して送信信号中のデータビット信号があら
η為しめ定められたビット数の整数倍になるよう構成し
て、識別ビット信号間のビット数で検出することにより
同期判定結果が得られるので、暗号化しても送信信号と
１可−伝送速度で通信ができ伝送効率が低下しないとい
り効果がある０
暗号通信に際して送信信号中のデータビット信号があら
η為しめ定められたビット数の整数倍になるよう構成し
て、識別ビット信号間のビット数で検出することにより
同期判定結果が得られるので、暗号化しても送信信号と
１可−伝送速度で通信ができ伝送効率が低下しないとい
り効果がある０
第１図は本発明の一実施例の構成を示すブロック図、第
２図（ａ）は送信ま友は受信信号の構成の一例を示す構
成図、第２図世）は同期の崩れたときの送信または受信
信号の構成の一例全示す構成図、第３図は送信まｆｃは
受信信号の識別ビットのｍ成の一例を示す構成図、第４
図は同期監視判定回路の構成の一例を示すブロック図、
第５図は従来技術の構成の一例會示すブロック園、第６
図は従来技術の伝送信号の′ａ成の一例金示す構成図。 １・３・・・擬似乱数発生器、２・４・・・加算器、５
・・・同期監視判定回路。 茅 １ 回 Ｆ： 勇万り巳ヴｒ ＤＡ：デ°−ｙビット考Ｆ
２ 図（ｄ） Ｆ：ｌリビットＩＪＤＡ：データビ・ソト茅２ 図 Ｕ
す 「］研Ｈ匝■彊「］ 第 ３ 図 １２θ翼じ傷Ｐ、ダ １２４：正槃ノ＼°
ルス１２１： ｌ−’７ガＡ１チ ／２
５： ＄５／Ｙ７Ｌス１２２：Ｚ＠ｖ）Ｌ力信号
／２１：判Ｌ’？ｇｊｌ；に’ＪＩＸｑ１２３：玖
孝ｔＶルＡ枢号 竿４ 図 Ｆ−懺ヂ）Ｊビヴト ｖＡ ： テークビ′ット Ｓ： アロ咀璽双ピット ノＡし 乙 Ｆ］
２図（ａ）は送信ま友は受信信号の構成の一例を示す構
成図、第２図世）は同期の崩れたときの送信または受信
信号の構成の一例全示す構成図、第３図は送信まｆｃは
受信信号の識別ビットのｍ成の一例を示す構成図、第４
図は同期監視判定回路の構成の一例を示すブロック図、
第５図は従来技術の構成の一例會示すブロック園、第６
図は従来技術の伝送信号の′ａ成の一例金示す構成図。 １・３・・・擬似乱数発生器、２・４・・・加算器、５
・・・同期監視判定回路。 茅 １ 回 Ｆ： 勇万り巳ヴｒ ＤＡ：デ°−ｙビット考Ｆ
２ 図（ｄ） Ｆ：ｌリビットＩＪＤＡ：データビ・ソト茅２ 図 Ｕ
す 「］研Ｈ匝■彊「］ 第 ３ 図 １２θ翼じ傷Ｐ、ダ １２４：正槃ノ＼°
ルス１２１： ｌ−’７ガＡ１チ ／２
５： ＄５／Ｙ７Ｌス１２２：Ｚ＠ｖ）Ｌ力信号
／２１：判Ｌ’？ｇｊｌ；に’ＪＩＸｑ１２３：玖
孝ｔＶルＡ枢号 竿４ 図 Ｆ−懺ヂ）Ｊビヴト ｖＡ ： テークビ′ット Ｓ： アロ咀璽双ピット ノＡし 乙 Ｆ］
Claims (1)
- 前後にあらかじめ定められた識別ビットを伴いあらかじ
め定められたビット数の整数倍のビット数のデータを伝
送する伝送路を暗号化した暗号通信の暗号同期の判定を
行う同期判定方式において、受信側で復号化された信号
の識別ビット間のデータビット数を監視し前記データビ
ット数があらかじめ定められたビット数の整数倍となる
か否かの判定結果を出力する同期監視判定手段を備えて
なる同期判定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147258A JPS627240A (ja) | 1985-07-03 | 1985-07-03 | 同期判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147258A JPS627240A (ja) | 1985-07-03 | 1985-07-03 | 同期判定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS627240A true JPS627240A (ja) | 1987-01-14 |
Family
ID=15426161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60147258A Pending JPS627240A (ja) | 1985-07-03 | 1985-07-03 | 同期判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS627240A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5362921A (en) * | 1976-11-18 | 1978-06-05 | Nippon Telegr & Teleph Corp <Ntt> | Frame synchronous circuit |
| JPS5513585A (en) * | 1978-07-14 | 1980-01-30 | Nippon Telegr & Teleph Corp <Ntt> | Frame synchronizing circuit |
| JPS5552652A (en) * | 1978-10-13 | 1980-04-17 | Nippon Telegr & Teleph Corp <Ntt> | Frame synchronizing unit |
-
1985
- 1985-07-03 JP JP60147258A patent/JPS627240A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5362921A (en) * | 1976-11-18 | 1978-06-05 | Nippon Telegr & Teleph Corp <Ntt> | Frame synchronous circuit |
| JPS5513585A (en) * | 1978-07-14 | 1980-01-30 | Nippon Telegr & Teleph Corp <Ntt> | Frame synchronizing circuit |
| JPS5552652A (en) * | 1978-10-13 | 1980-04-17 | Nippon Telegr & Teleph Corp <Ntt> | Frame synchronizing unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100770485B1 (ko) | 암호 정보 수신 장치 및, 수신기와 송신기의 재동기화 방법 | |
| US10182039B2 (en) | Encrypted and authenticated data frame | |
| JPH0324107B2 (ja) | ||
| JP4855157B2 (ja) | ビット速度判定装置 | |
| US11563773B2 (en) | Methods, systems, and computer readable media for software-based emulation of media access control security (MACsec) | |
| US4977596A (en) | Cryptographic synchronization recovery by measuring randomness of decrypted data | |
| JPS627240A (ja) | 同期判定方式 | |
| US20010023493A1 (en) | Signal used in the transmission of data in a communication system | |
| JP2007116752A (ja) | 複合化データの正しさを確認する方法 | |
| CN113556332A (zh) | 一种数据加密传输方法 | |
| JP2003124924A (ja) | データの安全性確認方法及び暗号装置 | |
| JP2000041027A (ja) | ビット誤り率測定方式 | |
| US7327689B2 (en) | Data processing equipment with multi-function trace message processor | |
| JPS63108828A (ja) | デイジタル回線の監視方法 | |
| JPS6282838A (ja) | 同期方式 | |
| KR101081773B1 (ko) | 이더넷 ｌａｎ에서 프레임 보안을 위한 물리 계층 데이터 보안 장치 및 방법 | |
| EP0345845A2 (en) | Enciphering and deciphering device for high bit-rate transmission systems | |
| JP2581138B2 (ja) | 秘密通信同期方式 | |
| EP2197174A1 (en) | Method for encryption and authentication of a data signal | |
| JPS6339229A (ja) | 暗号同期装置 | |
| KR100264858B1 (ko) | 데이터전송시스템의구간에러체크방법 | |
| JPS6338341A (ja) | 暗号化及び復号化装置 | |
| JPH01188134A (ja) | 秘匿通信の誤り検出方式 | |
| JPH0730617A (ja) | 装置内自己監視規制制御方式 | |
| CA1340092C (en) | Method and means for combining and managing personal verification and message authentication encryptions for network |