JPS6271265A - 記憶装置 - Google Patents

記憶装置

Info

Publication number
JPS6271265A
JPS6271265A JP60209971A JP20997185A JPS6271265A JP S6271265 A JPS6271265 A JP S6271265A JP 60209971 A JP60209971 A JP 60209971A JP 20997185 A JP20997185 A JP 20997185A JP S6271265 A JPS6271265 A JP S6271265A
Authority
JP
Japan
Prior art keywords
peripheral circuit
memory cell
type
circuit
cell array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60209971A
Other languages
English (en)
Other versions
JP2625415B2 (ja
Inventor
Shinji Nakazato
伸二 中里
Hideaki Uchida
英明 内田
Yoshikazu Saito
良和 斉藤
Masahiro Yamamura
山村 雅宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60209971A priority Critical patent/JP2625415B2/ja
Publication of JPS6271265A publication Critical patent/JPS6271265A/ja
Priority to US07/645,351 priority patent/US5148255A/en
Priority to US07/769,680 priority patent/US5324982A/en
Priority to US08/229,340 priority patent/US5386135A/en
Priority to US08/352,238 priority patent/US5497023A/en
Priority to US08/574,110 priority patent/US6208010B1/en
Application granted granted Critical
Publication of JP2625415B2 publication Critical patent/JP2625415B2/ja
Priority to US10/115,101 priority patent/US6740958B2/en
Priority to US10/377,717 priority patent/US6864559B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体記憶装置に関する。
〔背景技術〕
半導体記憶装置は64に、256にビットの大容量製品
の時代を迎えた。この大容量メモリーの時代に対応すべ
く本願出願人はメモリーの大容量化、高速化、低消費電
力化の観点から検討をすすめてきた。その結果、本出願
人等は、特願昭59−22811号公報に示されるよう
にバイポーラトランジスタとCMO8とを混在させたい
わゆるBi −CMOSメモリーを開発するのに成功し
た。
B1−CMOSメそり−について簡単に説明すると以下
の通りである。
すなわち半導体メモリ内のアドレス回路、タイミング回
路などにおいて、長距離の信号線に寄生する容量を充電
および放電する出力トランジスタ及びファンアウトの大
きな出力トランジスタはバイポーラトランジスタにより
構成され、論理処理、例えば反転、非反転、NAND 
、NOR等を行う論理回路は0M08回路より構成され
ている。0M08回路によって構成された論理回路は低
消費電力であり、この論理回路の出力信号は、低出力イ
ンピーダンスのバイポーラ出力トランジスタを介して長
距離の信号線に伝達される。低出力インピーダンスであ
るバイポーラ出力トランジスタを用いて出力信号を信号
線に伝えるようにしたことにより、信号線の浮遊容量に
対する信号伝播遅延時間の依存性を小さくすることがで
きるという作用によって低消費電力で高速度の半導体メ
モリを得るというものである。
第6図は本願出願人により開発されたBi −0MO8
型の周辺回路を有するBi −CMO3型S−RA、 
Mの一部を示す。
同図に示すBi−0MO8型の5−RAM100はp−
型半導体基板1を用いて形成される。このp−型半導体
基板1には、p整波散層(well)2+p+拡散層(
well)3 、n++埋込層4゜n型ウェル拡散層5
を用いたダブルウェル方式によりアイソレーション層を
不要とした構造となっている。
p型ウェル拡散層3には、nチャンネルMO8電界効果
トランジスタM4 、Ml 1を構成するために、n+
+ソース・ドレイン拡散層6およびp+型タウエル接続
用拡散層7どが形成されている。8はゲート電極を示す
。GNDは接地電位を示す。
また、n型ウェル拡散層5には、バイポーラ・トランジ
スタQlを構成するために、n+製型コレクタ電用拡散
層9ep型ベース拡散層10゜n++エミッタ拡散層1
1などが形成されている。
Cはコレクタ、Eはエミッタ、Bはベースをそれぞれ示
す。12は基板表面を覆う酸化膜であって、この酸化膜
12には電極取り出しのだめの開口が適宜設けられてい
る。
ここで、バイポーラ・トランジスタQ1とMO8電界効
果トランジスタM4は周辺回路部110に形成され、M
O8電界効果トランジスタMllは記憶セルアレイ部1
20に形成される。
第7図は上記5−RAMの一部における回路状態を示す
同図に示すように、周辺回路部110の論理回路は、バ
イポーラ・トランジスタQ1.Q2、MO8電界効果ト
ランジスタMl 、M2 、M3、ダイオードD1など
によって構成される。ここで、バイポーラ・トランジス
タQl、Q2はトーテムポール接続されて論理回路の出
力段を構成する。
MO8電界効果トランジスタMl 、M2はCMO8に
よる前段駆動回路を構成する。つまり、周辺回路部11
0の論理回路はBi−0MO8型に構成されている。R
1はバイポーラ・トランジスタQ1のコレクタ側に寄生
する直列抵抗を示す。
また、記憶セルアレイ部120には、多数の記憶セル1
21が行と列のマトリックス状に配設され、各記憶セル
121の間には、選択のためのワード線Wとデータ線D
O,DIが互いに直交すべく複数本ずつ布線されている
。記憶セル121は、一対のnチャンネルMO8電界効
果トランジスタMl 1 、Ml 2、ギガオーム単位
の高い抵抗値をもつ負荷抵抗R11,R12、およびト
ランスファースイッチとしてのMO8電界効果トランジ
スタMl 3 、Ml 4によって構成され、一種の7
リツプフロツプ型保持回路をなす。
第8図は上記周辺回路部110と記憶セルアレイ部12
0のレイアウト配置関係を部分的に示す。
同図に示すように、周辺回路部110は記憶セルアレイ
部120の周囲に沿っ曵形成される。そして、上述した
ように、周辺回路部110はBi−0MO8型の論理回
路によって、記憶セルアレイ部120はnチャンネルM
O8いわゆるnM。
Sによっ【、それぞれに構成されている。
以上のように、周辺回路部110KBi −0MO8型
の論理回路を用いる構成によって、高速性と低消費電力
性の両方を同時に得ることができるようになっている。
しかしながら、上述したBi−0MO8型の半導体記憶
装置では、次のような問題点のあることが本発明者らに
よって明らかとされた。
すなわち、第6図に示すように、周辺回路部110から
記憶セルアレイ部120に跨がる半導体領域には、pn
p型の寄生バイポーラ・トランジスタQs 1とnpn
型の寄生バイポーラ・トランジスタQs 2が潜在的に
形成されている。さらに、この2つの寄生バイポーラ・
トランジスタQs 1 、 Qs 2は拡散層に寄生す
る抵抗Rsl。
R32を介して互いに結合した形態となっている。
一方、第7図において、電源電圧Vccが太きいときに
は、CMO8型O8回路のスイッチング時に、出力段の
バイポーラ・トランジスタQ1に瞬時的に流れる過渡電
流が増大する。この過渡電流が増大すると、そのバイポ
ーラ・トランジスタQ1が瞬間的に大きく飽和する。
ここで、第6図および第7図において、バイポーラ・ト
ランジスタQ1が瞬間的にでも大きく飽和すると、p−
型基板1とn型ウェル領域4,5とが順バイアスされ、
バイポーラ・トランジスタQ1のコレクタ電位がベース
電位よりも低くなる。
すると、そのバイポーラ・トランジスタQ1のベースB
側からコレクタC側に向けて電流i1が流れる。これに
よりpnp型寄生バイポーラ・トランジスタQslのベ
ース・エミッタ間電圧が発生しこれがオンする。これに
より、pnp型寄生バイポーラ・トランジスタQslに
コレクタ電流五2が流れ、さらにこのコレクタ電流12
がnpn型寄生バイポーラ・トランジスタQs2にベー
ス電流を供給する。この結果、npn型寄生バイポーラ
・トランジスタQs2にコレクタ電流i3が流れるよう
になる。このとき、そのnpn型寄生バイポーラ・トラ
ンジスタQs2のコレクタ電流i3は、記憶セル121
を構成するMO8電界効果トランジスタMllのドレイ
ンから流れる。
仮に第7図に示される上側のメモリセルにおいてNMO
8FETMI 1がオフ、M12がオンし、図示される
如くデータが保持されているとする。
この記憶セル1210MO8電界効果トランジスタMl
lのドレイン電位は、上述したように、非常に高い抵抗
値の負荷抵抗R11で電源電位Vce側に持ち上げられ
るようになっている。従って、上記寄生バイポーラ・ト
ランジスタQsl、Qs2によっ【ドレインから引き出
される電流i3が極く僅かであっても、そのMO3電界
効果トランジスタMllのドレイン電位は簡単に引き下
げられて今までHレベルに保持されていたものがLレベ
ルになり7リツプフロツプが反転し記憶情報が破壊され
る。このような情報破壊は第8図に点線で囲って示すよ
うに、記憶セルアレイ部120内の゛周辺回路部110
に近い部分人にて特に発生しやすいことがわかった。
以上のように、上述した半導体記憶装置では。
例えば動作電源電圧Vccが高いときなどに、バイポー
ラ・トランジスタQ1が飽和しやすく、ゆえに記憶情報
が部分的に破壊される恐れが大きい、と(・う問題点の
あることが本発明者らによって明らかにされた。
〔発明の目的〕
この発明の目的は、周辺回路にB i −CM OS型
論理回路を用いることによって生じる記憶情報の破壊を
確実に防エロできるようにした半導体記憶装置技術を提
供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものを簡単
に説明すれば、下記のとおりである。
すなわち、周辺回路部と記憶セルアレイ部との間にキャ
リアの移動を妨げるような緩衝帯を設けることにより、
周辺回路側と記憶セルアレイ側との間に形成される寄生
バイポーラ・トランジスタの実効的な電流増幅率を低下
させ、これにより、周辺回路にBi−CMO3型O3回
路を用いることKよって生じる記憶情報の部分的な破壊
を確実に防止できるようにする、という目的を達成する
ものである。
〔実施例〕
以下、この発明の代表的な実施例を図面を参照しながら
説明する。
なお、図面において同一符号は同一あるいは相当部分を
示す。
第1図、第2図、第3図、および第4図は、この発明に
よる半導体記憶装置の一実施例を示す。
第1図〜第4図に示す半導体記憶装置は、周辺回路にB
i −CMO8型O8回路を用いた5−RAMであって
、その基本的な構成については、第6図〜第8図に示し
たものと同様である。
すなわち、第1図は第6図に対応するものであって、B
i−CMO8型の周辺回路を有するS−RAMの一部を
示す。
同図ニ示すB i −CM OS型(7)S−RAM1
00はp−型半導体基板1を用いて形成される。このp
−型半導体基板1には、p型分離拡散層2、p型ウェル
拡散層3、n++埋込層4、nMつ2ル拡散層5などが
形成され【(・る。
p型ウェル拡散層3には、nチャンネルMO8電界効果
トランジスタM4 、Ml 1を構成するために、n+
+ソース・ドレイン拡散層6およびp+型タウエル接続
用拡散層7どが形成されている。8はゲート電極を示す
。GNDは接地電位を示す。
また、口型ウェル拡散層5には、バイポーラ・トランジ
スタQlを構成するために、n+梨型コレクタ集電拡散
層9、p型ベース拡散層10、n++エミッタ拡散層1
1などが形成されている。
Cはコレクタ、Eはエミッタ、Bはペースをそれぞれ示
す。12は基板表面を覆う酸化膜であって、この酸化膜
12には電極取り出しのための開口が適宜設けられてい
る。
ここで、バイポーラトランジスタQ1とMO8電界効果
トランジスタM4は周辺回路部110に形成され、MO
8電界効果トランジスタMllは記憶セルアレイ部12
0に形成される。
第2図は第7図に対応するものであって、上記5−RA
Mの一部における回路状態を示す。
同図に示すように、周辺回路部110の論理回路は、バ
イポーラ・トランジスタQl、Q2、MO8t界効果ト
ランジスタMl 、M2 、M3、ダイオードD1など
によって構成される。ここで、バイポーラ・トランジス
タQl、Q2はトーテムポール接続されて論理回路の出
力段を構成する。
MO8電界効果トランジスタMl 、M2は0MO8に
よる前段駆動回路を構成する。つまり、周辺回路部11
0の論理回路はBi −CMO8型に構成されている。
R1はバイポーラ・トランジスタQ1のコレクタ側に寄
生する直列抵抗を示す。
また、記憶セルアレイ部120には、多数の記憶セル1
21が行と列のマトリックス状に配設され、各記憶セル
121の間には、選択のためのワード線Wとデータ線D
o、DIが互いに直交すべく複数本ずつ布線されている
。記憶セル121は、一対のnチャンネルMO8電界効
果トランジスタMll、Ml2、ギガ単位の高い抵抗値
をもつ負荷抵抗R11,R12、およびトランスファー
スイッチとしてのMO8電界効果トランジスタM13゜
Ml4によって構成され、一種の7リツプフロツプ型保
持回路をなす。
第3図は第7図に対応するものであって、上記周辺回路
g110と記憶セルアレイ部120のレイアウト配置関
係を部分的に示す。
同図に示すように、周辺回路部110は記憶セルアレイ
部120の周囲に沿って形成される。そして、上述した
ように、周辺回路部110はBi−CMO3型の論理回
路によって、記憶セルアレイ部120はnチャンネ/I
/MO8いわゆるnM。
Sによって、それぞれに構成されている。
また、第4図は上述した5−RAM100の全体の概要
を示す。
同図に示すように、先ず、上述した5−RAM100は
単一の半導体基板200上に形成される。
この基板200の面積の大部分は記憶セルアレ4部12
0によって占められている。記憶セルアレイ部120は
複数の面に分割形成され、各分割記憶セルアレイ部12
00周辺および間には周辺回路部110が配置されてい
る。さらに、その外側には端子パッド101が配設され
ている。周辺回路部110としては、ワード線デコーダ
およびドライバ部111、データ線デコーダおよび選択
スイッチ部112、データ線プルアップ回路部113な
どが設けられている。
ここで、第1〜第4図に示す5−RAM100では、以
上のような構成に加えて、記憶セルアレイ部120と周
辺回路部110との間にキャリアの移動を阻止する緩衝
帯13(14)が介在させられている。この緩衝帯13
(14)は、第1図に示すように、n+型型数散層91
よって構成される。このn+型型数散層91、バイポー
ラ・トランジスタQ1のn+梨型コレクタ集電拡散層9
と同時に形成されるものであって、その下側にはn++
埋込層14が形成されている。緩衝帯13としてのn+
型型数散層91電源電位VCCに接続される。
以上のように、記憶セルアレイ部120と周辺回路部1
10の間に緩衝帯13を介在させると、前述した寄生バ
イポーラ・トランジスタQsl。
Qs2は、周辺回路部110と記憶セルアレイ部120
との間には形成され難くなり、その代わりに、第1図お
よび第2図に示すように、周辺回路部110と上記緩衝
帯13の間に形成されるようになる。この場合は、周辺
回路部110側から記憶セルアレイ部120側に連送す
るキャリア(電子)が記憶セル121に達する前K、上
記緩衝帯13を構成するn+型型数散層91よって捕捉
されるようになり、これによって周辺回路部110と記
憶セルアレイ部120間での寄生バイポーラ・トランジ
スタの実効的な電流増幅率が実害を生じない程度に低下
せしめられるようになる。この結果、周辺回路にBi−
CMO8型O8回路を用いることによって生じる記憶情
報の部分的な破壊が確実に防止されるようになる。これ
とともに、使用できる電源電圧の範囲を広くとることが
できるようになる。
第5図はこの発明の別の実施例を示す。
同図に示すように、上記緩衝帯13としては、n++ソ
ース・ドレイン拡散層6と同時に形成されるn+型型数
散層61あってもよい。この場合も、そのn′型型数散
層61電源電位Vccに接続することにより、上述した
実施例のものと同様の効果を得ることができる。又、第
1図における緩衝帯(ガートバンド)13は、バイポー
ラ・トランジスタQlのコレクタ拡散層9と同時に形成
してもよい。このようにするとプロセスを簡略化できる
〔効果〕
(1)周辺回路部と記憶セルアレイ部との間にキャリア
の移動を妨げるような緩衝帯を設けることにより、周辺
回路側と記憶セルアレイ側との間に形成される寄生バイ
ポーラ・トランジスタの実効的な電流増幅率を低下させ
ることができ、これにより、周辺回路にB i −CM
 OS型論理回路を用いることによって生じる記憶情報
の部分的な破壊を確実に防止することができるようKな
る、と(・う効果が得られる。
(2)  これとともに、使用可能な動作電源電圧の範
囲を広くとることができる、という効果も得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではな(、その要旨を逸脱しない範囲で種々変更可
能である−ことは(″うまでもない。例えば、上記緩衝
帯13は而あるいは分離拡散層によって構成してもよい
。又、本発明は、Bi−CMO8RAMだけでなくMO
Sメモリにも適用できる。例えば第9図(a)に示され
るようなCMOSインバータとメモリセルとの相互イン
ターフェアランスを防止するためガートバンド13を設
ゆることができる。
〔利用分野〕
以上、本発明者によってなされた発明をその背景となっ
た利用分野であるBi−CMO8型O8RAMの技術に
適用した場合について説明したが、それに限定されるも
のではなく、例えばダイナミック型RAMの技術などに
も適用できる。
【図面の簡単な説明】
第1図はこの発明による半導体記憶装置の部分的な素子
構造の一実施例を示す断面状態図、第2図はこの発明に
よる半導体記憶装置の部分的な回路状態を示す図、 第3図は周辺回路部と記憶セルアレイ部との間における
レイアウト状態を部分的に示す図、第4図はこの発明が
適用される半導体記憶装置の概要を示すレイアウト図、 第5図はこの発明の別の実施例を示す断面状態図、 第6図はこの発明に先立って検討された半導体記憶装置
の構成を部分的に示す断面状態図、第7図は第6図に部
分的に示した半導体記憶装置の回路状態を部分的に示す
図、 第8図は第6図および第5図に示した半導体記憶装置の
部分的なレイアウト状態を示す図、第9図(a)はMO
Sメモリにおける寄生トランジスタの発生のようすを示
す断面図であり、第9図6)は第9図(a)に示される
寄生トランジスタの発生を防止するためにガートバンド
13を設けたメモリーの断面図である。 Zoo・・・半導体記憶装置(S−RAM) 、110
・・・周辺回路部、120・・・記憶セルアレイ、12
1・・・記憶セル、Ql、Q2・・・Bi−CMO8型
O8回路を構成するバイポーラ・トランジスタ、Ml。 M2 、M3 、M4・・・Bi−CMO8型O8回路
を構成するMO8電界効果トランジスタ、Qsl。 Qs2・・・寄生抵抗、13・・・緩衝帯、91.61
・・・緩衝帯を構成する拡散層。 代理人 弁理士  小 川 勝 男  〜゛第  2 
 図 : 第  3  図 第  7  図 第  8  図 第  9  図 ((:L) (幻 /♂′

Claims (1)

  1. 【特許請求の範囲】 1、メモリセルとスイッチング回路との間に、キャリア
    の移動を阻止する緩衝帯を介在させてなる記憶装置。 2、スイッチング回路はバイポーラ素子と絶縁ゲート型
    電界効果トランジスタとの複合回路からなることを特徴
    とする特許請求の範囲第1項記載の記憶装置。 3、上記緩衝帯として電源電位に接続された拡散層が設
    けられていることを特徴とする特許請求の範囲第1項記
    載の記憶装置。
JP60209971A 1985-09-25 1985-09-25 記憶装置 Expired - Lifetime JP2625415B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP60209971A JP2625415B2 (ja) 1985-09-25 1985-09-25 記憶装置
US07/645,351 US5148255A (en) 1985-09-25 1991-01-23 Semiconductor memory device
US07/769,680 US5324982A (en) 1985-09-25 1991-10-02 Semiconductor memory device having bipolar transistor and structure to avoid soft error
US08/229,340 US5386135A (en) 1985-09-25 1994-04-12 Semiconductor CMOS memory device with separately biased wells
US08/352,238 US5497023A (en) 1985-09-25 1994-12-08 Semiconductor memory device having separately biased wells for isolation
US08/574,110 US6208010B1 (en) 1985-09-25 1995-12-18 Semiconductor memory device
US10/115,101 US6740958B2 (en) 1985-09-25 2002-04-04 Semiconductor memory device
US10/377,717 US6864559B2 (en) 1985-09-25 2003-03-04 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60209971A JP2625415B2 (ja) 1985-09-25 1985-09-25 記憶装置

Publications (2)

Publication Number Publication Date
JPS6271265A true JPS6271265A (ja) 1987-04-01
JP2625415B2 JP2625415B2 (ja) 1997-07-02

Family

ID=16581711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60209971A Expired - Lifetime JP2625415B2 (ja) 1985-09-25 1985-09-25 記憶装置

Country Status (1)

Country Link
JP (1) JP2625415B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660414A1 (en) * 1993-12-21 1995-06-28 Sony Corporation Semiconductor device
US6552407B1 (en) 1998-09-07 2003-04-22 Hitachi, Ltd. Communication module having a structure for reducing crosstalk

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587860A (ja) * 1981-07-06 1983-01-17 Hitachi Ltd 半導体記憶装置
JPS5827357A (ja) * 1981-08-12 1983-02-18 Hitachi Ltd 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587860A (ja) * 1981-07-06 1983-01-17 Hitachi Ltd 半導体記憶装置
JPS5827357A (ja) * 1981-08-12 1983-02-18 Hitachi Ltd 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0660414A1 (en) * 1993-12-21 1995-06-28 Sony Corporation Semiconductor device
US6552407B1 (en) 1998-09-07 2003-04-22 Hitachi, Ltd. Communication module having a structure for reducing crosstalk

Also Published As

Publication number Publication date
JP2625415B2 (ja) 1997-07-02

Similar Documents

Publication Publication Date Title
US4769561A (en) Bipolar transistor-field effect transistor composite circuit
US6208010B1 (en) Semiconductor memory device
EP0528956B1 (en) BASIC CELL FOR BiCMOS GATE ARRAY
EP0280236B1 (en) Method of manufacturing an insulated-gate semicustom integrated circuit
US6864559B2 (en) Semiconductor memory device
US20040108532A1 (en) Embedded DRAM gain memory cell
JPH0795395B2 (ja) 半導体集積回路
JP2845869B2 (ja) 半導体集積回路装置
JPS61128557A (ja) 半導体メモリ装置
JPH0799255A (ja) 半導体集積回路装置
JPS6251316A (ja) 一方向導通形スイツチング回路
US4868628A (en) CMOS RAM with merged bipolar transistor
US3585613A (en) Field effect transistor capacitor storage cell
US3582975A (en) Gateable coupling circuit
JPS6271265A (ja) 記憶装置
JPH10290519A (ja) 半導体集積回路装置
JP3274561B2 (ja) 半導体集積回路
JPH0456466B2 (ja)
JPS61218153A (ja) 半導体集積回路装置
JPH1093024A (ja) 半導体集積回路装置
JPH0230117B2 (ja)
JPS6226691A (ja) 半導体集積回路装置
JPH03116867A (ja) 半導体集積回路装置
JPS61269361A (ja) 半導体集積回路装置
JPH0210865A (ja) 半導体集積回路装置及びその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term