JPS6270923A - Integrated circuit containing oscillating circuit - Google Patents

Integrated circuit containing oscillating circuit

Info

Publication number
JPS6270923A
JPS6270923A JP60208657A JP20865785A JPS6270923A JP S6270923 A JPS6270923 A JP S6270923A JP 60208657 A JP60208657 A JP 60208657A JP 20865785 A JP20865785 A JP 20865785A JP S6270923 A JPS6270923 A JP S6270923A
Authority
JP
Japan
Prior art keywords
oscillation
circuit
signal
clock
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60208657A
Other languages
Japanese (ja)
Inventor
Akira Kikuchi
明 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60208657A priority Critical patent/JPS6270923A/en
Publication of JPS6270923A publication Critical patent/JPS6270923A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To decrease the power consumption by using a switching means to supply selectively the oscillation signal of one of two oscillating circuits to a system clock generating circuit. CONSTITUTION:A microcomputer 1 contains two oscillating circuits 5 and 2 for the original oscillation and a timepiece respectively. A switching circuit 11 works to supply selectively the oscillation signal of the circuit 5 and 2 to a system clock generating circuit 12. A control register 14 produces the switching control signal for the circuit 11. Thus a system clock phiC is usually produced based on the slow signal of the circuit 2. Then a system is actuated slowly. While the circuit 11 is switched to produce a fast clock phiC based on the original oscillation signal only when the fast processing is required. In such a way, the power consumption is greatly decreased.

Description

【発明の詳細な説明】 [技術分野] この発明は、発振制御技術さらには半導体集積回路にお
ける発振信号の形成技術に適用して特に有効な技術に関
し、例えば原発振(システムクロック)用発振回路の他
に時計用発振回路を有するマイクロコンピュータに利用
して有効な技術に関する。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a technology that is particularly effective when applied to oscillation control technology and technology for forming oscillation signals in semiconductor integrated circuits. The present invention also relates to techniques that are effective for use in microcomputers having clock oscillation circuits.

[背景技術] マイクロコンピュータやICを使った計算機等では、シ
ステムの動作用クロック信号(以下システム・クロック
と称する)を作るために、水晶振動子のような発振子を
用いた発振回路が設けられる。このようなデータ処理シ
ステムにおいては、例えばシステムが間欠動作するよう
な場合、原発振を停止させることによりマイクロプロセ
ッサやメモリ等の状態を一時的に停止させることによっ
て、消費電力を減らすことができる。そこで、外部から
の制御信号やCPUからの命令によって、クロックを停
めてシステムを停止させるホールト機能が設けられるこ
とがある。
[Background Art] In computers using microcomputers and ICs, an oscillation circuit using an oscillator such as a crystal oscillator is installed in order to generate a clock signal for system operation (hereinafter referred to as a system clock). . In such a data processing system, for example, when the system operates intermittently, power consumption can be reduced by stopping the original oscillation and thereby temporarily stopping the states of the microprocessor, memory, etc. Therefore, a halt function is sometimes provided to stop the clock and stop the system in response to an external control signal or a command from the CPU.

しかしながら、時計機能を有するマイクロコンピュータ
等のLSIでは1時計用と原発振用とで発振回路を共用
させると、時計を止めるわけにいかないので、上記のよ
うな低消費電力モードを実現することができない。そこ
で、従来、時計用には、32.768kHzの水晶発振
回路を、また原発振(400kHz程度)用には安価な
CR発振回路もしくはセラミック振動子を用いた発振回
路を用いるようにした2つの発振回路を有するマイクロ
コンピュータも提供されている(例えば、[株コ日立製
作所が、昭和59年6月に発行した「日立4ビツト1チ
ツプマイクロコンピユータシステム、8MC840シリ
ーズ、LCD−mユーザーズマニュアル」第三層、第4
.第24.第25頁参照)。
However, in an LSI such as a microcomputer that has a clock function, if the oscillation circuit is shared between the clock and the primary oscillation, the clock cannot be stopped, so it is not possible to realize the low power consumption mode as described above. Can not. Therefore, conventionally, two oscillation methods were used: a 32.768kHz crystal oscillation circuit for watches, and an inexpensive CR oscillation circuit or an oscillation circuit using a ceramic resonator for the original oscillation (approximately 400kHz). Microcomputers with circuits are also provided (for example, the third layer of "Hitachi 4-bit 1-chip Microcomputer System, 8MC840 Series, LCD-m User's Manual" published by Hitachi, Ltd. in June 1980). , 4th
.. 24th. (See page 25).

しかしながら、上記のようなマイクロコンピュータにお
いては、原発振を止めて低消費電力モードに移り、次に
再び原発振側の発振回路を起動させてシステムを動作さ
せる際に1発振回路の不安定な発振信号によりシステム
が誤動作されるおそれがある。そのため、発振再開の際
に適当な発振安定待ち時間を設けて、発振が安定してか
らシステム・クロックを形成してやる必要がある。また
、原発振は時計用に比べて周波数が高いため1発振安定
待ち時間が必要以上に長いとその分消費電力が多くなっ
てしまう。
However, in the above-mentioned microcomputers, when the primary oscillation is stopped and the system is operated by stopping the primary oscillation and moving to a low power consumption mode, and then restarting the primary oscillator side oscillation circuit to operate the system, unstable oscillation of one oscillator circuit occurs. The signal may cause the system to malfunction. Therefore, it is necessary to provide an appropriate oscillation stabilization wait time when oscillation is restarted, and to generate the system clock after oscillation has stabilized. Furthermore, since the frequency of the original oscillation is higher than that for a clock, if the one-oscillation stabilization wait time is longer than necessary, the power consumption increases accordingly.

特に、低消費電力モードを有する従来のマイクロコンピ
ュータでは、タイマからのオーバーフロー信号によって
間欠的に(例えば62.5msに一回ずつ)システムが
動作されるようにされていた。つまり、システムは必要
なときにのみ動かしてやればよいのであるが、システム
・クロックを止めてしまうと動作が必要か否か知ること
ができない。そこで、従来のマイクロコンピュータでは
In particular, in conventional microcomputers having a low power consumption mode, the system is operated intermittently (for example, once every 62.5 ms) by an overflow signal from a timer. In other words, the system only needs to run when it is needed, but if the system clock is stopped, it is impossible to know whether the system needs to run or not. So, with conventional microcomputers.

タイマで間欠的にシステムを起動させるとともに、その
間、原発振を止めて低消費電力化を図っていた。しかし
ながら、そのようにタイマで間欠的にシステムを動作さ
せるようにすると、必要以外のときにもシステムが動作
されるため、消費電力を必要最小限に留めることは困難
であった。
In addition to starting the system intermittently using a timer, the system also stopped the primary oscillation during that time to reduce power consumption. However, when the system is operated intermittently using a timer, the system is operated even when it is not necessary, making it difficult to keep the power consumption to the necessary minimum.

さらに、低消費電力モードを有するようにされた〔株]
日立製作所製HD44790のようなマイクロコンピュ
ータは、液晶表示装置を駆動できるようにされているが
、マイクロコンピュータから液晶ドライバへのデータ転
送を周波数の高いシステム・クロックによって行なうよ
うになっている。そのため、低消費電力モードで動作す
るマイクロコンピュータ・システムでも、常にシステム
クロックを動作させぬと液晶表示が行なえないという不
都合があった。
Additionally, it was made to have a low power consumption mode.
A microcomputer such as the HD44790 manufactured by Hitachi, Ltd. is designed to drive a liquid crystal display device, but data transfer from the microcomputer to the liquid crystal driver is performed using a high-frequency system clock. Therefore, even in a microcomputer system operating in a low power consumption mode, there is an inconvenience that liquid crystal display cannot be performed unless the system clock is constantly operating.

[発明の目的コ この発明は、低消費電力モードを有するマイクロコンピ
ュータにおいて、マイクロコンピュータの消費電力を更
に低減できるような発振制御技術を提供するすることに
ある。
[Object of the Invention] An object of the present invention is to provide an oscillation control technique that can further reduce the power consumption of a microcomputer having a low power consumption mode.

この発明の他の目的は、原発振を起動させる際の不安定
な発振による誤動作を容易に防止できるような発振制御
技術を提供することにある。
Another object of the present invention is to provide an oscillation control technique that can easily prevent malfunctions due to unstable oscillation when starting the original oscillation.

この発明の更に他の目的は、マイクロコンピュータを低
消費電力モードで動作させている場合にも液晶表示を行
なえるようにすることにある。
Still another object of the present invention is to enable liquid crystal display even when the microcomputer is operating in a low power consumption mode.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明s書の記述および添附図面から明かにな
るであろう。
The above and other objects and novel features of the present invention will become clear from the description of this document and the accompanying drawings.

[発明の概要] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
[Summary of the Invention] Representative inventions disclosed in this application will be summarized as follows.

すなわち、原発振用と時計用の2つの発振回路を有する
マイクロコンピュータにおいて、システム・クロックの
発生回路に対して、原発振用発振回路と時計用発振回路
のいずれか一方の発振信号を選択的に供給可能な切換回
路を設け、この切換回路への切換制御信号を、ソフトウ
ェアで設定可能な制御レジスタで形成させるようにする
ことによって、通常は時計用発振回路の遅い信号に基づ
いてシステム・クロックを形成して非常にゆっくりとシ
ステムを動作させ、早い処理が必要な場合にのみソフト
ウェアで切換回路を切り換えて原発振信号に基づいて早
いシステム・クロックを形成させるようにして上記目的
を達成するものである。
That is, in a microcomputer that has two oscillation circuits, one for the primary oscillation and one for the clock, the oscillation signal of either the primary oscillation circuit or the clock oscillation circuit is selectively sent to the system clock generation circuit. By providing a switching circuit that can be supplied and having the switching control signal to the switching circuit formed by a software configurable control register, it is possible to generate a system clock that is normally based on the slow signal of the clock oscillator circuit. The above purpose is achieved by forming a fast system clock based on the original oscillation signal, and then operating the system very slowly, and only when fast processing is required, the switching circuit is switched by software to form a fast system clock based on the original oscillation signal. be.

[実施例コ 以下、本発明を、時計機能およびホールト機能による低
消費電力モードを有するようにされたシングルチップマ
イコンに適用した場合の一実施例を、第1図および第2
図を用いて説明する。
[Example 1] An example in which the present invention is applied to a single-chip microcomputer having a low power consumption mode with a clock function and a halt function is shown in Figs. 1 and 2.
This will be explained using figures.

この実施例のシングルチップマイコンは1時計機能を実
現するため、第1図に示すように、マイクロコンピュー
タ本体(LSI)を構成するチップ1内の水晶発振回路
2に接続された一対の外部端子3a、3bに、水晶発振
器を構成する水晶振動子4が外付けされている。また、
チップ1内の原発振回路5に接続された一対の外部端子
5a。
In order for the single-chip microcomputer of this embodiment to realize one clock function, as shown in FIG. , 3b, a crystal resonator 4 constituting a crystal oscillator is externally attached. Also,
A pair of external terminals 5a connected to the original oscillation circuit 5 in the chip 1.

6bには、セラミック振動子7が接続されている。A ceramic resonator 7 is connected to 6b.

セラミック振動子の代わりに水晶振動子を接続した水晶
発振回路又は、抵抗素子を接続してCR発振回路を構成
するようにしてもよい。
A CR oscillation circuit may be configured by connecting a crystal oscillator instead of a ceramic oscillator or by connecting a resistive element.

内蔵ROM8に格納されたのシステム・プログラムを実
行する制御・実行部10は、上記原発振回路5から供給
される原発振信号を用いこれを分周することにより形成
されたシステム・クロックφCによって動作される。
A control/execution unit 10 that executes a system program stored in the built-in ROM 8 is operated by a system clock φC formed by dividing the original oscillation signal supplied from the original oscillation circuit 5. be done.

この実施例のシングルチップマイコンは、外部もしくは
内部の制御・実行部10からの制御信号HLTによって
、原発振回路5の発振動作が停止され、これによって原
発振回路5における消費電力が低減される。原発振回路
5の発振周波数は、水晶発振回路2の発振周波数32.
768kHzに比べてかなり高い400kHz程度にさ
れているため1発振回路5の停止によってかなり消費電
力が低減される。
In the single-chip microcomputer of this embodiment, the oscillation operation of the original oscillation circuit 5 is stopped by the control signal HLT from the external or internal control/execution unit 10, thereby reducing power consumption in the original oscillation circuit 5. The oscillation frequency of the original oscillation circuit 5 is the oscillation frequency 32. of the crystal oscillation circuit 2.
Since the frequency is set to about 400 kHz, which is considerably higher than 768 kHz, power consumption is considerably reduced by stopping the single oscillation circuit 5.

従来のシングルチップマイコンは、制御信号HLT等に
よって、原発振回路5の発振動作が停止されると、制御
・実行部10に対するシステム・クロックの供給そのも
のが停止されて、制御・実行部10がホールト状態に移
行されるようにされていた。これに対し、この実施例で
は、原発振回路5の発振信号が切換回路11を介して分
周回路等からなるクロック発生回路12に供給され、シ
ステム・クロックφCが形成されるようにされている。
In a conventional single-chip microcomputer, when the oscillation operation of the original oscillation circuit 5 is stopped by a control signal HLT or the like, the supply of the system clock to the control/execution unit 10 itself is stopped, and the control/execution unit 10 is put in a halt state. It was supposed to be moved to the state. In contrast, in this embodiment, the oscillation signal of the original oscillation circuit 5 is supplied via the switching circuit 11 to the clock generation circuit 12 consisting of a frequency dividing circuit, etc., to form the system clock φC. .

そして、切換回路11には水晶発振回路2からの発振信
号が供給されており、原発振回路5からの発振信号がク
ロック発生回路12に供給されないときは、代わりに水
晶発振回路2からの発振信号が供給されるようにされて
いる。
The switching circuit 11 is supplied with an oscillation signal from the crystal oscillation circuit 2, and when the oscillation signal from the original oscillation circuit 5 is not supplied to the clock generation circuit 12, the oscillation signal from the crystal oscillation circuit 2 is supplied instead. is provided.

つまり、原発振回路5の発振信号を止めた場合。That is, when the oscillation signal of the original oscillation circuit 5 is stopped.

水晶発振回路2の発振信号をクロック発生回路12に供
給して、非常に遅いシステム・クロックφCを形成して
制御・実行部10へ供給できるようになっている。これ
によって・制御・実行部10は、制御信号HLTによっ
て原発振回路5の発振が停止された場合にも、従来のマ
イクロコンピュータのように動作が停止されることはな
く、非常にゆっくりとした速度で動作される。従って、
従来のように水晶発振回路2の発振信号を分周する分周
回路13からのオーバーフロー信号によって、原発振回
路5を再起動させて、間欠的に制御・実行部10を動作
させてやる必要がない。この実施例では、制御・実行部
lOは常に働いており、原発振が止まったときと動いた
ときとで動作速度が異なるだけである。
The oscillation signal of the crystal oscillation circuit 2 is supplied to the clock generation circuit 12 to form a very slow system clock φC, which can be supplied to the control/execution unit 10. As a result, even if the oscillation of the original oscillation circuit 5 is stopped by the control signal HLT, the control/execution unit 10 does not stop operating like a conventional microcomputer, but operates at a very slow speed. It is operated by. Therefore,
It is not necessary to restart the original oscillation circuit 5 and operate the control/execution unit 10 intermittently using an overflow signal from the frequency divider circuit 13 that divides the oscillation signal of the crystal oscillation circuit 2 as in the conventional case. do not have. In this embodiment, the control/execution unit 10 is always working, and the only difference in operating speed is when the original oscillation stops and when it starts.

上記切換回路11によるクロック発生回路12への発振
信号の切換えを制御するために、切換制御レジスタ14
が設けられている。
In order to control switching of the oscillation signal to the clock generation circuit 12 by the switching circuit 11, a switching control register 14 is used.
is provided.

この実施例では、ソフトウェアでつまりプログラムを実
行することによって切換制御レジスタ14を設定できる
ようにされている。すなわち、制御信号HLTによって
原発振を停止させる前にソフトウェアで切換制御レジス
タ14をセット(もしくはリセット)させて、水晶発振
回路2からの発振信号をクロック発生回路12へ供給さ
せるようにすることによって、システム・クロックφC
が停止されることがなくなる。また、例えば外部の入出
力用操作ボタンが操作されてマイクロコンピュータが早
い処理を行なう必要が生じたような場合、制御信号HL
Tを解除して原発振回路5を再起動させるとともに、ソ
フトウェアで切換制御レジスタ14をリセット(もしく
はセット)させる。これにより、原発振信号をクロック
発生回路12に供給して、システム・クロックφCの周
波数を高くしてやることができる。
In this embodiment, the switching control register 14 can be set by software, that is, by executing a program. That is, by setting (or resetting) the switching control register 14 using software before stopping the original oscillation using the control signal HLT, the oscillation signal from the crystal oscillation circuit 2 is supplied to the clock generation circuit 12. System clock φC
will no longer be stopped. For example, when an external input/output operation button is operated and the microcomputer needs to perform quick processing, the control signal HL
T is released to restart the original oscillation circuit 5, and the switching control register 14 is reset (or set) by software. This makes it possible to supply the original oscillation signal to the clock generation circuit 12 and increase the frequency of the system clock φC.

しかも、上記実施例では、ソフトウェアで原発振回路5
の起動タイミングと切換回路11による発振信号の切換
えタイミングをコントロールすることができる。そのた
め、原発振回路5の起動直後の不安定な発振信号の供給
をカットして、発振が安定してからクロック発生回路1
2へ供給してやることができる。
Moreover, in the above embodiment, the source oscillation circuit 5 is controlled by software.
It is possible to control the activation timing of the oscillation signal and the switching timing of the oscillation signal by the switching circuit 11. Therefore, the supply of unstable oscillation signals immediately after the starting of the original oscillation circuit 5 is cut, and the clock generation circuit 1 waits until the oscillation has stabilized.
It can be supplied to 2.

上記実施例に従うと、早い動作が必要なときにのみ原発
振回路5を動作させてシステム・クロックφCの周波数
を高くし、それ以外のときは原発振回路5を停止させて
、水晶発振回路2からの発振信号に基づいて遅いシステ
ム・クロックφCを形成してゆっくりと動作させるよう
にできるため、トータルの消費電力を大幅に減らすこと
ができる。
According to the above embodiment, the original oscillation circuit 5 is operated only when fast operation is required to increase the frequency of the system clock φC, and at other times, the original oscillation circuit 5 is stopped and the crystal oscillation circuit 2 Since the slow system clock φC can be formed based on the oscillation signal from the oscillation signal from the oscillation signal φC to operate slowly, the total power consumption can be significantly reduced.

つまり、従来の低消費電力モードを有するマイクロコン
ピータでは、タイマからのオーバーフロー信号で例えば
62.5msに一回間欠的に動作されていた。そのため
、消費電流は第2図に破線Bで示すように変化して′、
また。これに対し、本実施例のマイクロコンピュータは
、同図に実線Aで示すように消費電流が変化する。
In other words, in a conventional microcomputer having a low power consumption mode, the microcomputer is operated intermittently, for example, once every 62.5 ms by an overflow signal from a timer. Therefore, the current consumption changes as shown by the broken line B in Figure 2',
Also. On the other hand, in the microcomputer of this embodiment, the current consumption changes as shown by the solid line A in the figure.

低消費電力モードでは本実施例のマイクロコンピュータ
はシステム・タロツクが停止しないため、従来のものに
比べて多少消費電流が増加する。しかし、そのクロック
周波数は非常に低いので、消費電流の増加分は微々たる
のもである。しかるに、本実施例のマイクロコンピュー
タは必要なときにのみ早い速度で動作するため、400
kHzで動く動作回数は従来に比べてかなり減少する。
In the low power consumption mode, the microcomputer of this embodiment does not stop the system tally, so the current consumption increases somewhat compared to the conventional one. However, since the clock frequency is very low, the increase in current consumption is negligible. However, since the microcomputer of this embodiment operates at high speed only when necessary,
The number of operations performed at kHz is significantly reduced compared to the conventional method.

その結果、トータルの消費電力は本実施例のマイクロコ
ンピュータの方が大幅に少なくなる。
As a result, the total power consumption of the microcomputer of this embodiment is significantly lower.

さらに、本実施例に従うと、原発振が停止される低消費
電力モードへ移行しても、システム・クロック発生回路
12に対する発振信号の供給は中断されないので、シス
テム・クロックによって液晶ドライバに対するデータ転
送等を行なうことにより、液晶表示装置を駆動してやる
ことができる。
Furthermore, according to this embodiment, even if the mode shifts to a low power consumption mode in which the original oscillation is stopped, the supply of oscillation signals to the system clock generation circuit 12 is not interrupted, so data transfer to the liquid crystal driver etc. using the system clock is not interrupted. By performing this, the liquid crystal display device can be driven.

[効果] (1)原発振用と時計用の2つの発振回路を有するマイ
クロコンピュータにおいて、システム・クロックの発生
回路に対して、原発振用発振回路と時計用発振回路のい
ずれか一方の発振信号を選択的に供給可能な切換回路を
設けてなるので、通常は時計用発振回路の遅い信号に基
づいてシステム・クロックを形成して非常にゆっくりと
システムを動作させ、早い処理が必要な場合にのみソフ
トウェアで切換回路を切り換えて原発振信号に基づいて
早いシステム・クロックを形成させることができるとい
う作用により、トータルの消費電力が大幅に減少される
という効果がある。
[Effects] (1) In a microcomputer that has two oscillation circuits, one for the original oscillation and one for the clock, the oscillation signal of either the original oscillation circuit or the clock oscillation circuit is sent to the system clock generation circuit. Normally, the system clock is formed based on the slow signal of the clock oscillation circuit to operate the system very slowly, and when fast processing is required, The ability to generate a faster system clock based on the original oscillation signal by simply switching the switching circuit using software has the effect of significantly reducing total power consumption.

(2)原発振用と時計用の2つの発振回路を有するマイ
クロコンピュータにおいて、システム・クロックの発生
回路に対して、原発振用発振器と時計用発振回路のいず
れか一方の発振信号を選択的に供給可能な切換回路を設
けてなるので、低消費電力モードでもシステム・クロッ
クが停止されないという作用により、マイクロコンピュ
ータを低消費電力モードで動作させている場合にも液晶
表示を行なえるという効果がある。
(2) In a microcomputer that has two oscillation circuits, one for the primary oscillator and one for the clock, the oscillation signal of either the primary oscillator or the clock oscillator is selectively sent to the system clock generation circuit. Since it is equipped with a switching circuit that can supply power, the system clock is not stopped even in low power consumption mode, which has the effect of allowing liquid crystal display even when the microcomputer is operating in low power consumption mode. .

(3)M発振用と時計用の2つの発振回路を有するマイ
クロコンピュータにおいて、システム・クロックの発生
回路に対して、原発振用発振器と時計用発振回路のいず
れか一方の発振信号を選択的に供給可能な切換回路を設
け、この切換回路への切換制御信号をソフトウェアで設
定可能な制御レジスタで形成させるようにしたので、原
発振信号のクロック発生回路への供給タイミングをソフ
トウェアでコントロールできるという作用により、原発
振回路を起動させる際の不安定な発振による誤動作を容
易に防止できるという効果がある。
(3) In a microcomputer that has two oscillation circuits, one for M oscillation and one for clock, the oscillation signal of either the original oscillator or the clock oscillator is selectively sent to the system clock generation circuit. A switching circuit that can supply the clock signal is provided, and a switching control signal to this switching circuit is formed by a control register that can be set by software.This function allows software to control the timing at which the original oscillation signal is supplied to the clock generation circuit. This has the effect of easily preventing malfunctions due to unstable oscillation when starting up the original oscillation circuit.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいいうまでもない。例えば上記実施例では
、必ず原発振回路5および水晶発振回路2の両方を使用
して動作されるようにされたマイクロコンピュータにつ
いて説明したが、[株コ日立製作所製HD44790の
ように、マスクオプションによって、水晶発振回路側か
らの発振信号の代わりにクロック発生回路12からのシ
ステム・クロックφCを時計用分周回路13へ供給させ
るように構成することも可能である。
Although the invention made by the present inventor has been specifically explained above based on examples, it goes without saying that the present invention is not limited to the above-mentioned examples and can be modified in various ways without departing from the gist thereof. not. For example, in the above embodiment, the microcomputer is operated using both the original oscillation circuit 5 and the crystal oscillation circuit 2. It is also possible to configure the system clock φC from the clock generation circuit 12 to be supplied to the clock frequency dividing circuit 13 instead of the oscillation signal from the crystal oscillation circuit side.

[利用分野] 以上の説明では主として本発明者によってなされた発明
を背景となった利用分野である時計機能と低消費電力モ
ードを有するシングルチップマイコンに適用したものに
ついて説明したが、この発明はそれに限定されるもので
なく1発振周波数の異なる2つの発振回路を有する集積
回路一般に利用することができる。
[Field of Application] In the above explanation, the invention made by the present inventor has mainly been applied to a single-chip microcomputer having a clock function and a low power consumption mode, which is the field of application to which the invention is based. The invention is not limited to this, and can be used in general integrated circuits having two oscillation circuits with different oscillation frequencies.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明を時計機能付シングルチップマイコン
に適用した場合の一実施例を示す構成説明図、 第2図は、本発明と従来のマイクロコンピュータにおけ
る消費電流の違いを示す説明図である。 1・・・・半導体チップ(マイクロコンピュータ)、2
・・・・水晶発振回路、3a、3b、6a、6b・・・
・外部端子、4・・・・水晶振動子、5・・・・原発振
回路、7・・・・セラミック振動子、8・・・・ROM
、10・・・・制御・実行部、11・・・・切換回路、
12・・・・クロック発生回路、13・・・・分周回路
、14・・・・切換制御レジスタ。
Fig. 1 is an explanatory diagram showing the configuration of an embodiment in which the present invention is applied to a single-chip microcomputer with a clock function. Fig. 2 is an explanatory diagram showing the difference in current consumption between the present invention and a conventional microcomputer. be. 1... Semiconductor chip (microcomputer), 2
...Crystal oscillation circuit, 3a, 3b, 6a, 6b...
・External terminal, 4...Crystal resonator, 5...Original oscillation circuit, 7...Ceramic resonator, 8...ROM
, 10...control/execution unit, 11...switching circuit,
12... Clock generation circuit, 13... Frequency dividing circuit, 14... Switching control register.

Claims (1)

【特許請求の範囲】 1、発振周波数の異なる2つの発振回路を備えた集積回
路であって、発振信号を分周してシステムの動作に必要
なクロック信号を形成するクロック発生回路に対して、
上記2つの発振回路のいずれか一方の発振信号を選択的
に供給するための切換手段を備えてなることを特徴とす
る発振回路を備えた集積回路。 2、上記切換手段は、ソフトウェアによって設定が可能
な制御レジスタの設定状態に応じてその動作が制御され
るようにされてなることを特徴とする特許請求の範囲第
1項記載の発振回路を備えた集積回路。 3、上記発振回路の一方は、制御信号によって発振の停
止、起動が可能に構成されてなることを特徴とする特許
請求の範囲第1項もしくは第2項記載の発振回路を備え
た論理集積回路。
[Claims] 1. An integrated circuit comprising two oscillation circuits with different oscillation frequencies, and for a clock generation circuit that divides an oscillation signal to form a clock signal necessary for system operation,
An integrated circuit equipped with an oscillation circuit, comprising switching means for selectively supplying an oscillation signal from one of the two oscillation circuits. 2. The switching means includes the oscillation circuit according to claim 1, the operation of which is controlled according to the setting state of a control register that can be set by software. integrated circuit. 3. A logic integrated circuit equipped with an oscillation circuit according to claim 1 or 2, wherein one of the oscillation circuits is configured such that oscillation can be stopped or started by a control signal. .
JP60208657A 1985-09-24 1985-09-24 Integrated circuit containing oscillating circuit Pending JPS6270923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60208657A JPS6270923A (en) 1985-09-24 1985-09-24 Integrated circuit containing oscillating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60208657A JPS6270923A (en) 1985-09-24 1985-09-24 Integrated circuit containing oscillating circuit

Publications (1)

Publication Number Publication Date
JPS6270923A true JPS6270923A (en) 1987-04-01

Family

ID=16559880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60208657A Pending JPS6270923A (en) 1985-09-24 1985-09-24 Integrated circuit containing oscillating circuit

Country Status (1)

Country Link
JP (1) JPS6270923A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01134616A (en) * 1987-11-20 1989-05-26 Hitachi Ltd Integrated circuit with oscillating circuit
JPH03266107A (en) * 1990-03-16 1991-11-27 Nec Corp Integrated circuit
EP0463867A2 (en) * 1990-06-27 1992-01-02 Texas Instruments Incorporated Graphics systems, palettes and methods with combined video and shift clock control
US5737588A (en) * 1994-07-07 1998-04-07 Nippondenso Co., Ltd. Driving circuit for a microcomputer that enables sleep control using a small-scale timer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01134616A (en) * 1987-11-20 1989-05-26 Hitachi Ltd Integrated circuit with oscillating circuit
JPH03266107A (en) * 1990-03-16 1991-11-27 Nec Corp Integrated circuit
EP0463867A2 (en) * 1990-06-27 1992-01-02 Texas Instruments Incorporated Graphics systems, palettes and methods with combined video and shift clock control
US5737588A (en) * 1994-07-07 1998-04-07 Nippondenso Co., Ltd. Driving circuit for a microcomputer that enables sleep control using a small-scale timer

Similar Documents

Publication Publication Date Title
KR100688102B1 (en) Integrated circuit device
US5261082A (en) Semiconductor integrated circuit having a plurality of oscillation circuits
US6194940B1 (en) Automatic clock switching
JP3291569B2 (en) Microcomputer
EP0316943B1 (en) Semiconductor integrated circuit having a plurality of oscillation circuits
JPH07281782A (en) Clock control circuit
JPS6270923A (en) Integrated circuit containing oscillating circuit
JPH04348410A (en) Microcomputer
JPH0724006B2 (en) Data processing device
JP3461535B2 (en) Wireless terminal device and control method therefor
JP3879523B2 (en) Microcomputer
JPH06138975A (en) Semiconductor
JPS6333806B2 (en)
JPS59189426A (en) Clock supply controlling system
JPH04158419A (en) Microcomputer
JPH05258087A (en) Microcomputer
JPS6075915A (en) Data processor
JPH06231282A (en) Microprocessor
JPH0682310B2 (en) Operation frequency switching control circuit for arithmetic unit
JPS6348203B2 (en)
KR100272531B1 (en) Method for prohibitting exhaust of power source in electronic equipment
JPS61122733A (en) Microprocessor device
JPH0416805B2 (en)
JPH11255047A (en) Vehicular display device
JPH03273415A (en) Microprocessor