JPS626469A - Interpolating device for error correction - Google Patents
Interpolating device for error correctionInfo
- Publication number
- JPS626469A JPS626469A JP14552385A JP14552385A JPS626469A JP S626469 A JPS626469 A JP S626469A JP 14552385 A JP14552385 A JP 14552385A JP 14552385 A JP14552385 A JP 14552385A JP S626469 A JPS626469 A JP S626469A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error correction
- memory circuit
- circuit
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、時間的に連続したオーディオ信号等をデジタ
ル化し、記録再生するデジタルオーディオ機器の誤り訂
正補間装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an error correction interpolation device for digital audio equipment that digitizes temporally continuous audio signals and records and reproduces them.
従来の技術
近年デジタルオーディオ機器の普及に伴い、その誤り訂
正の方法は、記録されるデータの順番を入れ替えるイン
ターリーブとデータの誤りを検出して訂正又は補間を行
う為の誤り訂正符号との組み合せによっているものが主
流を占めている。BACKGROUND OF THE INVENTION In recent years, with the spread of digital audio equipment, error correction methods have been developed using a combination of interleaving, which changes the order of recorded data, and error correction codes, which detect data errors and perform correction or interpolation. The ones that exist are the mainstream.
以下図面を参照しながら、上述した従来の誤り訂正補間
装置の一例について説明する。第3図a、第4図は従来
の誤り訂正補間装置の動作及び構成を示すものである。An example of the above-mentioned conventional error correction interpolation device will be described below with reference to the drawings. 3a and 4 show the operation and configuration of a conventional error correction interpolation device.
第4図において1はメモリ回路、2は誤り訂正補間回路
でメモリ回路1の出力が誤り訂正補間回路に入力される
。In FIG. 4, 1 is a memory circuit, 2 is an error correction interpolation circuit, and the output of the memory circuit 1 is input to the error correction interpolation circuit.
以上のように構成された誤り訂正補間回路について、以
下その動作について説明する。The operation of the error correction interpolation circuit configured as described above will be explained below.
まず、記録媒体上のデータを読み出す際にデータの読み
取りミスによる誤りを訂正するために誤り訂正符号が用
いられるが、誤りが連続すると、訂正不能となるのでこ
れを避けるためにデータの並べかえであるインターリー
ブも合わせて行われる。第2図はインターリーブを行う
だめのメモリ回路1内のデータの配列の様子を示したも
のである。記録時、データは誤り訂正符号が付加された
後回のABC・・・・・・Fの方向に一担メモリに書き
込まれ、図のabc・・・・・・fの方向に読み出され
て記録されてゆく。これにより記録されたデータの順番
は、もとと異なることになり、再生時に連続してデータ
に誤りが生じても、誤り訂正時には孤立した誤りとなり
訂正可能となる。First, error correction codes are used to correct errors caused by data reading errors when reading data on a recording medium, but if errors occur continuously, they cannot be corrected, so data must be rearranged to avoid this. Interleaving is also performed. FIG. 2 shows the arrangement of data within the memory circuit 1 for which interleaving is to be performed. During recording, the data is written in the direction of ABC...F to which an error correction code is added, and is read out in the direction of abc...F in the figure. It will be recorded. As a result, the order of the recorded data is different from the original, and even if errors occur continuously in the data during reproduction, they become isolated errors and can be corrected during error correction.
次に再生時には、記録媒体より読み出されたデータはメ
モリ回路1内に、第2図abc・・・・・・fの順に書
き込まれてゆく。書き込まれたデータは第2図ムBe・
・・・・・Fの順に読み出されてゆき、誤り訂正補間回
路2に入力され、誤りが訂正され、訂正不能の場合は時
間的に相前後するデータで補間される。(例えば「コン
パクトディスク読本」オーム社、S6ア年、103〜1
10ページ)。Next, during reproduction, the data read from the recording medium is written into the memory circuit 1 in the order of abc...f in FIG. The written data is shown in Figure 2.
. . . are read out in the order of F, input to the error correction interpolation circuit 2, where errors are corrected. If correction is not possible, interpolation is performed using temporally consecutive data. (For example, "Compact Disc Reader" Ohmsha, S6A, 103-1
(page 10).
発明が解決しようとする問題点
しかしながら上記のような構成では、例えばコンパクト
ディスクの再生装置等においてピックアップがディスク
上の傷や振動等により別のトラックにズした場合、デー
タの断絶が生じ、データが不連続になる。第2図におい
て図の書き込み位置abc・・・・・・fでデータの断
絶が生ずると以降のデータは以前のデータとつながらな
くなり、読み出されるデータは、BICL−・・・・・
F′を読み出すまでの分が不連続となる。もち論、正し
い符号語ではないので誤り訂正も行えず、これをそのま
ま出力すると第3図乙に示した様なオーディオ信号が再
生される。第3図aにおいて前半は断絶が生ずる前のデ
ータを示し、後半は断絶後のデータを示している。中間
はインターリーブのために断絶の前後のデータが入り混
じっている様子を示している。このデータを音として再
生するとデータの入り混じっている部分が大きな雑音と
なるので、音質を著るしく劣化させてしまうと云う問題
点を有していた。Problems to be Solved by the Invention However, with the above configuration, if the pickup of a compact disc playback device moves to another track due to scratches or vibrations on the disc, data will be interrupted and the data will be lost. It becomes discontinuous. In FIG. 2, if a data disconnection occurs at the write position abc...f in the figure, the subsequent data will no longer be connected to the previous data, and the read data will be BICL-...
The period up to reading F' is discontinuous. Of course, since it is not a correct code word, error correction cannot be performed, and if this code word is output as is, an audio signal as shown in Figure 3 (B) will be reproduced. In FIG. 3a, the first half shows the data before the break occurs, and the second half shows the data after the break. The middle part shows how the data before and after the break are mixed together due to interleaving. When this data is reproduced as sound, the portion where the data is mixed becomes large noise, which has the problem of significantly deteriorating the sound quality.
本発明は上記問題点に鑑み、データの断絶が生じた場合
にインターリーブによって断絶の前後のデータが入り混
じって再生されるのを防止し、再生音の音質を改善する
誤り訂正補間装置を提供するものである。In view of the above problems, the present invention provides an error correction interpolation device that prevents data before and after the data discontinuity from being mixed and reproduced by interleaving when a data discontinuation occurs, and improves the sound quality of reproduced sound. It is something.
問題点を解決するための手段
上記問題を解決するために本発明の誤り訂正補間装置は
、データの書き込みと読み出しの順番が異なることによ
りデータのインターリーブを行うメモリ回路と、このメ
モリ回路より読み出されたデータの誤りを検出して訂正
又は補間を行う誤り訂正補間回路と、メモリ回路に書き
込まれるデータの不連続点をトラッキング信号より検出
してデータに誤りがあることを示すフラグをインターリ
ーブが完結するまでの期間発生し、メモリ回路に書き込
むフラグ発生回路より構成され、このフラグが発生して
いる期間にメモリ回路に書き込まれたデータは誤りがあ
るとして訂正又は補間をするように構成されたものであ
る。Means for Solving the Problems In order to solve the above problems, the error correction interpolation device of the present invention includes a memory circuit that performs data interleaving by changing the order of writing and reading data, and a memory circuit that interleaves data by writing and reading data in different orders. Interleaving is completed with an error correction interpolation circuit that detects and corrects or interpolates errors in the data written to the memory circuit, and a flag that detects discontinuous points in the data written to the memory circuit from the tracking signal and indicates that there is an error in the data. This circuit consists of a flag generation circuit that generates a flag that is generated during a period of time until the flag is generated and is written to the memory circuit, and is configured to correct or interpolate the data written to the memory circuit during the period when this flag is generated, assuming that it is an error. It is.
作用
本発明は上記した構成によって、データの断絶が生じた
以降のデータに誤りがあることを示すフラグを付加し、
インターリーグを解いた後のデータでこのフラグのつい
ているものは訂正もしくは補間することによって、断絶
前のデータのみを再生出力し、断絶後のデータが入り混
じるのを防止し、インターリーブ完結後にフラグを付加
することを止めることにより、引き続き断絶後のデータ
のみを再生出力するので、断絶前後のデータが入り混じ
ることなく、音質が改善されることとなる。Effect of the present invention With the above-described configuration, a flag is added to indicate that there is an error in the data after data discontinuation occurs,
By correcting or interpolating the data with this flag after solving the interleaving, only the data before the break is reproduced and output, preventing the data after the break from being mixed in, and the flag is set after the interleaving is completed. By stopping the addition, only the data after the interruption continues to be reproduced and output, so the sound quality is improved without mixing the data before and after the interruption.
実施例
以下本発明の一実施例の誤り訂正補間装置について、図
面を参照しながら説明する。第1図は本発明の第1の実
施例における誤り訂正補間装置の構成を示すものである
。第1図において、1はメモリ回路、2は誤り訂正補間
回路、3はフラグ発生回路で、フラグ発生回路3の出力
はメモリ回路1に入力され、メモリ回路3の出力は誤り
訂正回路2に入力される構成である。Embodiment Hereinafter, an error correction interpolation device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows the configuration of an error correction interpolation device in a first embodiment of the present invention. In FIG. 1, 1 is a memory circuit, 2 is an error correction interpolation circuit, and 3 is a flag generation circuit. The output of the flag generation circuit 3 is input to the memory circuit 1, and the output of the memory circuit 3 is input to the error correction circuit 2. This is the configuration that will be used.
以上のように構成された誤り訂正補間装置について、以
下第1図及び第2図を用いてその動作を説明する。The operation of the error correction interpolation device configured as described above will be described below with reference to FIGS. 1 and 2.
まず第2図はメモリ回路1内のデータの配列を示すもの
であって、記録媒体より読み出されたデータはメモリ回
路1に、第2図のabc・・・・・・fの順に書き込ま
れてゆく。abc・・・・・・fにデータを書き込んで
いる途中でトラックずれ等のためデータに不連続が生じ
ると、フラグ発生回路3は、トラック外れを示すトラッ
キング信号よりデータの断絶を検出し、メモリ回路内の
abc・・・・・・fの−組みのデータ(これをフレー
ムと呼ぶ)に対応する位置にそのフレームのデータが誤
っていることを示すフラグを書き込む。以降、この断絶
の生じたフレームabc・・・・・・fのデータがメモ
リ回路から読み出されるデータに含まれなくなるまでの
間、即ち第2図でaB′C’・・・・・・F′の読み出
し位置のデータを含むフレームまで(これをインターリ
ーブが完結する期間と云う)、そのフレームに対応する
位置に誤りのあることを示すフラグを書き込む。First, FIG. 2 shows the arrangement of data in the memory circuit 1. Data read from the recording medium is written to the memory circuit 1 in the order of abc...f in FIG. I'm going to go. If discontinuity occurs in the data due to track deviation while writing data to abc...f, the flag generation circuit 3 detects the data discontinuity from the tracking signal indicating the track deviation, and writes the data to the memory. A flag indicating that the data of the frame is incorrect is written at a position corresponding to the - set data of abc...f (this is called a frame) in the circuit. From then on, until the data of frames abc...f in which this discontinuity occurred is no longer included in the data read out from the memory circuit, that is, aB'C'...F' in FIG. A flag indicating that there is an error is written at the position corresponding to the frame up to the frame containing the data at the read position (this is referred to as the period during which interleaving is completed).
データF′を含むフレームにはフラグを書き込む必要は
ない。しかるに、aB’C’・・・・・・F′のデータ
を読み出すとき、axK’までのデータには誤りを示す
フラグがついており、再生出力されることはないので、
F′を誤りなしとして再生出力しても、断絶前のデータ
が混じり込むことはないので。There is no need to write a flag to a frame containing data F'. However, when reading the data of aB'C'...F', the data up to axK' has a flag indicating an error and will not be reproduced and output.
Even if F' is reproduced and output without error, the data before the interruption will not be mixed in.
以降、B′〜E′のデータを含むフレームのデータは誤
りを示すフラグがついているので再生出力されないが、
その数は徐々に減少し、第2図のム“B″C″・・・・
・・F“のデータを読み出す時点ですべてのデータが誤
りなしとされ再生出力される。From then on, the frame data including data B' to E' is flagged as an error, so it is not reproduced and output.
The number gradually decreased, and as shown in Figure 2, "B" and "C"...
. . . At the time of reading the data of "F", all the data are determined to be error-free and are reproduced and output.
第3図すにこの様子を示す。波形の前半は断絶前のデー
タを示し、点線は断絶後のデータを示す。Figure 3 shows the situation. The first half of the waveform shows the data before the break, and the dotted line shows the data after the break.
点線のデータには上述したフラグがついているので再生
出力されず誤り訂正補間回路2で訂正もしくは補間され
て、断絶前のデータが再正出力されてゆく。メモリ回路
3よりF′のデータが読み出される時点で波形は断絶後
のデータに移行する。この波形はさらに折り返し防止用
のローパスフィルタを通るのでなめらかな音となって再
生される。Since the data indicated by the dotted line has the above-mentioned flag, it is not reproduced and output, but is corrected or interpolated by the error correction interpolation circuit 2, and the data before the interruption is re-corrected and output. At the time when the data of F' is read out from the memory circuit 3, the waveform shifts to the data after the discontinuation. This waveform further passes through a low-pass filter to prevent aliasing, so it is reproduced as a smooth sound.
以上のように本実施例によれば、メモリ回路に書き込ま
れるデータの不連続点をトラッキング信号等より検出し
てデータに誤りがあることを示すフラグをインターリー
ブが完結するまでの期間発生してメモリ回路に書き込む
フラグ発生回路を設けることにより、データの断絶部分
を再生するときにインターリーブによって生じる断絶前
後のデータが入り混じる現象を防ぐことができ、従って
再生音質が著るしく劣化するのを改善することができる
。As described above, according to this embodiment, a discontinuous point in data written to a memory circuit is detected from a tracking signal, etc., and a flag indicating that there is an error in the data is generated until the interleaving is completed. By providing a flag generation circuit that is written into the circuit, it is possible to prevent the phenomenon in which data before and after the break are mixed together due to interleaving when playing back the discontinuous portion of data, thereby improving the significant deterioration of the reproduced sound quality. be able to.
なお、トラッキング信号はピックアップのサーボ回路よ
り出力される信号でトラック外れを生じているか否かを
1,0で示す信号である。Note that the tracking signal is a signal output from the servo circuit of the pickup, and is a signal indicating whether or not the track is off track with a value of 1 or 0.
発明の効果
以上のように本発明は、メモリ回路に書き込まれるデー
タの不連続点を検出してデータに誤りがあることを示す
フラグをインターリーブが完結するまでの期間発生して
メモリ回路に書き込むフラグ発生回路を設けることによ
り、データの断絶部分を再生出力する際にインターリー
ブによって生ずる断絶前後のデータの入り混じりを防止
することができ、従って再生音質の劣化を改善すること
ができる。Effects of the Invention As described above, the present invention detects a discontinuous point in data written to a memory circuit and generates a flag indicating that there is an error in the data until interleaving is completed and writes the flag to the memory circuit. By providing the generating circuit, it is possible to prevent the mixing of data before and after the discontinuation caused by interleaving when reproducing and outputting the discontinuous portion of data, and therefore it is possible to improve the deterioration of the reproduced sound quality.
第1図は本発明の第1の実施例における誤り訂正補間装
置の構成図、第2図は第1図のメモリ回路内でのデータ
の配列を示す図、第3図は、本発明の効果を示すデータ
の再生波形図、第4図は従来の誤り訂正補間装置の構成
図である。
1・・・・・・メモリ回路、2・・・・・・誤り訂正補
間回路、3・・・・・・フラグ発生回路。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第
1 図
?
第 2 図
第 3 図
第4図FIG. 1 is a block diagram of an error correction interpolation device according to a first embodiment of the present invention, FIG. 2 is a diagram showing a data arrangement in the memory circuit of FIG. 1, and FIG. 3 is a diagram showing the effects of the present invention. FIG. 4 is a block diagram of a conventional error correction interpolation device. 1...Memory circuit, 2...Error correction interpolation circuit, 3...Flag generation circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person
1 Figure? Figure 2 Figure 3 Figure 4
Claims (1)
ータのインターリーブを行うメモリ回路と、前記メモリ
回路より読み出されたデータの誤りを検出して訂正又は
補間を行う誤り訂正補間回路と、前記メモリ回路に書き
込まれるデータの不連続点をトラッキング信号より検出
してデータに誤りがあることを示すフラグを発生し、前
記メモリ回路に書き込むフラグ発生回路とより構成され
、前記誤り訂正補間回路は、前記フラグが発生している
期間に前記メモリ回路に書き込まれたデータを訂正又は
補間することを特徴とする誤り訂正補間装置。a memory circuit that interleaves data by different data writing and reading orders; an error correction interpolation circuit that detects and corrects or interpolates errors in data read from the memory circuit; The error correction interpolation circuit includes a flag generation circuit that detects a discontinuous point in data to be written from a tracking signal and generates a flag indicating that there is an error in the data, and writes the flag to the memory circuit. An error correction interpolation device characterized by correcting or interpolating data written in the memory circuit during a period in which an error is occurring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60145523A JPH0772984B2 (en) | 1985-07-02 | 1985-07-02 | Error correction interpolator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60145523A JPH0772984B2 (en) | 1985-07-02 | 1985-07-02 | Error correction interpolator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS626469A true JPS626469A (en) | 1987-01-13 |
JPH0772984B2 JPH0772984B2 (en) | 1995-08-02 |
Family
ID=15387191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60145523A Expired - Lifetime JPH0772984B2 (en) | 1985-07-02 | 1985-07-02 | Error correction interpolator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0772984B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01170223A (en) * | 1987-12-25 | 1989-07-05 | Sony Corp | Controller for error correction circuit |
EP0789360A2 (en) * | 1996-02-09 | 1997-08-13 | Sony Corporation | Data recording and reproduction |
US6501901B2 (en) | 1997-01-23 | 2002-12-31 | Sony Corporation | Apparatus and method for performing an editing operation on data read-out from a storage medium which allows random access |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5683154A (en) * | 1979-12-07 | 1981-07-07 | Sony Corp | Transmission method for pcm data |
-
1985
- 1985-07-02 JP JP60145523A patent/JPH0772984B2/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5683154A (en) * | 1979-12-07 | 1981-07-07 | Sony Corp | Transmission method for pcm data |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01170223A (en) * | 1987-12-25 | 1989-07-05 | Sony Corp | Controller for error correction circuit |
EP0789360A2 (en) * | 1996-02-09 | 1997-08-13 | Sony Corporation | Data recording and reproduction |
EP0789360A3 (en) * | 1996-02-09 | 1999-06-30 | Sony Corporation | Data recording and reproduction |
US6501901B2 (en) | 1997-01-23 | 2002-12-31 | Sony Corporation | Apparatus and method for performing an editing operation on data read-out from a storage medium which allows random access |
Also Published As
Publication number | Publication date |
---|---|
JPH0772984B2 (en) | 1995-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62192977A (en) | Data recorder | |
JPS6220180A (en) | Pcm signal recording and reproducing device | |
JPS626469A (en) | Interpolating device for error correction | |
JP3520156B2 (en) | Digital signal reproducing method and digital signal reproducing apparatus | |
JPH077581B2 (en) | Rotating head type PCM magnetic recording / reproducing apparatus | |
JPS59177706A (en) | Rotary head type pulse code modulation magnetic recording and reproducing device | |
JPS6052964A (en) | Error correcting method | |
JP3520748B2 (en) | Digital data playback device | |
JPH10154388A (en) | Information recording and reproducing device and method thereof | |
JP2675085B2 (en) | Recording / reproducing method for rotary head type PCM recorder | |
JPH05120814A (en) | Digital audio tape recorder | |
JPH0125159B2 (en) | ||
JP2724632B2 (en) | Multi-track digital tape recorder | |
JPS63316366A (en) | Optical system data file device | |
JPS62137767A (en) | Disk type recording carrier | |
JPS61145705A (en) | Pcm recorder | |
JPH11306694A (en) | Information reproducing device | |
JP2543233B2 (en) | Digital signal recording system | |
JPS60167165A (en) | Multitrack system pcm recorder | |
JPH02132683A (en) | Disk reproducing device | |
JPH02263363A (en) | Recording and reproducing method for rotary head data recorder | |
JPS62204406A (en) | Rotary head type digital tape recorder | |
JPS62208472A (en) | Decoding device | |
JPH023139A (en) | Pcm signal regenerating device | |
JPH03288367A (en) | Digital signal over recording method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |