JPS6262614A - Ｊ―ｋ型フリップフロップ回路のシュミレーション方法 - Google Patents
Ｊ―ｋ型フリップフロップ回路のシュミレーション方法Info
- Publication number
- JPS6262614A JPS6262614A JP60201826A JP20182685A JPS6262614A JP S6262614 A JPS6262614 A JP S6262614A JP 60201826 A JP60201826 A JP 60201826A JP 20182685 A JP20182685 A JP 20182685A JP S6262614 A JPS6262614 A JP S6262614A
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- flip
- high level
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
一定の人力条件の下で回路内の論理レヘルが不確定とな
る場合があるので、性格な論理レベルの出力が得られる
ようにしたＪ−に形式のフリップフロップ回路である。
る場合があるので、性格な論理レベルの出力が得られる
ようにしたＪ−に形式のフリップフロップ回路である。
本発明はフリップフロップ回路に関するものであり、よ
り特定的にはＪ−に形式のフリップフロップ回路、すな
わちＪ−にフリップフロップ回路又はＪ−にフリップフ
ロップ回路の入力Ｋを反転した形態のＪ−ＸＫフリップ
フロップ回路に関する。
り特定的にはＪ−に形式のフリップフロップ回路、すな
わちＪ−にフリップフロップ回路又はＪ−にフリップフ
ロップ回路の入力Ｋを反転した形態のＪ−ＸＫフリップ
フロップ回路に関する。
Ｊ−にフリップフロップ回路は、セット・リセット（Ｒ
−３）フリップフロップ回路がセット入力、リセット人
力が共に高レベルである場合出力が不定となり使用禁止
となることを改善し、又トグル動作を行なわせるように
したフリップフロップ回路であり、広（使用されている
。、Ｊ −Ｋフリップフロップ回路の入力Ｋを反転させ
たものとしてＪ−ＸＫフリップフロップ回路があるる第
２図に従来のＪ−ＸＫフリップフロップ回路図を示す。
−３）フリップフロップ回路がセット入力、リセット人
力が共に高レベルである場合出力が不定となり使用禁止
となることを改善し、又トグル動作を行なわせるように
したフリップフロップ回路であり、広（使用されている
。、Ｊ −Ｋフリップフロップ回路の入力Ｋを反転させ
たものとしてＪ−ＸＫフリップフロップ回路があるる第
２図に従来のＪ−ＸＫフリップフロップ回路図を示す。
第２図において、Ｊ−ＸＫフリップフロップ回路は、Ｎ
ＡＮＤゲート１１〜Ｉ３、ＡＮＤゲート１４ 、１５、
ＮＯＲゲートＩ６、およびＮＡＮＤゲー）１７．１８が
図示の如く接続されて成る。第２図の入力信号、出力信
号に係る記号はそれぞれ、ＰＲニブリセット入力、ＣＫ
：クロック入力、ＸＫ：ＸＫ大入力Ｊ：Ｊ入力、ＣＲ：
クリア、Ｑ：Ｑ出力、ＸＱ：Ｑ出力と逆相関係にあるＸ
Ｑ比出力示す。
ＡＮＤゲート１１〜Ｉ３、ＡＮＤゲート１４ 、１５、
ＮＯＲゲートＩ６、およびＮＡＮＤゲー）１７．１８が
図示の如く接続されて成る。第２図の入力信号、出力信
号に係る記号はそれぞれ、ＰＲニブリセット入力、ＣＫ
：クロック入力、ＸＫ：ＸＫ大入力Ｊ：Ｊ入力、ＣＲ：
クリア、Ｑ：Ｑ出力、ＸＱ：Ｑ出力と逆相関係にあるＸ
Ｑ比出力示す。
当該Ｊ−ＸＫフリップフロップ回路の真理値表（又は機
能表）を下記に示す。
能表）を下記に示す。
第 １ 表
Ｈ：高レベル
Ｌ：低レベル
Ｘ：不定
Ｌ→Ｈ：低レベルがら高レベル
トグル：トグル動作
ホールド：状態維持
〔発明が解決しようとする問題点〕
上述のＪ−ＸＫフリップフロップ回路は第１表の真理表
に示されるような結果が得られるように構成されている
のであるが、特定条件の場合、すなわち、第１表におけ
るモード７、ＣＲ入力＝高レしル、ＰＲ人カー高レベル
、Ｊ入力＝高レベル、ＸＫ入力＝高レしル且っＣＫ入カ
＝低レしル→高レベル移行時であって回路のイニシャラ
イズ時に、出力Ｑ、ＸＱが不定となる可能性がある。
に示されるような結果が得られるように構成されている
のであるが、特定条件の場合、すなわち、第１表におけ
るモード７、ＣＲ入力＝高レしル、ＰＲ人カー高レベル
、Ｊ入力＝高レベル、ＸＫ入力＝高レしル且っＣＫ入カ
＝低レしル→高レベル移行時であって回路のイニシャラ
イズ時に、出力Ｑ、ＸＱが不定となる可能性がある。
上記条件の下で第２図の回路の動作を解析すると、第２
図に信号のレベル状態を示したように一１初期状態にお
いては出力Ｑ、ＸＱは不定であるからともにＸ、Ｘとな
る。従って不定レベルＸが入力されたＡＮＤゲート１４
の出力はＸｌまた不定レベルＸが入力されたＡＮＤゲー
ト１５の出力はＸｌゆえにＮＯＲゲート１６の出力もま
た不定レベルＸとなる。ＹはＸと区別するための不定レ
ベルを示す。また不定レベルＸが印加されたＮＡＮＤゲ
ート１３の出力はＸとなる。Ｘが印加されるＡＮＤゲー
ト１４ 、１５の出力は不定のま＼である。
図に信号のレベル状態を示したように一１初期状態にお
いては出力Ｑ、ＸＱは不定であるからともにＸ、Ｘとな
る。従って不定レベルＸが入力されたＡＮＤゲート１４
の出力はＸｌまた不定レベルＸが入力されたＡＮＤゲー
ト１５の出力はＸｌゆえにＮＯＲゲート１６の出力もま
た不定レベルＸとなる。ＹはＸと区別するための不定レ
ベルを示す。また不定レベルＸが印加されたＮＡＮＤゲ
ート１３の出力はＸとなる。Ｘが印加されるＡＮＤゲー
ト１４ 、１５の出力は不定のま＼である。
またＸが印化されるＮＡＮＤゲート１８の出力、すなわ
ちＸＱも不定のま＼であり、その結果が印加されるＮＡ
ＮＤゲート１７の出力、すなわちＱも不定となる。
ちＸＱも不定のま＼であり、その結果が印加されるＮＡ
ＮＤゲート１７の出力、すなわちＱも不定となる。
従って、他のモードにおける動作に影響を与えることな
く、上述の場合に、第１表に示された結果が得られるよ
うなＪ−ＸＫフリップフロップ回路が望まれている。か
＼る事情はＪ−にフリップフロップ回路においても同様
である。
く、上述の場合に、第１表に示された結果が得られるよ
うなＪ−ＸＫフリップフロップ回路が望まれている。か
＼る事情はＪ−にフリップフロップ回路においても同様
である。
Ｃ問題を解決するための手段、および作用〕本発明は、
上述の問題点を解決するため、Ｊ−に形式のフリップフ
ロップ回路において、入力が共に高レベル且つクロック
信号が低レベルから高レベルに変化した際、確実にＱ出
力に高レベル信号が出力されるようにしたゲート回路を
設けたことを特徴とする、Ｊ−に形式のフリップフロッ
プ回路を提供する。
上述の問題点を解決するため、Ｊ−に形式のフリップフ
ロップ回路において、入力が共に高レベル且つクロック
信号が低レベルから高レベルに変化した際、確実にＱ出
力に高レベル信号が出力されるようにしたゲート回路を
設けたことを特徴とする、Ｊ−に形式のフリップフロッ
プ回路を提供する。
本発明の実施例としてのＪ−ＸＫフリップフロップ回路
の例を第１図に示す。
の例を第１図に示す。
第１図のＪ−ＸＫフリップフロップ回路は、第２図のフ
リップフロップ回路に対し、ＣＲ大入力Ｊ入力、ＸＫ大
入力よびＮＡＮＤゲート１３の出力を入力とするＮＡＮ
Ｄゲート２１を図示の如く加したものである。ＮＡＮＤ
ゲート２１は上述のモード７の場合の不具合を解決する
と共に、他のモードの動作には影響を及ぼさないように
しているものである。モード７、すなわち、ＣＲ大入力
Ｊ入力、ＸＫ大入力ＰＲ人力が全て高レベル、ＣＫ大入
力低レベルから高レベルに変化する場合であって初期状
態で回路内の状態が不定状態にある場合の動作について
述べる。
リップフロップ回路に対し、ＣＲ大入力Ｊ入力、ＸＫ大
入力よびＮＡＮＤゲート１３の出力を入力とするＮＡＮ
Ｄゲート２１を図示の如く加したものである。ＮＡＮＤ
ゲート２１は上述のモード７の場合の不具合を解決する
と共に、他のモードの動作には影響を及ぼさないように
しているものである。モード７、すなわち、ＣＲ大入力
Ｊ入力、ＸＫ大入力ＰＲ人力が全て高レベル、ＣＫ大入
力低レベルから高レベルに変化する場合であって初期状
態で回路内の状態が不定状態にある場合の動作について
述べる。
従来と同様、Ｑ出力、ＸＱ比出力ともに不定レベルＸ、
ＸであるからＡＮＤゲート１４ 、１５の出力レベルは
Ｘ、Ｘであり、ＮＯＲゲート１６の出力も不定レベルＹ
になる。一方、ＣＫ人力が低レベルの場合、ＮＡＮＤゲ
ート１３の出力、すなわちノードＮ２は高レベルとなる
。従ってＮＡＮＤゲート２１の出力は低レベルとなる。
ＸであるからＡＮＤゲート１４ 、１５の出力レベルは
Ｘ、Ｘであり、ＮＯＲゲート１６の出力も不定レベルＹ
になる。一方、ＣＫ人力が低レベルの場合、ＮＡＮＤゲ
ート１３の出力、すなわちノードＮ２は高レベルとなる
。従ってＮＡＮＤゲート２１の出力は低レベルとなる。
ここで、ＮＯＲゲート１６の出力とＮＡＮＤゲート２１
の出力が供給されるノードＮ５は、ＴＴＬ回路で考えた
場合、ＡＮＤとして機能することになる。従って、ＮＯ
Ｒゲート１６の出力＝不定レベルＸとＮへＮＤゲート２
１の出力＝低レベルとのＡＮＤは低レベルとなるからノ
ードＮ５は低レベルにクランプされる。
の出力が供給されるノードＮ５は、ＴＴＬ回路で考えた
場合、ＡＮＤとして機能することになる。従って、ＮＯ
Ｒゲート１６の出力＝不定レベルＸとＮへＮＤゲート２
１の出力＝低レベルとのＡＮＤは低レベルとなるからノ
ードＮ５は低レベルにクランプされる。
該ノードＮ５の低レベル信号がＮＡＮＤゲート１１ 、
１３に印加される。従ってＮＡＮＤゲート１１の出力は
高レベルとなる。またＮＡＮＤゲート１３の出力は高レ
ベルとなり、ＧＫ大入力低レベルから高レベルに変化し
ても高レベルのま＼である。上述の如＜ ＮＡＮＤゲー
ト１１の出力は高レベル、ＣＲ大入力高レベルであり、
ＣＫ大入力高レベルになるとＮＡＮＤゲート１２の出力
、すなわちノードＮ１は低レベルとなる。よってＮＡＮ
Ｄゲート１７の出力、すなわちＱ出力は高レベルとなり
、第１表の要件を充足する。またＮＡＮＤゲート１７の
出力が高レベル、ＮＡＮＤゲ・＝ト１３の出力が高レベ
ル、ＣＲ大入力高レベルであるから、ＮＡＮＤゲート１
８の出力、すなわちＸＱ小出力低レベルとなり、第１表
の要件を充足する。
１３に印加される。従ってＮＡＮＤゲート１１の出力は
高レベルとなる。またＮＡＮＤゲート１３の出力は高レ
ベルとなり、ＧＫ大入力低レベルから高レベルに変化し
ても高レベルのま＼である。上述の如＜ ＮＡＮＤゲー
ト１１の出力は高レベル、ＣＲ大入力高レベルであり、
ＣＫ大入力高レベルになるとＮＡＮＤゲート１２の出力
、すなわちノードＮ１は低レベルとなる。よってＮＡＮ
Ｄゲート１７の出力、すなわちＱ出力は高レベルとなり
、第１表の要件を充足する。またＮＡＮＤゲート１７の
出力が高レベル、ＮＡＮＤゲ・＝ト１３の出力が高レベ
ル、ＣＲ大入力高レベルであるから、ＮＡＮＤゲート１
８の出力、すなわちＸＱ小出力低レベルとなり、第１表
の要件を充足する。
以上述べたように、ＮＡＮＤゲート２１を用いてＮＯＲ
ゲート１６の出力状態を低レベルにクランプすることに
、第１表の内容が達成される。
ゲート１６の出力状態を低レベルにクランプすることに
、第１表の内容が達成される。
尚、第１図の回路におけるＡＮＤゲート１４ 、１５お
よびＮＯＲゲート１６を、ＮＡＮＤゲート２個に代えた
Ｊ−ＸＫフリップフロップ回路の場合も同様である。す
なわち、代替ＮＡＮＤゲートの第１のものをＡＮＤゲー
ト１４と同じ入力条件とし、第２のものをＡＮＤゲート
１５と同じ入力条件とし、これらを並列に接続し、これ
らの出力をＮＡＮＤゲート２１の出力と結合させたもの
である。
よびＮＯＲゲート１６を、ＮＡＮＤゲート２個に代えた
Ｊ−ＸＫフリップフロップ回路の場合も同様である。す
なわち、代替ＮＡＮＤゲートの第１のものをＡＮＤゲー
ト１４と同じ入力条件とし、第２のものをＡＮＤゲート
１５と同じ入力条件とし、これらを並列に接続し、これ
らの出力をＮＡＮＤゲート２１の出力と結合させたもの
である。
さらに、第２図の図示のＪ−ＸＫフリップフロップ回路
の動作をコンピュータシミュレーションする場合も、上
述の不定状態に基づく不具合が生ずる。か＼る不定状態
が生ずると、その後段の回路の入力状態が不定となるか
ら、結局、そのようなＪ−ＸＫフリップフロップ回路を
含む半導体集積回路等の回路の解析ができなくなる。
の動作をコンピュータシミュレーションする場合も、上
述の不定状態に基づく不具合が生ずる。か＼る不定状態
が生ずると、その後段の回路の入力状態が不定となるか
ら、結局、そのようなＪ−ＸＫフリップフロップ回路を
含む半導体集積回路等の回路の解析ができなくなる。
このような不具合を解決する方法としては、シミュレー
ションの初期条件設定を、Ｊ−ＸＫフリップフロップ回
路の各部について各モードに応じて行うことが考えられ
る。しかしながら、Ｊ−ＸＫフリップフロップ回路の数
が多く設けられている半導体集積回路においては、その
ようなシミュレーションの初期条件設定のためのプログ
ラム量および作業はぼう大になるという問題が想起され
、現実的でない。むしろ、第１図に図示の如く、ＮＡＮ
Ｄゲート２１を仮想的に付加してＮＯＲゲート１６の出
力の不定状態を論理的に明確な状態にクランプさせる手
段の方が、プログラムの量が少なく且つ作業量が少なく
て済むのである。
ションの初期条件設定を、Ｊ−ＸＫフリップフロップ回
路の各部について各モードに応じて行うことが考えられ
る。しかしながら、Ｊ−ＸＫフリップフロップ回路の数
が多く設けられている半導体集積回路においては、その
ようなシミュレーションの初期条件設定のためのプログ
ラム量および作業はぼう大になるという問題が想起され
、現実的でない。むしろ、第１図に図示の如く、ＮＡＮ
Ｄゲート２１を仮想的に付加してＮＯＲゲート１６の出
力の不定状態を論理的に明確な状態にクランプさせる手
段の方が、プログラムの量が少なく且つ作業量が少なく
て済むのである。
すなわら、第２図のＪ−ＸＫフリフブフロップ回路の動
作解析シミュレーションに係る不具合いについても、第
１図に図示のＮＡＮＤゲート２１を仮想的に付加するこ
とにより、複雑で作業量の多い初期設定を行うことなく
、解決することができる。
作解析シミュレーションに係る不具合いについても、第
１図に図示のＮＡＮＤゲート２１を仮想的に付加するこ
とにより、複雑で作業量の多い初期設定を行うことなく
、解決することができる。
Ｊ−にフリップフロップ回路についてもか＼る事情は同
じである。従って本発明は、Ｊ−に形式のフリップフロ
ップ回路に適用できる。
じである。従って本発明は、Ｊ−に形式のフリップフロ
ップ回路に適用できる。
以上に述べたように、本発明によれば、Ｊ−に形式のフ
リップフロップ回路の動作を確実することができる。
リップフロップ回路の動作を確実することができる。
また本発明によれば、従来のＪ−に形式のフリップフロ
ップ回路の動作解析シミュレーションを行う際に生ずる
不具合いを解決することができる。
ップ回路の動作解析シミュレーションを行う際に生ずる
不具合いを解決することができる。
第１図は本発明の一実施例としてのＪ−ＸＫフリップフ
ロップ回路図、 第２図は従来のＪ−ＸＫフリップフロップ回路図、 である。 （符号の説明） １１〜１３・・・ＮＡＮＤゲート、 １４ 、１５・・・ＡＮＤゲート、 １６・・・ＮＯＲゲート、 １７ 、１８・・・ＮＡＮＤゲート、 ２１・・・ＮＡＮＤゲート。
ロップ回路図、 第２図は従来のＪ−ＸＫフリップフロップ回路図、 である。 （符号の説明） １１〜１３・・・ＮＡＮＤゲート、 １４ 、１５・・・ＡＮＤゲート、 １６・・・ＮＯＲゲート、 １７ 、１８・・・ＮＡＮＤゲート、 ２１・・・ＮＡＮＤゲート。
Claims (1)
- １、Ｊ−Ｋ形式のフリップフロップ回路において、入力
が共に高レベル且つクロック信号が低レベルから高レベ
ルに変化した際、確実にＱ出力に高レベル信号が出力さ
れるようにしたゲート回路を設けたことを特徴とする、
Ｊ−Ｋ形式のフリップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60201826A JPS6262614A (ja) | 1985-09-13 | 1985-09-13 | Ｊ―ｋ型フリップフロップ回路のシュミレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60201826A JPS6262614A (ja) | 1985-09-13 | 1985-09-13 | Ｊ―ｋ型フリップフロップ回路のシュミレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6262614A true JPS6262614A (ja) | 1987-03-19 |
| JPH0353809B2 JPH0353809B2 (ja) | 1991-08-16 |
Family
ID=16447536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60201826A Granted JPS6262614A (ja) | 1985-09-13 | 1985-09-13 | Ｊ―ｋ型フリップフロップ回路のシュミレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6262614A (ja) |
-
1985
- 1985-09-13 JP JP60201826A patent/JPS6262614A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0353809B2 (ja) | 1991-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hwang | Digital logic and microprocessor design with VHDL | |
| Brzozowski et al. | Asynchronous circuits | |
| Wirth | Digital circuit design for computer science students: an introductory textbook | |
| JPS6224815B2 (ja) | ||
| JPS6262614A (ja) | Ｊ―ｋ型フリップフロップ回路のシュミレーション方法 | |
| Obeidat et al. | Why Are Hardware Description Languages Important for Hardware Design Courses? | |
| JP2797355B2 (ja) | Ｄ形フリップフロップ回路 | |
| Hwang | Microprocessor Design | |
| JP2572971B2 (ja) | フリップフロップ等価回路 | |
| JPS63151223A (ja) | デコ−ド回路 | |
| Degnan et al. | Low-power, serial interface for power-constrained devices | |
| JPH03218112A (ja) | レジスタ回路 | |
| Goudarzi et al. | Reversing deterministic finite state machines | |
| SU780003A1 (ru) | Схема сравнени кодов | |
| Clark | Hardware systems in the core curriculum of a computer science ph. d. program | |
| JPH04181186A (ja) | 集積回路のテストモード設定回路 | |
| JPH0562381B2 (ja) | ||
| Harris | Structural Design with Verilog | |
| JPH02206222A (ja) | カウンタ | |
| JPS60124116A (ja) | フリツプフロツプ回路 | |
| Numbers | Logic Design | |
| Lau | Software for a Fast Hardware Prototyping System | |
| JPS6020633A (ja) | 同期式論理回路 | |
| JPH0448390A (ja) | 論理回路のシミュレーション方法 | |
| JPH0245827A (ja) | レジスタ |