JPS6262102B2 - - Google Patents
Info
- Publication number
- JPS6262102B2 JPS6262102B2 JP55127462A JP12746280A JPS6262102B2 JP S6262102 B2 JPS6262102 B2 JP S6262102B2 JP 55127462 A JP55127462 A JP 55127462A JP 12746280 A JP12746280 A JP 12746280A JP S6262102 B2 JPS6262102 B2 JP S6262102B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- transistor
- frequency
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 230000035945 sensitivity Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 11
- 230000000873 masking effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
本発明は、テレビジヨン受像機の同期引込周波
数範囲切換回路に係り、特にVTR再生出力の如
く、ジツタを伴つたビデオ信号に対して引込周波
数範囲等を切換えて広範囲に対応して同期をとる
ための同期引込周波数（範囲）切換回路に関す
る。 VTR、ビデオデイスク等の通常再生出力の垂
直同期信号周波数Vは略２／５２５H（但し、Hは
水 平走査周波数）の関係に保たれている。しかし乍
ら、クイツクサーチ、スローモーシヨン、バツク
モーシヨン再生等の特殊再生時にはVが大巾に
乱れ同期乱れの原因となる。そのために、この種
の大巾のジツタを含むビデオ信号入力に対しては
水平AFC（或はAPC）の制御時定数及び或は感
度を変更すると共に、垂直同期回路の同期引込周
波数（範囲）を切換え、スキユー歪に対して追従
し且つ同期乱れを生じない配慮が必要となる。 ところで、従来のテレビジヨン受像機内に設け
られている垂直同期回路は、自励発振する垂直発
振器に垂直同期信号で直接トリガをかけるよう一
般に構成されているため、その自励発振周波数を
正規の垂直周波数よりも充分低く設定しておけ
ば、前述の如き特殊再生時の垂直同期信号に追随
させることができるので、同期引込周波数の切換
回路等は何等設けられていない。 しかしながら、水平周波数のパルス信号をカウ
ンタで分周して垂直パルスの作成を行なう所謂カ
ウントダウン方式の垂直同期回路では、ノイズに
よる誤動作を防止するために、リセツト信号とし
て使用する垂直同期信号を上記カウンタのカウン
ト値によつて決まる所定期間のみ開かれるゲート
を介して導入するようにしている。このため、先
の特殊再生時の垂直同期信号の入力時には上記ゲ
ートの開放期間を長くすることによつて、垂直同
期回路の同期引込範囲を広げる必要性が生じる。 本発明は、このような課題に対処し得る簡単で
信頼性に富み、且つIC化に適した同期引込周波
数（範囲）切換回路を提案するものである。 以下本発明の同期引込周波数（範囲）切換回路
の詳細を一実施例を参照しつつ説明する。以下の
説明は、水平同期回路（第１図、第２図を参
照）、垂直同期回路（第３図、第４図を参照）、同
期検出回路（第５図、第６図を参照）の順に行
う。 第１図に図示せる水平同期回路HSは、セラミ
ツクフイルタ（cf）を備え、基本的に中心周波数
32H（但しHは水平発振周波数）で発振する可
変発振回路VCOと、該回路の出力を32逓降する
カウントダウン回路CD及び位相比較回路PDとで
構成される。 前記カウントダウン回路CDは、カスケード接
続された５つのフリツプフロツプ回路Ｆ１乃至Ｆ
５で構成されてなり、32HのVCO出力をＦ１の
トリガ入力として、Ｆ５のＱ出力にデユーテイ50
％、周波数Hの水平同期パルスを生じる。 前記位相比較回路PDは、前記フリツプフロツ
プ回路Ｆ５の出力を入力としその反転出力Ｑ
（第２図○ロ）を発生するトランジスタＱ２５と、
その反転出力（第２図○ハ）を発生するトランジ
スタＱ２６及び両トランジスタＱ２５とＱ２６の
コレクタに各々複合ビデオ信号から分離された水
平同期信号（第２図○イ）を同極性で加えるための
回路Ｑ２２を備え、両トランジスタＱ２５，Ｑ２
６のコレクタに、それぞれのコレクタ出力と水平
同期信号との論理積出力（○ニ，○ホ）を一種の誤差
信号として発生する。前記トランジスタＱ２５の
コレクタに生ずる論理積出力は、充電制御回路cc
に、トランジスタＱ２６のコレクタに生ずる論理
積出力は、放電制御回路DCに制御入力として印
加され、コンデンサCoの充電量即ち端子電圧を
制御する。水平同期信号が位相進みの状態となつ
たときには、トランジスタＱ２５，Ｑ２６のコレ
クタ出力は水平同期信号○イに対して○ト，○チの如き
関係となり、論理積出力は○リ，○ヌの如くなる。又
水平同期信号が位相遅れの状態となり、トランジ
スタＱ２５，Ｑ２６のコレクタ出力が○ル，○ヲの如
き関係となると、論理積出力は○ワ，○カの如き関係
となる。従つて各々の論理積出力によつて充、放
電が制御される前記コンデンサCoの端子電圧
は、上記可変発振回路VCOを制御してVCOの出
力の周波数及び位相を入力ビデオ信号の水平同期
信号の中心点に合致するように制御する。 第３図に一実施例を図示せる垂直同期回路VS
は、ダウンカウンタDV、引込周波数範囲設定回
路TF及びリセツト回路RTで構成される。 前記ダウンカウンタDVは、カスケード接続さ
れる９ケのＴ−フリツプフロツプ回路Ｆ６−Ｆ１
４で構成され、インバータトランジスタＱ１０６
を介して印加される前記水平同期回路HSの出力
をカウント入力として、順次デユーテイ50％のパ
ルスに分周して行く。 本実施例においては、垂直発振周波数の引込範
囲を次のように選定している。 方式 放送受信時 VTR再生時 NTSC 57.846〜61.461Hz 54.632〜65.558Hz PAL 48.828〜51.398Hz 44.389〜54.253Hz その際、各周波数に相当するダウンカウンタ
DVのカウント数は、次の如くである。 NTSC方式 周波数（Hz） カウント数 54.632 288（＝28＋25） 57.846 272（２＝８＋24） 61.461 256（＝28） 65.588 240（＝27＋26＋25＋24） 59.939（中心周波数）262.5 PAL方式 周波数（Hz） カウント数 44.389 352（＝28＋26＋25） 48.828 320（＝28＋26） 51.398 304（＝28＋25＋24） 54・253 288（＝28＋25） 50.000（中心周波数）312.5 前記ダウンカウンタDVは、後述する引込周波
数（範囲）設定回路TF及びリセツト回路RTの働
きにより、引込周波数範囲〔VTR再生時NTSC方
式の場合には、288から240のカウント数の範囲、
PAL方式の場合には352から288のカウント数の
範囲〕〔放送受信時、NTSC方式の場合、272から
256のカウント数の範囲、PAL方式の場合、320
から304のカウント数の範囲〕内に、垂直同期信
号が存在する場合には、その垂直同期信号に同期
してリセツトされ、存在しない場合には、VTR
再生時、放送受信時の夫々に、NTSC，PALの各
放送方式に応じて設定される最小引込周波数に応
じたカウント数まで、即ち、 NTSC方式 PAL方式 VTR再生時 288 252 放送受信時 272 320 の各カウント数までカウントした時点で自動的に
リセツトし、再び０からカウントを開始する。 次に前記引込周波数（範囲）設定回路TFにつ
いて説明する。前記ダウンカウンタDVを構成す
る各フリツプフロツプ回路のＱ出力と、上記各引
込周波数（相当のカウント数）との関係は、次の
如くなる。
数範囲切換回路に係り、特にVTR再生出力の如
く、ジツタを伴つたビデオ信号に対して引込周波
数範囲等を切換えて広範囲に対応して同期をとる
ための同期引込周波数（範囲）切換回路に関す
る。 VTR、ビデオデイスク等の通常再生出力の垂
直同期信号周波数Vは略２／５２５H（但し、Hは
水 平走査周波数）の関係に保たれている。しかし乍
ら、クイツクサーチ、スローモーシヨン、バツク
モーシヨン再生等の特殊再生時にはVが大巾に
乱れ同期乱れの原因となる。そのために、この種
の大巾のジツタを含むビデオ信号入力に対しては
水平AFC（或はAPC）の制御時定数及び或は感
度を変更すると共に、垂直同期回路の同期引込周
波数（範囲）を切換え、スキユー歪に対して追従
し且つ同期乱れを生じない配慮が必要となる。 ところで、従来のテレビジヨン受像機内に設け
られている垂直同期回路は、自励発振する垂直発
振器に垂直同期信号で直接トリガをかけるよう一
般に構成されているため、その自励発振周波数を
正規の垂直周波数よりも充分低く設定しておけ
ば、前述の如き特殊再生時の垂直同期信号に追随
させることができるので、同期引込周波数の切換
回路等は何等設けられていない。 しかしながら、水平周波数のパルス信号をカウ
ンタで分周して垂直パルスの作成を行なう所謂カ
ウントダウン方式の垂直同期回路では、ノイズに
よる誤動作を防止するために、リセツト信号とし
て使用する垂直同期信号を上記カウンタのカウン
ト値によつて決まる所定期間のみ開かれるゲート
を介して導入するようにしている。このため、先
の特殊再生時の垂直同期信号の入力時には上記ゲ
ートの開放期間を長くすることによつて、垂直同
期回路の同期引込範囲を広げる必要性が生じる。 本発明は、このような課題に対処し得る簡単で
信頼性に富み、且つIC化に適した同期引込周波
数（範囲）切換回路を提案するものである。 以下本発明の同期引込周波数（範囲）切換回路
の詳細を一実施例を参照しつつ説明する。以下の
説明は、水平同期回路（第１図、第２図を参
照）、垂直同期回路（第３図、第４図を参照）、同
期検出回路（第５図、第６図を参照）の順に行
う。 第１図に図示せる水平同期回路HSは、セラミ
ツクフイルタ（cf）を備え、基本的に中心周波数
32H（但しHは水平発振周波数）で発振する可
変発振回路VCOと、該回路の出力を32逓降する
カウントダウン回路CD及び位相比較回路PDとで
構成される。 前記カウントダウン回路CDは、カスケード接
続された５つのフリツプフロツプ回路Ｆ１乃至Ｆ
５で構成されてなり、32HのVCO出力をＦ１の
トリガ入力として、Ｆ５のＱ出力にデユーテイ50
％、周波数Hの水平同期パルスを生じる。 前記位相比較回路PDは、前記フリツプフロツ
プ回路Ｆ５の出力を入力としその反転出力Ｑ
（第２図○ロ）を発生するトランジスタＱ２５と、
その反転出力（第２図○ハ）を発生するトランジ
スタＱ２６及び両トランジスタＱ２５とＱ２６の
コレクタに各々複合ビデオ信号から分離された水
平同期信号（第２図○イ）を同極性で加えるための
回路Ｑ２２を備え、両トランジスタＱ２５，Ｑ２
６のコレクタに、それぞれのコレクタ出力と水平
同期信号との論理積出力（○ニ，○ホ）を一種の誤差
信号として発生する。前記トランジスタＱ２５の
コレクタに生ずる論理積出力は、充電制御回路cc
に、トランジスタＱ２６のコレクタに生ずる論理
積出力は、放電制御回路DCに制御入力として印
加され、コンデンサCoの充電量即ち端子電圧を
制御する。水平同期信号が位相進みの状態となつ
たときには、トランジスタＱ２５，Ｑ２６のコレ
クタ出力は水平同期信号○イに対して○ト，○チの如き
関係となり、論理積出力は○リ，○ヌの如くなる。又
水平同期信号が位相遅れの状態となり、トランジ
スタＱ２５，Ｑ２６のコレクタ出力が○ル，○ヲの如
き関係となると、論理積出力は○ワ，○カの如き関係
となる。従つて各々の論理積出力によつて充、放
電が制御される前記コンデンサCoの端子電圧
は、上記可変発振回路VCOを制御してVCOの出
力の周波数及び位相を入力ビデオ信号の水平同期
信号の中心点に合致するように制御する。 第３図に一実施例を図示せる垂直同期回路VS
は、ダウンカウンタDV、引込周波数範囲設定回
路TF及びリセツト回路RTで構成される。 前記ダウンカウンタDVは、カスケード接続さ
れる９ケのＴ−フリツプフロツプ回路Ｆ６−Ｆ１
４で構成され、インバータトランジスタＱ１０６
を介して印加される前記水平同期回路HSの出力
をカウント入力として、順次デユーテイ50％のパ
ルスに分周して行く。 本実施例においては、垂直発振周波数の引込範
囲を次のように選定している。 方式 放送受信時 VTR再生時 NTSC 57.846〜61.461Hz 54.632〜65.558Hz PAL 48.828〜51.398Hz 44.389〜54.253Hz その際、各周波数に相当するダウンカウンタ
DVのカウント数は、次の如くである。 NTSC方式 周波数（Hz） カウント数 54.632 288（＝28＋25） 57.846 272（２＝８＋24） 61.461 256（＝28） 65.588 240（＝27＋26＋25＋24） 59.939（中心周波数）262.5 PAL方式 周波数（Hz） カウント数 44.389 352（＝28＋26＋25） 48.828 320（＝28＋26） 51.398 304（＝28＋25＋24） 54・253 288（＝28＋25） 50.000（中心周波数）312.5 前記ダウンカウンタDVは、後述する引込周波
数（範囲）設定回路TF及びリセツト回路RTの働
きにより、引込周波数範囲〔VTR再生時NTSC方
式の場合には、288から240のカウント数の範囲、
PAL方式の場合には352から288のカウント数の
範囲〕〔放送受信時、NTSC方式の場合、272から
256のカウント数の範囲、PAL方式の場合、320
から304のカウント数の範囲〕内に、垂直同期信
号が存在する場合には、その垂直同期信号に同期
してリセツトされ、存在しない場合には、VTR
再生時、放送受信時の夫々に、NTSC，PALの各
放送方式に応じて設定される最小引込周波数に応
じたカウント数まで、即ち、 NTSC方式 PAL方式 VTR再生時 288 252 放送受信時 272 320 の各カウント数までカウントした時点で自動的に
リセツトし、再び０からカウントを開始する。 次に前記引込周波数（範囲）設定回路TFにつ
いて説明する。前記ダウンカウンタDVを構成す
る各フリツプフロツプ回路のＱ出力と、上記各引
込周波数（相当のカウント数）との関係は、次の
如くなる。
【表】
前記引込周波数（範囲）設定回路TFは、上述
の引込周波数の上限周波数に相当するカウント数
を後に例示説明するデコーダで取り出し、その出
力でＲ−Ｓフリツプフロツプ回路FS１をセツト
し、該フリツプフロツプ回路のセツト出力と、入
力垂直同期信号、若しくは後に例示説明する下限
周波数検出用のデコーダのいづれかの出力をベー
ス入力をするトランジスタＱ６４の出力との
AND出力をとり、該出力をリセツト回路RTを構
成するＤフリツプフロツプ回路Ｆ１５にＤ入力と
して印加する回路構成を採つている。 次に各引込周波数設定用のデコーダの構成を
NTSC方式の場合を例にとつて説明する。 VTR再生時の下限引込周波数54.632Hz（カ
ウント数288＝28＋25）用デコーダDVL このデコーダDVLは、フリツプフロツプ回
路Ｆ１１の出力をベース入力とするトランジ
スタＱ１０１と、該トランジスタに順次カスケ
ード接続されるトランジスタＱ１０２，Ｑ１０
３と、フリツプフロツプ回路Ｆ１４の出力を
ベース入力とするトランジスタＱ１０５及びト
ランジスタＱ１０３とＱ１０５のコレクタ出力
のAND出力を入力するトランジスタＱ５８で
構成される。前記トランジスタＱ５８は、Ｑ５
９と相俟つてNTSC−PALの受像モード切換ス
イツチとしても働く。図中はNSC受像モー
ドで動作し、はPAL受像モードで動作する
ことを示す。（以下同じ） 放送受信時の下限引込周波数57.846Hz（カウ
ンタ数272＝28＋24）用デコーダDBL、このデコ
ーダDBLは、フリツプフロツプ回路Ｆ１０の
出力をベース入力とするトランジスタＱ９７
とフリツプフロツプ回路Ｆ１４のＱ出力をベー
ス入力とするトランジスタＱ１０８と該トラン
ジスタに縦続接続されるトランジスタＱ１０９
及び該トランジスタＱ９７のコレクタ出力との
AND出力をベース入力とするトランジスタＱ
６１とで構成されている。 前記トランジスタＱ６１は、Ｑ６２と相俟つ
てNTSC−PAL受像モード切換スイツチとして
働く。 放送受信時の上限引込周波数61.461Hz（カウ
ント数256＝28）用デコーダDBU このデコーダDBUは、フリツプフロツプ回
路Ｆ１４の出力を反転するトランジスタＱ１
０５と該出力をベース入力とするトランジスタ
Ｑ７２とで構成される。前記トランジスタＱ７
２は、Ｑ７１と相俟つてNTSC−PAL受像モー
ド切換スイツチとしても機能し、その出力でＲ
−ＳフリツプフロツプFS１をセツトする。 VTR再生時の上限引込周波数65.558Hz（カ
ウント数240＝27＋26＋25＋24）用デコーダDVU このデコーダDVUは、フリツプフロツプ回
路Ｆ１０の出力をベース入力とするトランジ
スタＱ９７と、該トランジスタのコレクタ出力
と、フリツプフロツプ回路Ｆ１１，Ｆ１２，Ｆ
１３の各Ｑ出力のAND出力をベース入力とす
るトランジスタＱ６８とで構成される。前記ト
ランジスタＱ６８は、NTSC−PAL受像切換ス
イツチとしても機能し、その出力でＲ−Ｓフリ
ツプフロツプ回路FS１をセツトする。PAL方
式の場合も基本的に同じであるので、説明を割
愛する。 上記リセツト回路RTは、上記Ｒ−Ｓフリツプ
フロツプ回路FS１の出力（トランジスタＱ６６
のコレクタ出力）と、トランジスタＱ６４のコレ
クタ出力、若しくはトランジスタＱ６１（NTSC
放送受信時）、或はＱ５８（NTSC VTR再生時）
の各コレクタ出力のAND出力をＤ入力とし、上
記水平同期回路HSのダウンカウンタを構成する
Ｔフリツプフロツプ回路Ｆ１〜Ｆ５のうちＦ４の
Ｑ出力をＣ入力とするＤ−フリツプフロツプ回路
Ｆ１５と、該回路のＱ出力と前記フリツプフロツ
プ回路Ｆ４の出力とのANDをとるAND接続回
路Ａ及び縦続トランジスタＱ１０７，Ｔ１６５と
で構成され、前記トランジスタＴ１６５の出力
で、ダウンカウンタDVの全てのフリツプフロツ
プＦ６〜Ｆ１４をリセツトする。前記トランジス
タＴ１６５に生じるリセツト出力は、必要に応
じ、バツフア或はインバータトランジスタを介し
て垂直同期信号として垂直ドライブ回路（図示せ
ず）に加えられる。 次に、AFC回路、バーストゲート作成回路、
直流再生パルス作成回路及び同期検出回路等の複
合同期信号入力を、前後の等化パルス区間を含む
垂直同期信号区間中削除、或はマスキングするた
めのマスキングパルス発生回路MPの詳細につい
て説明する。 このマスキングパルス発生回路MPは、Ｒ−Ｓ
フリツプフロツプ回路FS２及びセツトパルス用
デコーダDSN，DSP及びリセツト用デコーダDR
とで構成される。 前記Ｒ−Ｓフリツプフロツプ回路FS２は、一
対のトランジスタＱ５３，Ｑ５４及び交叉接続で
構成されており、NTSC受像モードの時には、ト
ランジスタＱ５７のコレクタ出力で、PAL受像
モードの時にはトランジスタＱ５６のコレクタ出
力でそれぞれセツトされ、いずれの受像モードの
場合にもトランジスタＱ５５のコレクタ出力でリ
セツトされる。マスキングパルスPmは、前記ト
ランジスタＱ５４及びＱ５３のコレクタから取り
出され、前者はスイツチングトランジスタＴ１７
０（第１図）を付勢して水平同期分離回路HSの
水平同期信号出力端子を接地し、後者は、上記水
平同期回路HSに接続されるバーストゲートパル
ス発生回路BP（第１図）中のトランジスタＱ３
のベースに加えられ、マスキングパルス印加区間
中前記トランジスタＱ３をカツトオフする。 Ｒ−Ｓフリツプフロツプ回路FS２のNTSC受
像モードの場合のセツト用デコーダDSNは、上
記フリツプフロツプ回路Ｆ１４のＱ出力を導出す
る一対の縦続接続トランジスタＱ１０８，Ｑ１０
９，Ｆ８の出力を導出するトランジスタＱ９
４，Ｑ９５，Ｆ７のＱ出力を取り出すカスケード
接続トランジスタＱ９１，Ｑ９２及び垂直帰線区
間前記セツト用トランジスタＱ５７をオフするべ
く、垂直ブランキングパルスでオンとなるトラン
ジスタＱ８４とで構成される。このような構成で
あれば、上記セツト用トランジスタＱ５７は、
（タイムチヤート 第３図参照）各フリツプフロ
ツプ回路Ｆ１４のＱ出力○ヨがＨ（高レベル）、Ｆ
８のＱ出力○リがＬ（低レベル）、Ｆ７のＱ出力○チ
がＨの各状態を維持しており、且つトランジスタ
Ｑ８４のコレクタ出力○タがＨのタイミングでハイ
となり、上記Ｒ−Ｓフリツプフロツプ回路FS２
をセツトする。 同様にPAL受信モードにおけるセツト用デコ
ーダDSPはフリツプフロツプ回路Ｆ１４のＱ出力
を導出するトランジスタＱ１０８，Ｑ１０９，Ｑ
８３，Ｑ８２，Ｆ１１の出力を反転してＱ出力
として供給するトランジスタＱ１０１，Ｑ１０２
及びＱ１０３，Ｑ８３，Ｑ８２，Ｆ８の出力を
反転して導出しＱ出力として供給するトランジス
タＱ９４，Ｑ９５，Ｑ９６及びＦ６のＱ出力を導
出するＱ８９，Ｑ７９、前記トランジスタＱ８４
で組み合せた形で接続形成される。そしてPAL
受像モードにおいて上記セツト用のトランジスタ
Ｑ５６のベースに対し各フリツプフロツプ回路Ｆ
１４のＱ出力がＨ，Ｆ１１のＱ出力がＨ，Ｆ８の
Ｑ出力がＨ，Ｆ６のＱ出力がＨの各状態を維持し
ており且つトランジスタＱ８４のコレクタがＨの
タイミングでＨパルスを供給しＱ５６をオンとし
て上記Ｒ−Ｓフリツプフロツプ回路FS２をセツ
トする。次にリセツトパルス用デコーダDRの詳
細を説明する。 リセツトパルス用デコーダDRはフリツプフロ
ツプ回路Ｆ８の出力を反転して取り出すトラン
ジスタＱ９４，Ｆ６のＱ出力を導出するトランジ
スタＱ８９，Ｑ７９、トランジスタＱ８４及びＱ
４８とを備えており両フリツプフロツプ回路Ｆ８
及びＦ６がＦ８のＱ出力○トがＨ，Ｆ６のＱ出力○ホ
がＨでトランジスタＱ８４のコレクタ出力○タがＨ
即ち垂直ブランキングパルス不存在の区間で且つ
Ｑ４８のコレクタがＨ即ちダウンカウンタDVの
リセツトパルスでセツトされ第22ラインセレクタ
パルス（後述）でリセツトされるＲ−Ｓフリツプ
フロツプ回路FS３（トランジスタＱ４４，Ｑ４
５で構成）の出力でオン・オフ制御されるトラン
ジスタＱ４８のコレクタ出力がＨの各タイミング
でリセツト用トランジスタＱ５５をオンとしＲ−
Ｓフリツプフロツプ回路FS２をリセツトする。 リセツトパルス用デコーダDRは、NTSC，
PALの両受像モードに兼用される。 このようなタイミングで且つ等化パルス及び垂
直同期信号区間を殆んどカバーするマスキングパ
ルスPmを用いて、AFC回路の入力信号及び或い
はバーストゲートパルス作成回路BPの出力信号
等にマスキングをかけ、等化パルス区間を含む垂
直同期信号区間の信号を削除すれば、垂直走査始
端の像曲り、垂直同期信号区間近傍即ち画面の上
方の輝度むら、色再生系のＳ／Ｎ比の劣化及び水
平同期検出回路の感度の低下等の画像劣化要因を
悉く改善することが出来る。 また次述する同期検出回路SDの水平同期信号
入力にマスキングをかけることにより、マスキン
グパルス区間における感度の低下を避けられる。 次に同期検出回路について第５図を参照し乍ら
説明する。この回路は、水平同期信号とフライバ
ツクパルスの一致を検出するように働く。即ち、
正極性のフライバツクパルスPfをベース入力とす
るトランジスタＴ１８７がオンとなつている間
に、縦接続されるトランジスタＱ１８４のベース
に正極性の水平同期信号Ｈが印加されると、Ｑ１
８４もオンとなり、抵抗Ｈ２１６の端子電圧が降
下する。それに伴つてトランジスタＱ１８８は導
通してコンデンサＣ４を充電する。コンデンサＣ
４の端子間電圧が上昇すると差動対を形成するト
ランジスタＴ１８９も導通し、順にスイツチング
トランジスタＴ１９４，Ｔ１９５，Ｔ１９６及び
Ｔ１９７をオンにする。水平同期信号或はフライ
バツクパルスのいずれか一方のみが存在している
時点では、抵抗Ｒ２１６，Ｒ２１７、トランジス
タＴ１８４のコレクタ・エミツタ路及びトランジ
スタＴ１８７のコレクタ・エミツタ路の電流路が
形成されず、トランジスタＴ１８８のベース電位
がVccに保たれたまゝとなるために、トランジス
タＴ１８８はオフのまゝ維持され同期検出出力は
生じない。また、第５図の回路には、ノイズによ
る誤動作を防止するための回路を付加されてい
る。この誤動作防止のための回路は縦接続され、
ノイズ到来時に上記コンデンサＣ４の放電路を形
成する一対のトランジスタＴ１８５及びＴ１８６
で形成される。後者のトランジスタＴ１８６は、
PNP型であり、フライバツクパルスがベースに印
加されるとオフとなるので、前者のトランジスタ
Ｔ１８５のベースに水平同期信号が印加されても
その間前記放電路は形成されない。 しかし乍ら、フライバツクパルス期間以外に
は、トランジスタＴ１８６はオンとなるので、も
しトランジスタＴ１８５及びＴ１８４のベース入
力端子にノイズが入り、トランジスタＴ１８５が
オンとなると、トランジスタＴ８５とＴ１８６に
よる放電路が形成されるので、仮にノイズによつ
てトランジスタＴ１８８がオンとなり、コンデン
サＣ４が充電されても、その電荷は直ちに放電さ
れ、同期検出エラーを生じることはない。前記同
期検出出力で作動する前記トランジスタＴ１９４
のオンに伴つて一斉にオンに転ずるスイツチング
トランジスタＴ１９５，Ｔ１９６及びＴ１９７の
うち、Ｔ１９６は、第１図の水平同期回路HSの
AFC回路を形成するトランジスタのうち、Ｔ２
２２をオフとし、トランジスタＴ２１９及びＴ２
２０の共通エミツタ抵抗Ｒ２５１に並列接続され
たＲ２５０を切離して、結果的にトランジスタＴ
２１６及びＴ２１９の電流利得を下げてAFC制
御感度を低下せしめる。又、前記トランジスタＴ
１９７は、その導通に伴いコンデンサＣ５に接地
電位点との間に直列に接続された抵抗Ｒ５と並列
に抵抗Ｒ６を接続し、コンデンサＣ５の充電電流
対端子電圧比を小さくして実質的にAFC制御時
定数を長くしたのと同等にする。即ち、非同期状
態においては、逆に前記両トランジスタＴ１９
６，Ｔ１９７は共にオフとなるから、AFC回路
の制御感度は同期時に比して向上し、その制御時
定数は比較的に短くなるので、スイツチオン時或
はチヤンネル切換時における同期引込を早くす
る。 次にVTR或はビデオデイスクの再生出力等の
如く、その再生モードによつては、大巾にジツタ
を含み、更にV＝２Ｈ／５２５の関係が保持されな
いビ デオ信号を入力とする場合の構成、動作について
説明する。 このように受像機からみて特殊な信号（以下
VTR信号と称す）を再生するモードにおける同
期引込範囲切換電圧（以下引込切換電圧と略す）
を発生のための回路を、前記水平同期回路の制御
感度等を切換えるためのスイツチング素子Ｔ１９
５，Ｔ１９６，Ｔ１９７の制御信号源である前記
同期検出回路SDに関連づけて構成する。すなわ
ち、VTR信号再生モードにおいて、スイツチ
Vswで同期検出回路SDの出力コンデンサＣ４を
短絡すべく接続すると共に、トランジスタダイオ
ードＴ１９３で固定ベースバイアスされ且つエミ
ツタに抵抗負荷Ｒ１６７を備えるトランジスタＴ
１９２のコレクタも同時に接地する。 前記スイツチVswが閉路されると、トランジス
タＴ１８９はオフとなるから、各スイツチングト
ランジスタＴ１９５，Ｔ１９６及びＴ１９７はオ
フとなり、水平AFC回路を非同期動作状態とす
る。 また、前記トランジスタＴ１９２は逆トランジ
スタとして動作し、上記抵抗Ｒ１６７の端子に引
込切換電圧を発生する。逆トランジスタとして動
作せしめることによつて、前記コンデンサＣ４の
端子電圧がVccから接地電位まで変動しても、こ
のトランジスタＴ１９２のＶBEO（通常7V）をオ
ーバするという問題が解消する。因みにＴ１９２
のＶCBOは30Vである。 もし、トランジスタＴ１９２を逆トランジスタ
として付勢せずに、代替回路を使用するとする
と、第６図のようになると考えられる。即ち、前
記トランジスタＴ１９２をダーリントン接続トラ
ンジスタＴ２９２，Ｔ３９２とすると共に、コン
デンサＣ４接地時におけるＴ３９２のコレクタ電
位ＶCE（飽和レベルにはならない）と後続段との
DCレベルマツチングのための、レベルシフト回
路ＴLSが不可欠となる訳であるが、上述の構成で
回路構成が著しく単純になる他、後続のI2L回路
に直結し得るので、IC化が容易となる。 次に、第３図の回路を併せ参照しつつ、VTR
信号再生時の同期引込周波数範囲の切換回路接続
について説明する。 前記トランジスタＴ１９２のエミツタと抵抗Ｒ
１６７との接続点は、I2Lトランジスタで構成さ
れるトランジスタＱ６０のベースに直結されてい
る。従つてスイツチVsw閉路時、トランジスタＱ
６０はオフとなり、ベースがそのコレクタに直結
されている後続のトランジスタＱ６３をオンとし
て、TV放送受信時デコーダＤBLの出力で引込下
限周波数を規定するトランジスタＱ６１，Ｑ６２
を共にオフとし、VTR信号再生時デコーダＤVL
の出力をベース入力とし下限引込周波数を規定す
るトランジスタＱ５８，Ｑ５９（但し前者は
NTSC方式受像モード、後者はPAL方式受像モー
ドで動作）を動作（オン）可能状態とする。又、
前記トランジスタＱ６０のコレクタは、デコーダ
ＤVUの出力をベース入力として引込上限周波数を
規定するトランジスタＱ６７，Ｑ６８を共にオン
とし、動作可能な状態とする。この場合も同様
に、NTSC受像モードではＱ６８のみが、PAL受
像モードではＱ６７のみがオンとなり、それぞれ
のモードにおいて、上限周波数を規定する。 要するに、VTR信号再生時、スイツチVswを
閉路すると、NTSC受像モードでは、トランジス
タＱ５８及びＱ６８のみが動作状態となり、Ｑ５
９，Ｑ６１，Ｑ６２，Ｑ６７はいずれも不動作状
態となるので、Ｒ−Ｓフリツプフロツプ回路ＦS1
は上記デコーダＤVUの出力でオンとなるトランジ
スタＱ６８のコレクタ出力でセツトされる。又ト
ランジスタＱ５８は、上記デコーダＤVLの出力で
オンとなり、トランジスタＱ６４を付勢しオンと
する。 従つて、VTR信号再生時、NTSC受像モードで
は、垂直同期回路VSの同期引込周波数範囲は、
54.632Hz〜65.558Hz（カウント数288〜240）とな
る。PAL受像モードにおいても同様の動作で、
引込周波数範囲は、44.389Hz〜54.253Hz（カウン
ト数352〜288）に設定される。 以上の如く本発明によれば、簡単で信頼性に富
み、且つIC化に適した同期引込周波数範囲切換
回路を実現することが出来る。
の引込周波数の上限周波数に相当するカウント数
を後に例示説明するデコーダで取り出し、その出
力でＲ−Ｓフリツプフロツプ回路FS１をセツト
し、該フリツプフロツプ回路のセツト出力と、入
力垂直同期信号、若しくは後に例示説明する下限
周波数検出用のデコーダのいづれかの出力をベー
ス入力をするトランジスタＱ６４の出力との
AND出力をとり、該出力をリセツト回路RTを構
成するＤフリツプフロツプ回路Ｆ１５にＤ入力と
して印加する回路構成を採つている。 次に各引込周波数設定用のデコーダの構成を
NTSC方式の場合を例にとつて説明する。 VTR再生時の下限引込周波数54.632Hz（カ
ウント数288＝28＋25）用デコーダDVL このデコーダDVLは、フリツプフロツプ回
路Ｆ１１の出力をベース入力とするトランジ
スタＱ１０１と、該トランジスタに順次カスケ
ード接続されるトランジスタＱ１０２，Ｑ１０
３と、フリツプフロツプ回路Ｆ１４の出力を
ベース入力とするトランジスタＱ１０５及びト
ランジスタＱ１０３とＱ１０５のコレクタ出力
のAND出力を入力するトランジスタＱ５８で
構成される。前記トランジスタＱ５８は、Ｑ５
９と相俟つてNTSC−PALの受像モード切換ス
イツチとしても働く。図中はNSC受像モー
ドで動作し、はPAL受像モードで動作する
ことを示す。（以下同じ） 放送受信時の下限引込周波数57.846Hz（カウ
ンタ数272＝28＋24）用デコーダDBL、このデコ
ーダDBLは、フリツプフロツプ回路Ｆ１０の
出力をベース入力とするトランジスタＱ９７
とフリツプフロツプ回路Ｆ１４のＱ出力をベー
ス入力とするトランジスタＱ１０８と該トラン
ジスタに縦続接続されるトランジスタＱ１０９
及び該トランジスタＱ９７のコレクタ出力との
AND出力をベース入力とするトランジスタＱ
６１とで構成されている。 前記トランジスタＱ６１は、Ｑ６２と相俟つ
てNTSC−PAL受像モード切換スイツチとして
働く。 放送受信時の上限引込周波数61.461Hz（カウ
ント数256＝28）用デコーダDBU このデコーダDBUは、フリツプフロツプ回
路Ｆ１４の出力を反転するトランジスタＱ１
０５と該出力をベース入力とするトランジスタ
Ｑ７２とで構成される。前記トランジスタＱ７
２は、Ｑ７１と相俟つてNTSC−PAL受像モー
ド切換スイツチとしても機能し、その出力でＲ
−ＳフリツプフロツプFS１をセツトする。 VTR再生時の上限引込周波数65.558Hz（カ
ウント数240＝27＋26＋25＋24）用デコーダDVU このデコーダDVUは、フリツプフロツプ回
路Ｆ１０の出力をベース入力とするトランジ
スタＱ９７と、該トランジスタのコレクタ出力
と、フリツプフロツプ回路Ｆ１１，Ｆ１２，Ｆ
１３の各Ｑ出力のAND出力をベース入力とす
るトランジスタＱ６８とで構成される。前記ト
ランジスタＱ６８は、NTSC−PAL受像切換ス
イツチとしても機能し、その出力でＲ−Ｓフリ
ツプフロツプ回路FS１をセツトする。PAL方
式の場合も基本的に同じであるので、説明を割
愛する。 上記リセツト回路RTは、上記Ｒ−Ｓフリツプ
フロツプ回路FS１の出力（トランジスタＱ６６
のコレクタ出力）と、トランジスタＱ６４のコレ
クタ出力、若しくはトランジスタＱ６１（NTSC
放送受信時）、或はＱ５８（NTSC VTR再生時）
の各コレクタ出力のAND出力をＤ入力とし、上
記水平同期回路HSのダウンカウンタを構成する
Ｔフリツプフロツプ回路Ｆ１〜Ｆ５のうちＦ４の
Ｑ出力をＣ入力とするＤ−フリツプフロツプ回路
Ｆ１５と、該回路のＱ出力と前記フリツプフロツ
プ回路Ｆ４の出力とのANDをとるAND接続回
路Ａ及び縦続トランジスタＱ１０７，Ｔ１６５と
で構成され、前記トランジスタＴ１６５の出力
で、ダウンカウンタDVの全てのフリツプフロツ
プＦ６〜Ｆ１４をリセツトする。前記トランジス
タＴ１６５に生じるリセツト出力は、必要に応
じ、バツフア或はインバータトランジスタを介し
て垂直同期信号として垂直ドライブ回路（図示せ
ず）に加えられる。 次に、AFC回路、バーストゲート作成回路、
直流再生パルス作成回路及び同期検出回路等の複
合同期信号入力を、前後の等化パルス区間を含む
垂直同期信号区間中削除、或はマスキングするた
めのマスキングパルス発生回路MPの詳細につい
て説明する。 このマスキングパルス発生回路MPは、Ｒ−Ｓ
フリツプフロツプ回路FS２及びセツトパルス用
デコーダDSN，DSP及びリセツト用デコーダDR
とで構成される。 前記Ｒ−Ｓフリツプフロツプ回路FS２は、一
対のトランジスタＱ５３，Ｑ５４及び交叉接続で
構成されており、NTSC受像モードの時には、ト
ランジスタＱ５７のコレクタ出力で、PAL受像
モードの時にはトランジスタＱ５６のコレクタ出
力でそれぞれセツトされ、いずれの受像モードの
場合にもトランジスタＱ５５のコレクタ出力でリ
セツトされる。マスキングパルスPmは、前記ト
ランジスタＱ５４及びＱ５３のコレクタから取り
出され、前者はスイツチングトランジスタＴ１７
０（第１図）を付勢して水平同期分離回路HSの
水平同期信号出力端子を接地し、後者は、上記水
平同期回路HSに接続されるバーストゲートパル
ス発生回路BP（第１図）中のトランジスタＱ３
のベースに加えられ、マスキングパルス印加区間
中前記トランジスタＱ３をカツトオフする。 Ｒ−Ｓフリツプフロツプ回路FS２のNTSC受
像モードの場合のセツト用デコーダDSNは、上
記フリツプフロツプ回路Ｆ１４のＱ出力を導出す
る一対の縦続接続トランジスタＱ１０８，Ｑ１０
９，Ｆ８の出力を導出するトランジスタＱ９
４，Ｑ９５，Ｆ７のＱ出力を取り出すカスケード
接続トランジスタＱ９１，Ｑ９２及び垂直帰線区
間前記セツト用トランジスタＱ５７をオフするべ
く、垂直ブランキングパルスでオンとなるトラン
ジスタＱ８４とで構成される。このような構成で
あれば、上記セツト用トランジスタＱ５７は、
（タイムチヤート 第３図参照）各フリツプフロ
ツプ回路Ｆ１４のＱ出力○ヨがＨ（高レベル）、Ｆ
８のＱ出力○リがＬ（低レベル）、Ｆ７のＱ出力○チ
がＨの各状態を維持しており、且つトランジスタ
Ｑ８４のコレクタ出力○タがＨのタイミングでハイ
となり、上記Ｒ−Ｓフリツプフロツプ回路FS２
をセツトする。 同様にPAL受信モードにおけるセツト用デコ
ーダDSPはフリツプフロツプ回路Ｆ１４のＱ出力
を導出するトランジスタＱ１０８，Ｑ１０９，Ｑ
８３，Ｑ８２，Ｆ１１の出力を反転してＱ出力
として供給するトランジスタＱ１０１，Ｑ１０２
及びＱ１０３，Ｑ８３，Ｑ８２，Ｆ８の出力を
反転して導出しＱ出力として供給するトランジス
タＱ９４，Ｑ９５，Ｑ９６及びＦ６のＱ出力を導
出するＱ８９，Ｑ７９、前記トランジスタＱ８４
で組み合せた形で接続形成される。そしてPAL
受像モードにおいて上記セツト用のトランジスタ
Ｑ５６のベースに対し各フリツプフロツプ回路Ｆ
１４のＱ出力がＨ，Ｆ１１のＱ出力がＨ，Ｆ８の
Ｑ出力がＨ，Ｆ６のＱ出力がＨの各状態を維持し
ており且つトランジスタＱ８４のコレクタがＨの
タイミングでＨパルスを供給しＱ５６をオンとし
て上記Ｒ−Ｓフリツプフロツプ回路FS２をセツ
トする。次にリセツトパルス用デコーダDRの詳
細を説明する。 リセツトパルス用デコーダDRはフリツプフロ
ツプ回路Ｆ８の出力を反転して取り出すトラン
ジスタＱ９４，Ｆ６のＱ出力を導出するトランジ
スタＱ８９，Ｑ７９、トランジスタＱ８４及びＱ
４８とを備えており両フリツプフロツプ回路Ｆ８
及びＦ６がＦ８のＱ出力○トがＨ，Ｆ６のＱ出力○ホ
がＨでトランジスタＱ８４のコレクタ出力○タがＨ
即ち垂直ブランキングパルス不存在の区間で且つ
Ｑ４８のコレクタがＨ即ちダウンカウンタDVの
リセツトパルスでセツトされ第22ラインセレクタ
パルス（後述）でリセツトされるＲ−Ｓフリツプ
フロツプ回路FS３（トランジスタＱ４４，Ｑ４
５で構成）の出力でオン・オフ制御されるトラン
ジスタＱ４８のコレクタ出力がＨの各タイミング
でリセツト用トランジスタＱ５５をオンとしＲ−
Ｓフリツプフロツプ回路FS２をリセツトする。 リセツトパルス用デコーダDRは、NTSC，
PALの両受像モードに兼用される。 このようなタイミングで且つ等化パルス及び垂
直同期信号区間を殆んどカバーするマスキングパ
ルスPmを用いて、AFC回路の入力信号及び或い
はバーストゲートパルス作成回路BPの出力信号
等にマスキングをかけ、等化パルス区間を含む垂
直同期信号区間の信号を削除すれば、垂直走査始
端の像曲り、垂直同期信号区間近傍即ち画面の上
方の輝度むら、色再生系のＳ／Ｎ比の劣化及び水
平同期検出回路の感度の低下等の画像劣化要因を
悉く改善することが出来る。 また次述する同期検出回路SDの水平同期信号
入力にマスキングをかけることにより、マスキン
グパルス区間における感度の低下を避けられる。 次に同期検出回路について第５図を参照し乍ら
説明する。この回路は、水平同期信号とフライバ
ツクパルスの一致を検出するように働く。即ち、
正極性のフライバツクパルスPfをベース入力とす
るトランジスタＴ１８７がオンとなつている間
に、縦接続されるトランジスタＱ１８４のベース
に正極性の水平同期信号Ｈが印加されると、Ｑ１
８４もオンとなり、抵抗Ｈ２１６の端子電圧が降
下する。それに伴つてトランジスタＱ１８８は導
通してコンデンサＣ４を充電する。コンデンサＣ
４の端子間電圧が上昇すると差動対を形成するト
ランジスタＴ１８９も導通し、順にスイツチング
トランジスタＴ１９４，Ｔ１９５，Ｔ１９６及び
Ｔ１９７をオンにする。水平同期信号或はフライ
バツクパルスのいずれか一方のみが存在している
時点では、抵抗Ｒ２１６，Ｒ２１７、トランジス
タＴ１８４のコレクタ・エミツタ路及びトランジ
スタＴ１８７のコレクタ・エミツタ路の電流路が
形成されず、トランジスタＴ１８８のベース電位
がVccに保たれたまゝとなるために、トランジス
タＴ１８８はオフのまゝ維持され同期検出出力は
生じない。また、第５図の回路には、ノイズによ
る誤動作を防止するための回路を付加されてい
る。この誤動作防止のための回路は縦接続され、
ノイズ到来時に上記コンデンサＣ４の放電路を形
成する一対のトランジスタＴ１８５及びＴ１８６
で形成される。後者のトランジスタＴ１８６は、
PNP型であり、フライバツクパルスがベースに印
加されるとオフとなるので、前者のトランジスタ
Ｔ１８５のベースに水平同期信号が印加されても
その間前記放電路は形成されない。 しかし乍ら、フライバツクパルス期間以外に
は、トランジスタＴ１８６はオンとなるので、も
しトランジスタＴ１８５及びＴ１８４のベース入
力端子にノイズが入り、トランジスタＴ１８５が
オンとなると、トランジスタＴ８５とＴ１８６に
よる放電路が形成されるので、仮にノイズによつ
てトランジスタＴ１８８がオンとなり、コンデン
サＣ４が充電されても、その電荷は直ちに放電さ
れ、同期検出エラーを生じることはない。前記同
期検出出力で作動する前記トランジスタＴ１９４
のオンに伴つて一斉にオンに転ずるスイツチング
トランジスタＴ１９５，Ｔ１９６及びＴ１９７の
うち、Ｔ１９６は、第１図の水平同期回路HSの
AFC回路を形成するトランジスタのうち、Ｔ２
２２をオフとし、トランジスタＴ２１９及びＴ２
２０の共通エミツタ抵抗Ｒ２５１に並列接続され
たＲ２５０を切離して、結果的にトランジスタＴ
２１６及びＴ２１９の電流利得を下げてAFC制
御感度を低下せしめる。又、前記トランジスタＴ
１９７は、その導通に伴いコンデンサＣ５に接地
電位点との間に直列に接続された抵抗Ｒ５と並列
に抵抗Ｒ６を接続し、コンデンサＣ５の充電電流
対端子電圧比を小さくして実質的にAFC制御時
定数を長くしたのと同等にする。即ち、非同期状
態においては、逆に前記両トランジスタＴ１９
６，Ｔ１９７は共にオフとなるから、AFC回路
の制御感度は同期時に比して向上し、その制御時
定数は比較的に短くなるので、スイツチオン時或
はチヤンネル切換時における同期引込を早くす
る。 次にVTR或はビデオデイスクの再生出力等の
如く、その再生モードによつては、大巾にジツタ
を含み、更にV＝２Ｈ／５２５の関係が保持されな
いビ デオ信号を入力とする場合の構成、動作について
説明する。 このように受像機からみて特殊な信号（以下
VTR信号と称す）を再生するモードにおける同
期引込範囲切換電圧（以下引込切換電圧と略す）
を発生のための回路を、前記水平同期回路の制御
感度等を切換えるためのスイツチング素子Ｔ１９
５，Ｔ１９６，Ｔ１９７の制御信号源である前記
同期検出回路SDに関連づけて構成する。すなわ
ち、VTR信号再生モードにおいて、スイツチ
Vswで同期検出回路SDの出力コンデンサＣ４を
短絡すべく接続すると共に、トランジスタダイオ
ードＴ１９３で固定ベースバイアスされ且つエミ
ツタに抵抗負荷Ｒ１６７を備えるトランジスタＴ
１９２のコレクタも同時に接地する。 前記スイツチVswが閉路されると、トランジス
タＴ１８９はオフとなるから、各スイツチングト
ランジスタＴ１９５，Ｔ１９６及びＴ１９７はオ
フとなり、水平AFC回路を非同期動作状態とす
る。 また、前記トランジスタＴ１９２は逆トランジ
スタとして動作し、上記抵抗Ｒ１６７の端子に引
込切換電圧を発生する。逆トランジスタとして動
作せしめることによつて、前記コンデンサＣ４の
端子電圧がVccから接地電位まで変動しても、こ
のトランジスタＴ１９２のＶBEO（通常7V）をオ
ーバするという問題が解消する。因みにＴ１９２
のＶCBOは30Vである。 もし、トランジスタＴ１９２を逆トランジスタ
として付勢せずに、代替回路を使用するとする
と、第６図のようになると考えられる。即ち、前
記トランジスタＴ１９２をダーリントン接続トラ
ンジスタＴ２９２，Ｔ３９２とすると共に、コン
デンサＣ４接地時におけるＴ３９２のコレクタ電
位ＶCE（飽和レベルにはならない）と後続段との
DCレベルマツチングのための、レベルシフト回
路ＴLSが不可欠となる訳であるが、上述の構成で
回路構成が著しく単純になる他、後続のI2L回路
に直結し得るので、IC化が容易となる。 次に、第３図の回路を併せ参照しつつ、VTR
信号再生時の同期引込周波数範囲の切換回路接続
について説明する。 前記トランジスタＴ１９２のエミツタと抵抗Ｒ
１６７との接続点は、I2Lトランジスタで構成さ
れるトランジスタＱ６０のベースに直結されてい
る。従つてスイツチVsw閉路時、トランジスタＱ
６０はオフとなり、ベースがそのコレクタに直結
されている後続のトランジスタＱ６３をオンとし
て、TV放送受信時デコーダＤBLの出力で引込下
限周波数を規定するトランジスタＱ６１，Ｑ６２
を共にオフとし、VTR信号再生時デコーダＤVL
の出力をベース入力とし下限引込周波数を規定す
るトランジスタＱ５８，Ｑ５９（但し前者は
NTSC方式受像モード、後者はPAL方式受像モー
ドで動作）を動作（オン）可能状態とする。又、
前記トランジスタＱ６０のコレクタは、デコーダ
ＤVUの出力をベース入力として引込上限周波数を
規定するトランジスタＱ６７，Ｑ６８を共にオン
とし、動作可能な状態とする。この場合も同様
に、NTSC受像モードではＱ６８のみが、PAL受
像モードではＱ６７のみがオンとなり、それぞれ
のモードにおいて、上限周波数を規定する。 要するに、VTR信号再生時、スイツチVswを
閉路すると、NTSC受像モードでは、トランジス
タＱ５８及びＱ６８のみが動作状態となり、Ｑ５
９，Ｑ６１，Ｑ６２，Ｑ６７はいずれも不動作状
態となるので、Ｒ−Ｓフリツプフロツプ回路ＦS1
は上記デコーダＤVUの出力でオンとなるトランジ
スタＱ６８のコレクタ出力でセツトされる。又ト
ランジスタＱ５８は、上記デコーダＤVLの出力で
オンとなり、トランジスタＱ６４を付勢しオンと
する。 従つて、VTR信号再生時、NTSC受像モードで
は、垂直同期回路VSの同期引込周波数範囲は、
54.632Hz〜65.558Hz（カウント数288〜240）とな
る。PAL受像モードにおいても同様の動作で、
引込周波数範囲は、44.389Hz〜54.253Hz（カウン
ト数352〜288）に設定される。 以上の如く本発明によれば、簡単で信頼性に富
み、且つIC化に適した同期引込周波数範囲切換
回路を実現することが出来る。
図面はいずれも本発明に係り、第１図は水平同
期回路を示す回路図、第２図はその動作波形説明
図、第３図は垂直同期回路を示す回路図、第４図
はその動作波形説明図、第５図は同期検出回路を
示す回路図、第６図は第５図の回路の効果を説明
するための回路図である。 HS…水平同期回路、VS……垂直同期回路、
SD……同期検出回路、Vsw……VTR信号再生モ
ードスイツチ、FT……同期引込周波数切換回
路。
期回路を示す回路図、第２図はその動作波形説明
図、第３図は垂直同期回路を示す回路図、第４図
はその動作波形説明図、第５図は同期検出回路を
示す回路図、第６図は第５図の回路の効果を説明
するための回路図である。 HS…水平同期回路、VS……垂直同期回路、
SD……同期検出回路、Vsw……VTR信号再生モ
ードスイツチ、FT……同期引込周波数切換回
路。
Claims (1)
- １ 水平同期信号とフライバツクパルスとの論理
積出力により水平同期回路の同期状態を検出する
同期検出回路を備え、この検出回路の出力によつ
て上記水平同期回路内のAFC回路の制御感度を
切換えると共に、上記水平同期回路から出力され
る水平周波数のパルス信号を分周する垂直パルス
作成用のカウンタを備え、該カウンタの所定カウ
ント出力に対応するデコーダの出力によつて一定
期間開かれるゲートを介して垂直同期信号を導入
し、この垂直同期信号で上記カウンタをリセツト
するようにしたテレビジヨン受像機に於いて、大
きいジツタ成分を含むビデオ信号の受像時に上記
検出回路の出力端子を短絡することにより上記制
御感度を向上させると共に、上記短絡に応動する
スイツチング素子によつて前記デコーダを切換え
ることにより前記カウンタの同期引込範囲を広げ
るようにしたことを特徴とする同期引込周波数切
換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12746280A JPS5752267A (en) | 1980-09-12 | 1980-09-12 | Synchronizing lead-in frequency switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12746280A JPS5752267A (en) | 1980-09-12 | 1980-09-12 | Synchronizing lead-in frequency switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5752267A JPS5752267A (en) | 1982-03-27 |
| JPS6262102B2 true JPS6262102B2 (ja) | 1987-12-24 |
Family
ID=14960520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12746280A Granted JPS5752267A (en) | 1980-09-12 | 1980-09-12 | Synchronizing lead-in frequency switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5752267A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0238013U (ja) * | 1988-09-07 | 1990-03-13 | ||
| JPH0669602U (ja) * | 1993-03-11 | 1994-09-30 | 株式会社松島製作所 | 密閉燃焼式ガス暖炉 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074877A (ja) * | 1983-09-30 | 1985-04-27 | Toshiba Audio Video Eng Corp | 同期信号再生回路 |
| KR100545517B1 (ko) | 1998-07-17 | 2006-01-24 | 다이낑 고오교 가부시키가이샤 | 반도체제조장치용 성형재료 또는 부품의 포장재, 그것을사용한 포장방법 및 포장된 반도체제조장치용 성형재료또는 부품 |
| JP2007313560A (ja) * | 2006-05-29 | 2007-12-06 | Ichiro Takemori | Ｔｉｇ溶接棒および銀ろう付け溶接棒の送り器具 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114116A (ja) * | 1974-02-16 | 1975-09-06 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51816U (ja) * | 1974-06-18 | 1976-01-06 |
-
1980
- 1980-09-12 JP JP12746280A patent/JPS5752267A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50114116A (ja) * | 1974-02-16 | 1975-09-06 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0238013U (ja) * | 1988-09-07 | 1990-03-13 | ||
| JPH0669602U (ja) * | 1993-03-11 | 1994-09-30 | 株式会社松島製作所 | 密閉燃焼式ガス暖炉 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5752267A (en) | 1982-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0162443A2 (en) | Multi-system television receiver | |
| JPS6230551B2 (ja) | ||
| US4467359A (en) | Horizontal synchronizing circuit | |
| JPH0566076B2 (ja) | ||
| CA1185357A (en) | Dual mode horizontal deflection circuit | |
| JPS6262102B2 (ja) | ||
| JPH0574265B2 (ja) | ||
| US4250525A (en) | Television horizontal AFPC with phase detector driven at twice the horizontal frequency | |
| US4266245A (en) | Differential amplifier current repeater | |
| JPS62294Y2 (ja) | ||
| EP0059762B2 (en) | Horizontal synchronizing circuit | |
| GB2217960A (en) | Deflection current correction circuit with service switch | |
| JPS6210994A (ja) | テレビジヨン受像機の画像安定化回路 | |
| US4860102A (en) | Circuitry for automatically switching the control speed of a phase-control circuit | |
| JPH0134511B2 (ja) | ||
| JPS5814791B2 (ja) | 抜き取りパルス発生装置 | |
| KR800000349B1 (ko) | 버어스트 게이트 펄스 발생기 | |
| KR900010357Y1 (ko) | 주화면의 무신호시 화면 자동 절환 회로 | |
| JPH0241976Y2 (ja) | ||
| JPS59193680A (ja) | テレビ放送方式の自動判別方式 | |
| KR860001146B1 (ko) | 무방송 채널 수신 잡음 제거회로 | |
| JPS59191970A (ja) | 受像機 | |
| JP2003174616A (ja) | 同期分離補正回路及び同期分離補正回路を内蔵した記録再生装置 | |
| JPS6192093A (ja) | 検波回路 | |
| JPS6126873B2 (ja) |