JPS6261913B2 - - Google Patents
Info
- Publication number
- JPS6261913B2 JPS6261913B2 JP55180933A JP18093380A JPS6261913B2 JP S6261913 B2 JPS6261913 B2 JP S6261913B2 JP 55180933 A JP55180933 A JP 55180933A JP 18093380 A JP18093380 A JP 18093380A JP S6261913 B2 JPS6261913 B2 JP S6261913B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- alarm
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 230000010355 oscillation Effects 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- FPIPGXGPPPQFEQ-OVSJKPMPSA-N all-trans-retinol Chemical group OC\C=C(/C)\C=C\C=C(/C)\C=C\C1=C(C)CCCC1(C)C FPIPGXGPPPQFEQ-OVSJKPMPSA-N 0.000 description 42
- 239000011717 all-trans-retinol Substances 0.000 description 21
- 235000019169 all-trans-retinol Nutrition 0.000 description 21
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G13/00—Producing acoustic time signals
- G04G13/02—Producing acoustic time signals at preselected times, e.g. alarm clocks
- G04G13/021—Details
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本願はアラーム機能を有する時計用電子回路に
関し、特にアラーム入力端子及びアラーム出力端
子を有する時計用電子回路に関する。 一般に時計用電子回路にはデジタル表示用の電
子回路あるいはステツプモータを用いたアナログ
表示用の電子回路があるが、デジタル表示用の電
子回路に於いては電子回路内部でアラームの一致
検出を電子的に行なえ得るが、アナログ表示用の
電子回路に於いては機械的にアラームの一致検出
を行ないアラーム一致信号をアラーム入力端子に
印加してアラーム動作を行なわせるものである。
この様なステツプモータを用いたアナログ表示用
の電子回路は水晶振動子等を接続する端子、ステ
ツプモータを駆動する端子、アラーム一致信号が
印加される端子及びアラーム出力端子等が有り、
端子数が少なくて構成できる利点を有する。しか
しアナログ表示用の電子回路にスヌーズ機能を付
加する場合、スヌーズ端子を新らたに設けなけれ
ばならないし、また内部回路が正しく動作してい
るかを検査するために内部をテスト状態にするた
めの信号を印加するテスト用の端子を設けなけれ
ばならないので、端子数が少なくて構成できると
いう利点が損われるものであつた。 本願は上述した点に鑑みて為されたものであ
り、アラーム入力端子、スヌーズ端子及びテスト
端子を１つの端子で構成し、更にテスト時間も短
縮できる時計用電子回路を提供するものである。
以下図面を参照して本発明を詳述する。 第１図は本発明の実施例を示す論理回路図であ
り、１は発振回路、２は第１の分周回路、３は第
２の分周回路、４は第３の分周回路、５は三値検
出回路、６はテスト信号発生回路を構成する遅延
回路、７は切出回路、８はスヌーズ記憶回路であ
る。 発振回路１は水晶振動子等が外部接続されて
４、194、304Hzの基準信号を発生し、第１の分周
回路２に印加する。第１の分周回路２はＴ―FF
が16段継続接続されて成り、４、194、304Hzの基
準信号を64Hzに分周し、64Hzの信号はNANDゲー
ト９，１０を介して第２の分周回路３に印加され
る。第２の分周回路３はＴ―FFが７段継続接続
されて成り、各段の分周出力Q17〜Q23を出力す
る。分周出力Q20，Q21，Q22及びNORゲート１１
の出力T1がNANDゲート１２に印加され、NAND
ゲート１２はこれらの入力に依り１秒間に１回の
短いパルスを作り、NORゲート１３，１４及び
NANDゲート１５に印加する。NORゲート１
１，１６はフリツプフロツプを構成し、NORゲ
ート１６には分周出力Q17、NORゲート１１には
インバータ１７を介して分周出力19が印加さ
れ、更にNORゲート１１の他方の入力をＡある
いは分周出力Q18がインバータ１８を介して印加
されたＢに接続することに依り、NANDゲート１
２から出力されるパルス幅を変えることができ
る。分周出力Q23は0.5Hz即ち周期２秒の信号であ
り、NORゲート１３及びインバータ１９を介し
てNORゲート１４に印加され、NORゲート１
３，１４を１秒間隔で交互に導通させる様に制御
しNANDゲート１２の出力パルスを交互に出
力端子OUT１及びOUT２に出力させる。また第
３の分周回路４はＴ―FFが７段継続接続されて
成り、入力にはNANDゲート１２出力パルス
がNANDゲート１５，２０を介して印加される。 三値検出回路５はインバータ２１，２２，２
３，２４及びANDゲート２５，２６とから構成
され、インバータ２１，２２にはアラーム入力端
子ALINが接続され、ANDゲート２５，２６の出
力は各々信号ALH，ALMとして切回路７及び遅
延回路６に出力される。インバータ２１，２２は
各々異なるスレツシヨルドレベルを有し、インバ
ータ２２のスレツシヨルドレベルＶT1よりもイン
バータ２１のスレツシヨルドレベルＶT2の方が大
きく形成されている。即ち、ＶT1＜ＶT2＜ALIN
の場合にはインバータ２１，２２は共にオンとな
り“０”を出力し、ＶT1＜ALIN＜ＶT2の場合に
はインバータ２２はオンして“０”を出力する
が、インバータ２１はオフして“１”を出力し、
ALIN＜ＶT1＜ＶT2の場合にはインバータ２１，
２２は共にオフして“１”を出力する。例えば
ALINが０〜1.5Vの範囲で変化するものであると
するとＶT2は0.85V、ＶT1は0.65V程度に選ばれ
る。第１表はALINと信号ALH，ALM及びその
時の動作を示す。
関し、特にアラーム入力端子及びアラーム出力端
子を有する時計用電子回路に関する。 一般に時計用電子回路にはデジタル表示用の電
子回路あるいはステツプモータを用いたアナログ
表示用の電子回路があるが、デジタル表示用の電
子回路に於いては電子回路内部でアラームの一致
検出を電子的に行なえ得るが、アナログ表示用の
電子回路に於いては機械的にアラームの一致検出
を行ないアラーム一致信号をアラーム入力端子に
印加してアラーム動作を行なわせるものである。
この様なステツプモータを用いたアナログ表示用
の電子回路は水晶振動子等を接続する端子、ステ
ツプモータを駆動する端子、アラーム一致信号が
印加される端子及びアラーム出力端子等が有り、
端子数が少なくて構成できる利点を有する。しか
しアナログ表示用の電子回路にスヌーズ機能を付
加する場合、スヌーズ端子を新らたに設けなけれ
ばならないし、また内部回路が正しく動作してい
るかを検査するために内部をテスト状態にするた
めの信号を印加するテスト用の端子を設けなけれ
ばならないので、端子数が少なくて構成できると
いう利点が損われるものであつた。 本願は上述した点に鑑みて為されたものであ
り、アラーム入力端子、スヌーズ端子及びテスト
端子を１つの端子で構成し、更にテスト時間も短
縮できる時計用電子回路を提供するものである。
以下図面を参照して本発明を詳述する。 第１図は本発明の実施例を示す論理回路図であ
り、１は発振回路、２は第１の分周回路、３は第
２の分周回路、４は第３の分周回路、５は三値検
出回路、６はテスト信号発生回路を構成する遅延
回路、７は切出回路、８はスヌーズ記憶回路であ
る。 発振回路１は水晶振動子等が外部接続されて
４、194、304Hzの基準信号を発生し、第１の分周
回路２に印加する。第１の分周回路２はＴ―FF
が16段継続接続されて成り、４、194、304Hzの基
準信号を64Hzに分周し、64Hzの信号はNANDゲー
ト９，１０を介して第２の分周回路３に印加され
る。第２の分周回路３はＴ―FFが７段継続接続
されて成り、各段の分周出力Q17〜Q23を出力す
る。分周出力Q20，Q21，Q22及びNORゲート１１
の出力T1がNANDゲート１２に印加され、NAND
ゲート１２はこれらの入力に依り１秒間に１回の
短いパルスを作り、NORゲート１３，１４及び
NANDゲート１５に印加する。NORゲート１
１，１６はフリツプフロツプを構成し、NORゲ
ート１６には分周出力Q17、NORゲート１１には
インバータ１７を介して分周出力19が印加さ
れ、更にNORゲート１１の他方の入力をＡある
いは分周出力Q18がインバータ１８を介して印加
されたＢに接続することに依り、NANDゲート１
２から出力されるパルス幅を変えることができ
る。分周出力Q23は0.5Hz即ち周期２秒の信号であ
り、NORゲート１３及びインバータ１９を介し
てNORゲート１４に印加され、NORゲート１
３，１４を１秒間隔で交互に導通させる様に制御
しNANDゲート１２の出力パルスを交互に出
力端子OUT１及びOUT２に出力させる。また第
３の分周回路４はＴ―FFが７段継続接続されて
成り、入力にはNANDゲート１２出力パルス
がNANDゲート１５，２０を介して印加される。 三値検出回路５はインバータ２１，２２，２
３，２４及びANDゲート２５，２６とから構成
され、インバータ２１，２２にはアラーム入力端
子ALINが接続され、ANDゲート２５，２６の出
力は各々信号ALH，ALMとして切回路７及び遅
延回路６に出力される。インバータ２１，２２は
各々異なるスレツシヨルドレベルを有し、インバ
ータ２２のスレツシヨルドレベルＶT1よりもイン
バータ２１のスレツシヨルドレベルＶT2の方が大
きく形成されている。即ち、ＶT1＜ＶT2＜ALIN
の場合にはインバータ２１，２２は共にオンとな
り“０”を出力し、ＶT1＜ALIN＜ＶT2の場合に
はインバータ２２はオンして“０”を出力する
が、インバータ２１はオフして“１”を出力し、
ALIN＜ＶT1＜ＶT2の場合にはインバータ２１，
２２は共にオフして“１”を出力する。例えば
ALINが０〜1.5Vの範囲で変化するものであると
するとＶT2は0.85V、ＶT1は0.65V程度に選ばれ
る。第１表はALINと信号ALH，ALM及びその
時の動作を示す。
【表】
またスヌーズ動作はALHが“０”になつてか
ら所定時間内にALHを“０”→“１”→“０”
とすることに依つて実施される。 信号ALHが印加された切出回路７はインバー
タ２７、Ｄ―FF２８，２９及びANDゲート３０
とから成り、信号ALHはインバータ２７を介し
てＤ―FF２８の入力に印加され、ANDゲート３
０には信号ALH、Ｄ―FF２９の出力DL２、Ｄ―
FF２８の出力即ち１及び第２の分周回路３
の出力Q18が印加され、またＤ―FF２８，２９の
クロツク端子φには出力Q18が印加されている。
この切出回路７は信号ALHが“０”から“１”
に立ち上がつた時に出力Q18のパルス幅と同じ幅
のパルスをANDゲート３０の出力LEから出力す
るものであると共に信号ALHのチヤタリングを
防止する機能を備えている。スヌーズ記憶回路８
はNORゲート３１，３２で構成されたフリツプ
フロツプであり、切出回路７の出力LEに依つて
セツトされ、NANDゲート３３の出力信号T3に
依つてリセツトされる。スヌーズ記憶回路８の出
力SN、切出回路７のＤ―FF２９の出力２及
び信号ALHはNORゲート３４に印加され、NOR
ゲート３４の出力信号ALSはいずれかの入力が
“１”の時NANDゲート３５を遮断し、全ての入
力が“０”の時NANDゲート３５を導通させて第
２の分周回路３の出力19とQ22とから作られる
アラーム信号をNANDゲート３６，３７及びイン
バータ３８を介してアラーム出力端子ALOに出
力させる。スヌーズ記憶回路８をセツトする信号
LEは第３の分周回路４をリセツトし、一定時間
後、例えば２〜４秒後に出力されるQ25はNAND
ゲート３９に印加されるがNANDゲート３９には
信号ALHが印加されており、このALHが“１”
のときのみ出力Q25がNANDゲート３３から信号
T3としてスヌーズ記憶回路８をリセツトする
が、出力Q25が出力される前にALHが“１”から
“０”になるとスヌーズ記憶回路８はリセツトさ
れず、スヌーズ状態にあることを記憶し、更に一
定時間後、例えば７分後に出力Q29，Q30，Q31が
印加されたNANDゲート４０に依りスヌーズ記憶
回路８がリセツトされスヌーズに依るアラームが
行なわれる。 一方信号ALMはインバータ４１を介して
NANDゲート３６に印加されアラーム出力端子
ALOに第１の分周回路２の出力Q11を出力する様
制御し、テスト時に発振回路１の発振周波数の調
整が可能となる。更に信号ALMはＤ―FF４２，
４３及びNORゲート４４から成る遅延回路６に
印加され、Ｄ―FF４２，４３のクロツク端子φ
に印加される第１の分周回路２の出力Q16のすく
なくとも１周期分遅れてNORゲート４４の出力
信号Testが出力され、この信号TestはNANDゲ
ート４５，４６に印加され更にインバータ４７，
４８を介してNANDゲート９，１５に印加され、
各々出力Q16及び出力を阻止すると共にアラー
ム出力端子ALOから入力される信号を第２の分
周回路３及び第３の分周回路４に切換えて印加
し、早送りに依つて各回路のテストを行なう。ま
た信号ALMはNANDゲート４９に印加され、信
号ALMが“１”のときのみ初期設定回路５０か
らの信号がNANDゲート４９及びインバータ５１
を介してリセツト信号Resetとして出力され各回
路をリセツトする。従つて電源が印加された時に
一定時間アラーム入力端子ALINがＶT1′ALIN＜
ＶT2となる電圧が印加される様に構成しておくこ
とに依り、各回路のリセツトが行なわれる。 第２図は通常動作状態即ち信号ALHが“１”、
ALMが“０”の場合のタイミングチヤートであ
る。第２の分周回路３はNANDゲート９，１０を
介して印加される64Hzの出力Q16を分周し、32Hz
の出力Q17、16Hzの念力Q18、８Hzの出力Q19、４
Hzの出力Q20、２Hzの出力Q21、１Hzの出力Q22、
0.5Hzの出力Q23を出力する。NORゲート１１の
入力がＡである時、出力T1は実線で示されるパ
ルス幅となり、Ｂである時は破線で示されるパル
ス幅となる。出力Q20，Q21，Q22及びT1が印加さ
れたNANDゲート１２の出力は１Hzの信号と
なるが、その“０”となるパルス幅は信号T1に
依つて決定される。0.5Hzの出力Q23及び23が印
加されたNORゲート１３，１４は１秒毎に交互
に導通及び遮断を繰り返えし、従つて出力OUT
１及びOUT２には交互に出力と同じパルス幅
で“１”となるパルスが出力され、その周期は
各々２秒となる。この出力端子OUT１及びOUT
２間にステツプモータを接続することに依つてス
テツプモータの駆動が為される。この場合インバ
ータ５２，５３はステツプモータのドライバとな
る。 次に第３図に示したタイミングチヤートを用い
てアラーム及びスヌーズ動作を説明する。 通常はアラーム入力端子ALINはプルアツプ抵
抗等に依り、“１”になつており、三値検出回路
５の出力信号ALHは“１”、ALMは“０”であ
る。信号ALH“１”が印加された切出回路７の
出力LEは“０”であり、スヌーズ記憶回路８は
リセツト状態にあり出力SNは“０”、また出力
2及びALHが“１”であるのでNORゲート３
４の出力ALSは“０”でありNANDゲート３５が
遮断され信号T2を“０”としてアラーム信号の
出力を禁止している。 設定したアラーム時刻になつてアラーム入力端
子ALINが“１”から“０”になると、信号ALH
は“１”から“０”になり、その時信号ALMは
一瞬“１”になるがこれは遅延回路６を動作させ
るに及ばない。信号ALHが“１”となるとＤ―
FF２８の出口DL１は分周出力Q18の立下りに依
つて“１”となり、Ｄ―FF２９の出力DL２は次
の分周出力Q18の立下りに依り、“１”となる
が、ANDゲート３０の出力LEには切出パルスは
出力されない。従つてスヌーズ記憶回路８の出力
SNは“０”であり、また信号ALH及び２が
“０”となるためNORゲート３４の出力ALSは
“１”となつてNANDゲート３５を導通状態にし
信号T2を分周出力Q22と19の合成とし、更に
NANDゲート３７に於いて可聴周波数である2048
Hzの出力Q11を合成してアラーム出力端子ALOに
出力する。従つてアラーム入力端子ALOにスピ
ーカ等を接続することに依りインバータ３８がこ
れを駆動してアラーム音を0.5秒間隔で間欠発生
させる。 上述のアラーム動作状態に於いて、一定時間
（２〜４秒）以内にアラーム入力端子ALINを
“０”→“１”→“０”とする時、信号ALHが
“１”になるとNORゲート３４の出力ALSが
“０”となつてアラーム音の出力を禁止する。一
方、出力Q18の立下りでＤ―FF２８の出力DL１
が“０”になり、また次の立下りでＤ―FF２９
の出力DL２が“０”となり、この時ANDゲート
３０の出力LEには出力Q18のパルスと同じ幅のパ
ルスが出力されスヌーズ記憶回路８をセツトしそ
の出力SNを“１”とすると共に第３の分周回路
４をリセツトする。この第３の分周回路４再び分
周を始めてから一定時間（２〜４秒）後に出力
Q25が出力される前に信号ALHが“１”から
“０”になると、NORゲート３４に印加される号
板２が“０”になるがスヌーズ記憶回路８は
セツト状態のままであり、また信号ALHが
“０”であるため第３の分周回路４から出力され
るQ25はNANDゲート３９に依り阻止され、信号
T3はスヌーズ記憶回路８をリセツトすることが
出来ず、スヌーズ記憶回路８の出力SNは“１”
となつたままであるのでNORゲート３４の出力
ALSは“０”であり、アラーム信号の出力を禁
止している。この状態はスヌーズ状態であり、更
に一定時間（７分程度）後に第３の分周回路４か
ら出力Q29，Q30，Q31が“１”になるとNANDゲ
ート４０の出力は“０”となり、NANDゲート３
３の出力T3は“１”となつてスヌーズ記憶回路
８をリセツトする。リセツトされたスヌーズ記憶
回路８の出力SNは“０”となり、NORゲート３
４の他の入力、信号ALH及び２が“０”であ
るため、出力ALSは“１”となつて再びアラー
ム信号がアラーム出力端子ALOから出力され
る。 一方４秒以上アラーム入力端子ALINを“１”
とした後で再び“０”となる時、即ち例えばアラ
ーム設定時刻に一致後アラーム用の針を回して不
一致となり４秒以上して再び一致した時は破線で
示される如く、信号DL１及びDL２は“０”とな
つたままであり、また２〜４秒後に第３の分周回
路４から出力されるQ25がNANDゲート３９を介
して信号T3に現われるためスヌーズ記憶回路８
はリセツトされ出力SNは“０”となりスヌーズ
状態は解除される。この状態で再びアラーム入力
端子ALINが“０”になると信号SNは“０”とな
つているので前述したように最初にアラーム入力
端子ALINを“０”とした場合と同一の動作を行
ないアラーム出力端子ALOからアラーム信号を
出力する。 次に各回路のテストを行なう動作を第４図のタ
イミングチヤートを用いて説明する。先ずテスト
状態とするためにアラーム入力端子ALINにＶT1
＜ALIN＜ＶT2となる電圧を印加する。これに依
り三値検出回路５の出力信号ALMは“１”とな
り、遅延回路６は第１の分周回路の出力Q16の１
周期分だけ遅れて信号Testを“１”とする。ま
た信号が印加されたNANDゲート３６の出
力T2は“１”となり、第１の分周回路２から出
力Q11がNANDゲート３７及びインバータ３８を
介してアラーム出力端子ALOに出力される。こ
の期間は第１のテストであり、発振回路１のチエ
ツク及び発振周波数の調整が行なわれる。第２の
テストは出力端子OUT１及びOUT２のテストで
あり、上述の状態のまま発振回路１の発振を例え
ば水晶振動子の接続を取りばずすことに依つて停
止させ、アラーム出力端子ALOに比較的高い周
波数例えば2KHzを外部から印加し、信号Test
“１”に依つて導通状態にあるNANDゲート４
５，１０を介して第２の分周回路３の入力２に印
加し、第２の分周回路３を早送り動作させ、その
時の出力端子OUT１及びOUT２の出力状態を調
べる。あるいは発振回路１の発振を持続したまま
にしておくと、アラーム出力端子ALOには第１
の分周回路２の分周出力Q11が出力されるが、こ
の出力Q11はNANDゲート４５，１０を介して第
２の分周回路３に入力されるのでこの出力Q11を
用いて出力端子OUT１及びOUT２の出力状態を
調べることもできる。 第３のテストはアラーム及びスヌーズのテスト
であり、発振を停止させた状態でアラーム入力端
子ALINを“０”として信号ALHを“０”、ALM
を“０”とする。遅延回路６には出力Q16が印加
されてないため出力信号Testは“１”を保持し
たままとなるが、信号は“１”となるため
NANDゲート３６はNANDゲート３５の出力を通
過させる様になる。そこでアラーム出力端子
ALOに外部から所定数のパルスを比較的高周波
（例えば2KHz）で印加し、NANDゲート４５，１
０を介して第２の分周回路３及びNANDゲート４
６，２０を介して第３の分周回路４に印加して第
２の分周回路３及び第３の分周回路４の内容を設
定した後、アラーム出力端子ALOに印加した信
号を除去して、アラーム出力端子ALOに出力さ
れる内容をテストする。これを所定回数繰り返し
てアラーム信号を作つているゲートのテストが行
なえる。 次にスヌーズのテストはアラームのテスト後実
行され、アラーム入力端子ALINをＶT1＜ＶT2＜
ALIN、即ち“１”を印加して、信号ALHを
“１”にする。アラーム出力端子ALOに所定数の
パルスを比較的高周波（2KHz）で印加し、第２
の分周回路３及び第３の分周回路４を早送り動作
させるが、第３の分周回路４が出力LEに依つて
リセツトされた後出力Q25が“１”となる前にア
ラーム入力端子ALINを“０”として信号ALHを
“０”としておく。また第３の分周回路４の内容
は出力Q29，Q30，Q31が“１”となる前の状態に
設定する。この状態はスヌーズ記憶回路８がセツ
トされている状態であるからアラーム出力端子
ALOをテストしてアラーム信号が出力されない
ことを確める。更にアラーム出力端子ALOに第
３の分周回路４の内容が出力Q29，Q30，Q31が
“１”となる様な数のパルスを印加する。これに
依り信号T3はスヌーズ記憶回路８をリセツトす
るので、スヌーズによるアラーム信号がアラーム
出力端子ALOから出力されることを確認する。 次にスヌーズ解除のテストを行なう。上述のア
ラーム信号が出力されている状態からアラーム入
力端子ALINの信号を“１”とし信号ALHを
“１”とし、アラーム出力端子ALOに所定数のパ
ルスを印加して第２の分周回路３及び第３の分周
回路４を早送り動作させ、出力Q25が“１”とな
つた後、信号ALHを“０”とする。この時、第
３の分周回路４の出力Q29，Q30，Q31は共に
“１”となる前の状態にしておく。この状態では
スヌーズ記憶回路８は出力Q25に依つてリセツト
された状態で且つアラームの状態であるので、ア
ラーム出力端子ALOからアラーム信号が出力さ
れることをテストする。 上述の如く本発明に依ればアラーム入力端子に
三値検出回路を設けることに依り、アラーム機
能、スヌーズ機能及びテスト機能を１つの端子で
設定することが可能となり、更にテスト時にアラ
ーム出力端子に外部から比較的高い周波数でパル
スを印加することに依り、早送り動作に依つて各
回路のテストが行なえ得るものであり、テスト端
子等を増設すること無く時計用電子回路の機能を
向上することができ、またテスト時間も大幅に短
縮できる利点を有する。
ら所定時間内にALHを“０”→“１”→“０”
とすることに依つて実施される。 信号ALHが印加された切出回路７はインバー
タ２７、Ｄ―FF２８，２９及びANDゲート３０
とから成り、信号ALHはインバータ２７を介し
てＤ―FF２８の入力に印加され、ANDゲート３
０には信号ALH、Ｄ―FF２９の出力DL２、Ｄ―
FF２８の出力即ち１及び第２の分周回路３
の出力Q18が印加され、またＤ―FF２８，２９の
クロツク端子φには出力Q18が印加されている。
この切出回路７は信号ALHが“０”から“１”
に立ち上がつた時に出力Q18のパルス幅と同じ幅
のパルスをANDゲート３０の出力LEから出力す
るものであると共に信号ALHのチヤタリングを
防止する機能を備えている。スヌーズ記憶回路８
はNORゲート３１，３２で構成されたフリツプ
フロツプであり、切出回路７の出力LEに依つて
セツトされ、NANDゲート３３の出力信号T3に
依つてリセツトされる。スヌーズ記憶回路８の出
力SN、切出回路７のＤ―FF２９の出力２及
び信号ALHはNORゲート３４に印加され、NOR
ゲート３４の出力信号ALSはいずれかの入力が
“１”の時NANDゲート３５を遮断し、全ての入
力が“０”の時NANDゲート３５を導通させて第
２の分周回路３の出力19とQ22とから作られる
アラーム信号をNANDゲート３６，３７及びイン
バータ３８を介してアラーム出力端子ALOに出
力させる。スヌーズ記憶回路８をセツトする信号
LEは第３の分周回路４をリセツトし、一定時間
後、例えば２〜４秒後に出力されるQ25はNAND
ゲート３９に印加されるがNANDゲート３９には
信号ALHが印加されており、このALHが“１”
のときのみ出力Q25がNANDゲート３３から信号
T3としてスヌーズ記憶回路８をリセツトする
が、出力Q25が出力される前にALHが“１”から
“０”になるとスヌーズ記憶回路８はリセツトさ
れず、スヌーズ状態にあることを記憶し、更に一
定時間後、例えば７分後に出力Q29，Q30，Q31が
印加されたNANDゲート４０に依りスヌーズ記憶
回路８がリセツトされスヌーズに依るアラームが
行なわれる。 一方信号ALMはインバータ４１を介して
NANDゲート３６に印加されアラーム出力端子
ALOに第１の分周回路２の出力Q11を出力する様
制御し、テスト時に発振回路１の発振周波数の調
整が可能となる。更に信号ALMはＤ―FF４２，
４３及びNORゲート４４から成る遅延回路６に
印加され、Ｄ―FF４２，４３のクロツク端子φ
に印加される第１の分周回路２の出力Q16のすく
なくとも１周期分遅れてNORゲート４４の出力
信号Testが出力され、この信号TestはNANDゲ
ート４５，４６に印加され更にインバータ４７，
４８を介してNANDゲート９，１５に印加され、
各々出力Q16及び出力を阻止すると共にアラー
ム出力端子ALOから入力される信号を第２の分
周回路３及び第３の分周回路４に切換えて印加
し、早送りに依つて各回路のテストを行なう。ま
た信号ALMはNANDゲート４９に印加され、信
号ALMが“１”のときのみ初期設定回路５０か
らの信号がNANDゲート４９及びインバータ５１
を介してリセツト信号Resetとして出力され各回
路をリセツトする。従つて電源が印加された時に
一定時間アラーム入力端子ALINがＶT1′ALIN＜
ＶT2となる電圧が印加される様に構成しておくこ
とに依り、各回路のリセツトが行なわれる。 第２図は通常動作状態即ち信号ALHが“１”、
ALMが“０”の場合のタイミングチヤートであ
る。第２の分周回路３はNANDゲート９，１０を
介して印加される64Hzの出力Q16を分周し、32Hz
の出力Q17、16Hzの念力Q18、８Hzの出力Q19、４
Hzの出力Q20、２Hzの出力Q21、１Hzの出力Q22、
0.5Hzの出力Q23を出力する。NORゲート１１の
入力がＡである時、出力T1は実線で示されるパ
ルス幅となり、Ｂである時は破線で示されるパル
ス幅となる。出力Q20，Q21，Q22及びT1が印加さ
れたNANDゲート１２の出力は１Hzの信号と
なるが、その“０”となるパルス幅は信号T1に
依つて決定される。0.5Hzの出力Q23及び23が印
加されたNORゲート１３，１４は１秒毎に交互
に導通及び遮断を繰り返えし、従つて出力OUT
１及びOUT２には交互に出力と同じパルス幅
で“１”となるパルスが出力され、その周期は
各々２秒となる。この出力端子OUT１及びOUT
２間にステツプモータを接続することに依つてス
テツプモータの駆動が為される。この場合インバ
ータ５２，５３はステツプモータのドライバとな
る。 次に第３図に示したタイミングチヤートを用い
てアラーム及びスヌーズ動作を説明する。 通常はアラーム入力端子ALINはプルアツプ抵
抗等に依り、“１”になつており、三値検出回路
５の出力信号ALHは“１”、ALMは“０”であ
る。信号ALH“１”が印加された切出回路７の
出力LEは“０”であり、スヌーズ記憶回路８は
リセツト状態にあり出力SNは“０”、また出力
2及びALHが“１”であるのでNORゲート３
４の出力ALSは“０”でありNANDゲート３５が
遮断され信号T2を“０”としてアラーム信号の
出力を禁止している。 設定したアラーム時刻になつてアラーム入力端
子ALINが“１”から“０”になると、信号ALH
は“１”から“０”になり、その時信号ALMは
一瞬“１”になるがこれは遅延回路６を動作させ
るに及ばない。信号ALHが“１”となるとＤ―
FF２８の出口DL１は分周出力Q18の立下りに依
つて“１”となり、Ｄ―FF２９の出力DL２は次
の分周出力Q18の立下りに依り、“１”となる
が、ANDゲート３０の出力LEには切出パルスは
出力されない。従つてスヌーズ記憶回路８の出力
SNは“０”であり、また信号ALH及び２が
“０”となるためNORゲート３４の出力ALSは
“１”となつてNANDゲート３５を導通状態にし
信号T2を分周出力Q22と19の合成とし、更に
NANDゲート３７に於いて可聴周波数である2048
Hzの出力Q11を合成してアラーム出力端子ALOに
出力する。従つてアラーム入力端子ALOにスピ
ーカ等を接続することに依りインバータ３８がこ
れを駆動してアラーム音を0.5秒間隔で間欠発生
させる。 上述のアラーム動作状態に於いて、一定時間
（２〜４秒）以内にアラーム入力端子ALINを
“０”→“１”→“０”とする時、信号ALHが
“１”になるとNORゲート３４の出力ALSが
“０”となつてアラーム音の出力を禁止する。一
方、出力Q18の立下りでＤ―FF２８の出力DL１
が“０”になり、また次の立下りでＤ―FF２９
の出力DL２が“０”となり、この時ANDゲート
３０の出力LEには出力Q18のパルスと同じ幅のパ
ルスが出力されスヌーズ記憶回路８をセツトしそ
の出力SNを“１”とすると共に第３の分周回路
４をリセツトする。この第３の分周回路４再び分
周を始めてから一定時間（２〜４秒）後に出力
Q25が出力される前に信号ALHが“１”から
“０”になると、NORゲート３４に印加される号
板２が“０”になるがスヌーズ記憶回路８は
セツト状態のままであり、また信号ALHが
“０”であるため第３の分周回路４から出力され
るQ25はNANDゲート３９に依り阻止され、信号
T3はスヌーズ記憶回路８をリセツトすることが
出来ず、スヌーズ記憶回路８の出力SNは“１”
となつたままであるのでNORゲート３４の出力
ALSは“０”であり、アラーム信号の出力を禁
止している。この状態はスヌーズ状態であり、更
に一定時間（７分程度）後に第３の分周回路４か
ら出力Q29，Q30，Q31が“１”になるとNANDゲ
ート４０の出力は“０”となり、NANDゲート３
３の出力T3は“１”となつてスヌーズ記憶回路
８をリセツトする。リセツトされたスヌーズ記憶
回路８の出力SNは“０”となり、NORゲート３
４の他の入力、信号ALH及び２が“０”であ
るため、出力ALSは“１”となつて再びアラー
ム信号がアラーム出力端子ALOから出力され
る。 一方４秒以上アラーム入力端子ALINを“１”
とした後で再び“０”となる時、即ち例えばアラ
ーム設定時刻に一致後アラーム用の針を回して不
一致となり４秒以上して再び一致した時は破線で
示される如く、信号DL１及びDL２は“０”とな
つたままであり、また２〜４秒後に第３の分周回
路４から出力されるQ25がNANDゲート３９を介
して信号T3に現われるためスヌーズ記憶回路８
はリセツトされ出力SNは“０”となりスヌーズ
状態は解除される。この状態で再びアラーム入力
端子ALINが“０”になると信号SNは“０”とな
つているので前述したように最初にアラーム入力
端子ALINを“０”とした場合と同一の動作を行
ないアラーム出力端子ALOからアラーム信号を
出力する。 次に各回路のテストを行なう動作を第４図のタ
イミングチヤートを用いて説明する。先ずテスト
状態とするためにアラーム入力端子ALINにＶT1
＜ALIN＜ＶT2となる電圧を印加する。これに依
り三値検出回路５の出力信号ALMは“１”とな
り、遅延回路６は第１の分周回路の出力Q16の１
周期分だけ遅れて信号Testを“１”とする。ま
た信号が印加されたNANDゲート３６の出
力T2は“１”となり、第１の分周回路２から出
力Q11がNANDゲート３７及びインバータ３８を
介してアラーム出力端子ALOに出力される。こ
の期間は第１のテストであり、発振回路１のチエ
ツク及び発振周波数の調整が行なわれる。第２の
テストは出力端子OUT１及びOUT２のテストで
あり、上述の状態のまま発振回路１の発振を例え
ば水晶振動子の接続を取りばずすことに依つて停
止させ、アラーム出力端子ALOに比較的高い周
波数例えば2KHzを外部から印加し、信号Test
“１”に依つて導通状態にあるNANDゲート４
５，１０を介して第２の分周回路３の入力２に印
加し、第２の分周回路３を早送り動作させ、その
時の出力端子OUT１及びOUT２の出力状態を調
べる。あるいは発振回路１の発振を持続したまま
にしておくと、アラーム出力端子ALOには第１
の分周回路２の分周出力Q11が出力されるが、こ
の出力Q11はNANDゲート４５，１０を介して第
２の分周回路３に入力されるのでこの出力Q11を
用いて出力端子OUT１及びOUT２の出力状態を
調べることもできる。 第３のテストはアラーム及びスヌーズのテスト
であり、発振を停止させた状態でアラーム入力端
子ALINを“０”として信号ALHを“０”、ALM
を“０”とする。遅延回路６には出力Q16が印加
されてないため出力信号Testは“１”を保持し
たままとなるが、信号は“１”となるため
NANDゲート３６はNANDゲート３５の出力を通
過させる様になる。そこでアラーム出力端子
ALOに外部から所定数のパルスを比較的高周波
（例えば2KHz）で印加し、NANDゲート４５，１
０を介して第２の分周回路３及びNANDゲート４
６，２０を介して第３の分周回路４に印加して第
２の分周回路３及び第３の分周回路４の内容を設
定した後、アラーム出力端子ALOに印加した信
号を除去して、アラーム出力端子ALOに出力さ
れる内容をテストする。これを所定回数繰り返し
てアラーム信号を作つているゲートのテストが行
なえる。 次にスヌーズのテストはアラームのテスト後実
行され、アラーム入力端子ALINをＶT1＜ＶT2＜
ALIN、即ち“１”を印加して、信号ALHを
“１”にする。アラーム出力端子ALOに所定数の
パルスを比較的高周波（2KHz）で印加し、第２
の分周回路３及び第３の分周回路４を早送り動作
させるが、第３の分周回路４が出力LEに依つて
リセツトされた後出力Q25が“１”となる前にア
ラーム入力端子ALINを“０”として信号ALHを
“０”としておく。また第３の分周回路４の内容
は出力Q29，Q30，Q31が“１”となる前の状態に
設定する。この状態はスヌーズ記憶回路８がセツ
トされている状態であるからアラーム出力端子
ALOをテストしてアラーム信号が出力されない
ことを確める。更にアラーム出力端子ALOに第
３の分周回路４の内容が出力Q29，Q30，Q31が
“１”となる様な数のパルスを印加する。これに
依り信号T3はスヌーズ記憶回路８をリセツトす
るので、スヌーズによるアラーム信号がアラーム
出力端子ALOから出力されることを確認する。 次にスヌーズ解除のテストを行なう。上述のア
ラーム信号が出力されている状態からアラーム入
力端子ALINの信号を“１”とし信号ALHを
“１”とし、アラーム出力端子ALOに所定数のパ
ルスを印加して第２の分周回路３及び第３の分周
回路４を早送り動作させ、出力Q25が“１”とな
つた後、信号ALHを“０”とする。この時、第
３の分周回路４の出力Q29，Q30，Q31は共に
“１”となる前の状態にしておく。この状態では
スヌーズ記憶回路８は出力Q25に依つてリセツト
された状態で且つアラームの状態であるので、ア
ラーム出力端子ALOからアラーム信号が出力さ
れることをテストする。 上述の如く本発明に依ればアラーム入力端子に
三値検出回路を設けることに依り、アラーム機
能、スヌーズ機能及びテスト機能を１つの端子で
設定することが可能となり、更にテスト時にアラ
ーム出力端子に外部から比較的高い周波数でパル
スを印加することに依り、早送り動作に依つて各
回路のテストが行なえ得るものであり、テスト端
子等を増設すること無く時計用電子回路の機能を
向上することができ、またテスト時間も大幅に短
縮できる利点を有する。
第１図は本発明の実施例を示す論理回路図、第
２図は第１図に示された実施例の通常動作を示す
タイミングチヤート、第３図は本実施例のアラー
ム動作及びスヌーズ動作を示すタイミングチヤー
ト、第４図は本実施例のテスト機能の動作を示す
タイミングチヤートである。 主な図番の説明、１……発振回路、２……第１
の分周回路、３……第２の分周回路、４……第３
の分周回路、５……三値検出回路、６……遅延回
路、７……切出回路、８……スヌーズ記憶回路。
２図は第１図に示された実施例の通常動作を示す
タイミングチヤート、第３図は本実施例のアラー
ム動作及びスヌーズ動作を示すタイミングチヤー
ト、第４図は本実施例のテスト機能の動作を示す
タイミングチヤートである。 主な図番の説明、１……発振回路、２……第１
の分周回路、３……第２の分周回路、４……第３
の分周回路、５……三値検出回路、６……遅延回
路、７……切出回路、８……スヌーズ記憶回路。
Claims (1)
- １ 外部端子に水晶振動子等が接続されて基準信
号を発生する発振回路と、該発振回路の出力を分
周する第１の分周回路と、該第１の分周回路の出
力を分周する第２の分周回路と、アラーム一致信
号が印加されるアラーム入力端子と、該アラーム
入力端子の電圧が第１のレベル、第２のレベル、
あるいは、第３のレベルのいずれであるかを検出
する３値検出回路と、該３値検出回路が第３のレ
ベルを検出した出力信号に基き前記第１あるいは
第２の分周回路の分周出力を用いて作られたアラ
ーム信号を出力するアラーム出力端子と、前記３
値検出回路が第２のレベルを検出した出力信号に
よりテスト信号を発生するテスト信号発生回路
と、アラーム入力端子の信号が第３のレベルから
第１のレベルとなつたときの３値検出回路の出力
によりスヌーズ時間の計数を開始する第３の分周
回路と、前記第３のレベルから第１のレベルとな
つたときの前記３値検出回路の出力によりセツト
され、該３値検出回路の出力が保持された状態で
発生する前記第３の分周回路の所定分周出力によ
りリセツトされ前記アラーム出力端子からのアラ
ーム信号出力を制御するスヌーズ記憶回路とを備
えたことを特徴とする時計用電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55180933A JPS57103084A (en) | 1980-12-19 | 1980-12-19 | Electronic circuit for timepiece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55180933A JPS57103084A (en) | 1980-12-19 | 1980-12-19 | Electronic circuit for timepiece |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57103084A JPS57103084A (en) | 1982-06-26 |
| JPS6261913B2 true JPS6261913B2 (ja) | 1987-12-23 |
Family
ID=16091807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55180933A Granted JPS57103084A (en) | 1980-12-19 | 1980-12-19 | Electronic circuit for timepiece |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57103084A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11166006B2 (en) | 2020-01-22 | 2021-11-02 | Photonic Medical Inc. | Open view, multi-modal, calibrated digital loupe with depth sensing |
-
1980
- 1980-12-19 JP JP55180933A patent/JPS57103084A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11166006B2 (en) | 2020-01-22 | 2021-11-02 | Photonic Medical Inc. | Open view, multi-modal, calibrated digital loupe with depth sensing |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57103084A (en) | 1982-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4242745A (en) | Electronic timepiece with electroacoustic transducer | |
| US4011516A (en) | Frequency correction arrangement | |
| GB2138975A (en) | Analog electronic timepiece | |
| JPS6261913B2 (ja) | ||
| JPS6261912B2 (ja) | ||
| JPS6261911B2 (ja) | ||
| JPS635713B2 (ja) | ||
| US3906256A (en) | Drive pulse generator for use in electronic analog display clock apparatus | |
| US4526475A (en) | Analog display electronic timepiece with multi-speed hand movement | |
| US4083176A (en) | Time correcting system for electronic timepiece | |
| JPS627731B2 (ja) | ||
| JPS635712B2 (ja) | ||
| JPS6150266B2 (ja) | ||
| JPS635711B2 (ja) | ||
| US4247932A (en) | Electronic timepiece | |
| JPH0514234Y2 (ja) | ||
| US4280213A (en) | Quick feeding system for a counter | |
| JPH10322182A (ja) | クロック断検出回路 | |
| JPS61165680A (ja) | 電子時計 | |
| JPS6045388B2 (ja) | 報知機能付電子機器 | |
| JPS5928277B2 (ja) | デジタル式電子時計 | |
| JP2833603B2 (ja) | 発振装置 | |
| JPS6210715Y2 (ja) | ||
| JPS6225747Y2 (ja) | ||
| JPH0158697B2 (ja) |