JPS6259512B2 - - Google Patents

Info

Publication number
JPS6259512B2
JPS6259512B2 JP52053410A JP5341077A JPS6259512B2 JP S6259512 B2 JPS6259512 B2 JP S6259512B2 JP 52053410 A JP52053410 A JP 52053410A JP 5341077 A JP5341077 A JP 5341077A JP S6259512 B2 JPS6259512 B2 JP S6259512B2
Authority
JP
Japan
Prior art keywords
pixel
output
image
pixels
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52053410A
Other languages
Japanese (ja)
Other versions
JPS53138630A (en
Inventor
Koichi Ejiri
Masahiro Baba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP5341077A priority Critical patent/JPS53138630A/en
Publication of JPS53138630A publication Critical patent/JPS53138630A/en
Publication of JPS6259512B2 publication Critical patent/JPS6259512B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Editing Of Facsimile Originals (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】 本発明はフアクシミリ等に用いられ、低解像度
の画像読取装置で読取つた画像情報から見かけ上
高品質の出力画像を得る画像処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image processing device used in facsimiles and the like, which obtains an apparently high-quality output image from image information read by a low-resolution image reading device.

従来、この種の画像処理装置には第1図aに示
すように市松模様に画素を読取り、第1図bに示
すように読取画素に対応した◎印の出力画素をそ
の読取画素からの画信号で復元すると共に読み飛
ばした画素に対応する○印の出力画素をその周囲
の画素の画信号から予測するものが知られてい
る。この場合予測画素xは例えば x=1/4(a+b+c+d) で判定される。ここに、a,b,c,dは予測画
素xをとり囲む画素の画信号であり、xは予測画
素xの推測値を表わしている。しかし、このよう
な装置では読取画素と◎印の出力画素が1対1に
対応しているので、高品質の出力画素を得るため
にはイメージセンサ等の画像読取装置の解像度が
高くなければならない。
Conventionally, this type of image processing device reads pixels in a checkered pattern as shown in FIG. 1a, and outputs pixels marked with ◎ corresponding to the read pixels as shown in FIG. A method is known in which the pixel is restored using a signal and the output pixel marked with a circle corresponding to the skipped pixel is predicted from the pixel signals of the surrounding pixels. In this case, the predicted pixel x is determined by x=1/4 (a+b+c+d), for example. Here, a, b, c, and d are pixel signals of pixels surrounding the predicted pixel x, and x represents an estimated value of the predicted pixel x. However, in such a device, there is a one-to-one correspondence between the reading pixel and the output pixel marked with ◎, so in order to obtain high-quality output pixels, the resolution of the image reading device such as an image sensor must be high. .

又特開昭50−128410号のように読取画素に対応
する出力画素をその読取画素の画信号から復元
し、それらの出力画素の中間の出力画素を読取画
素の画信号から予測する装置も提案されている。
しかしこの装置では読取画素と対応していない出
力画素を読取画素の画信号から予測するので、出
力画像の了解度が低い。
Furthermore, as in Japanese Patent Application Laid-Open No. 128410/1982, a device was proposed that restores the output pixel corresponding to a read pixel from the pixel signal of the read pixel and predicts the output pixel between these output pixels from the pixel signal of the read pixel. has been done.
However, since this device predicts output pixels that do not correspond to the read pixels from the pixel signals of the read pixels, the intelligibility of the output image is low.

本発明は上記欠点を除去し、解像度の低い画像
読取装置を用いて高了解度、高品質の出力画像を
得ることができる画像処理装置を提供することを
目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an image processing device that eliminates the above-mentioned drawbacks and can obtain output images with high intelligibility and high quality using an image reading device with low resolution.

以下図面を参照しながら本発明の実施例につい
て説明する。
Embodiments of the present invention will be described below with reference to the drawings.

第2図は本発明の実施例における画像読取装置
を示すものであり、イメージセンサー1がレンズ
系2を介し原稿3上の走査線を画素に分解して読
取り、原稿3が送行されて副走査が行われる。こ
の装置で文字「B」を原稿3から読取る場合には
文字「B」を第3図に示すように画素化してい
る。通常の画像出力装置は出力画素密度が画像読
取装置の読取画素密度と1対1に対応しており、
第4図に示すような出力画像が得られる。しかる
に本実施例では第5図に示すように各読取画素1
1,12,……がそれぞれ2つの出力画素11−
1,11−2,12−1,12−2,……に対応
している。すなわち画像出力装置はイメージセン
サー1からの画信号により画像を出力するが、画
像出力装置の出力画素数が画像読取装置の読取画
素の2倍であつて画像読取装置には低解像度のも
のを用いることができる。そしてイメージセンサ
ー1からの画信号は画像処理回路により見かけ上
高品質化されて、つまり画素数が2倍にされて画
像出力装置に与えられる。例えばイメージセンサ
ー1に黒の情報が画素11から入力した場合には
その画素11に対応する2つの出力画素11−
1,11−2はともに黒として出力される。イメ
ージセンサー1に灰色の情報が画素12より入力
した場合にはその画素12に対応する画素12−
1,12−2は画素12の両隣りの画素11,1
3の画信号を比較し、入力画像濃度の大きい方、
つまり黒に近い方に応じて一方12−1を黒とし
他方12−2を白として出力する。すなわち、両
隣りの画素11,13を比較して高濃度の画素1
1に対応した出力画素11−1,11−2に近い
方の出力画素12−1を黒とし他方の出力画素1
2−2を白として出力する。イメージセンサー1
に画素13より灰色の情報が入力された場合も画
素13に対応する出力画素13−1,13−2は
同様にその画素13の両隣りの画素12,14を
比較してその結果により一方13−1を黒とし他
方13−2を白として出力する。イメージセンサ
ー1に白の情報が画素14より入力した場合には
その画素14に対応する画素14−1,14−2
はともに白として出力する。
FIG. 2 shows an image reading device according to an embodiment of the present invention, in which an image sensor 1 separates and reads scanning lines on an original 3 into pixels through a lens system 2, and the original 3 is fed and scanned in sub-scanning mode. will be held. When reading the letter "B" from the original document 3 with this apparatus, the letter "B" is converted into pixels as shown in FIG. In a normal image output device, the output pixel density corresponds one-to-one with the reading pixel density of an image reading device.
An output image as shown in FIG. 4 is obtained. However, in this embodiment, as shown in FIG.
1, 12, . . . are two output pixels 11-, respectively.
1, 11-2, 12-1, 12-2, . . . That is, the image output device outputs an image based on the image signal from the image sensor 1, but the number of output pixels of the image output device is twice the number of pixels read by the image reading device, and the image reading device uses a low resolution one. be able to. The image signal from the image sensor 1 is made to have apparently higher quality by the image processing circuit, that is, the number of pixels is doubled, and is then provided to the image output device. For example, when black information is input to the image sensor 1 from a pixel 11, two output pixels 11-
1 and 11-2 are both output as black. When gray information is input to the image sensor 1 from a pixel 12, the pixel 12- corresponding to that pixel 12
1, 12-2 are pixels 11, 1 on both sides of pixel 12
Compare the image signals of 3 and select the one with higher input image density,
That is, depending on which one is closer to black, one 12-1 is outputted as black and the other 12-2 is outputted as white. That is, by comparing the pixels 11 and 13 on both sides, pixel 1 with high density is selected.
The output pixel 12-1, which is closer to the output pixels 11-1 and 11-2 corresponding to 1, is black, and the other output pixel 1 is black.
2-2 is output as white. Image sensor 1
When gray information is input from pixel 13, the output pixels 13-1 and 13-2 corresponding to pixel 13 similarly compare the pixels 12 and 14 on both sides of that pixel 13, and depending on the result, output pixels 13-1 and 13-2 corresponding to pixel 13. -1 is output as black and the other 13-2 is output as white. When white information is input to the image sensor 1 from a pixel 14, pixels 14-1 and 14-2 corresponding to that pixel 14
Both are output as white.

第6図は本実施例における画像処理回路の動作
を示すフローチヤートである。イメージセンサー
1で原稿3のi番目の画素を読取つて得た画信号
S(i)は0,1,2の3値に量子化されてNS
(i)となる。この場合画信号S(i)は0≦S
(i)<0.3であれば白と判別されて出力NS(i)
が0となり、0.3≦S(i)<0.6であれば灰色と
判別されてNS(i)=1となり、0.6≦S(i)≦
1であれば黒と判別されてNS(i)=2となる。
そして量子化出力NS(i)が0の場合には画像
出力装置に画素信号S(i)に対応する出力画素
P(i,1)、P(i,2)をどちらも0、つま
り白にさせる。NS(i)=2の場合には画像出力
装置に出力画素P(i,1)、P(i,2)をど
ちらも2、つまり黒にさせる。NS(i)=1の場
合にはその前後の(i−1),(i+1)番目の画
素の画信号S(i−1)、S(i+1)に対する
量子化出力NS(i−1)、NS(i+1)の積が
0であるか否かを判断し、0であればNS(i−
1)が0かどうかを判断する。そしてNS(i−
1)=0の時にはP(i,1)=0、P(i,2)
=2とし、NS(i−1)≠0の時にはP(i,
1)=2、P(i,2)=0とする。NS(i−
1)、NS(i+1)の積が0でなければNS(i
−1)、NS(i+1)を比較してNS(i−1)≦
NS(i+1)の時にP(i,1)=0,P(i,
2)=2とし、NS(i−1)>NS(i+1)の時
にP(i,1)=2、P(i,2)=0とする。な
お、NS(i)=1の時には直接にNS(i−1)、
NS(i+1)の比較を行うステツプに進ませて
もよい。
FIG. 6 is a flowchart showing the operation of the image processing circuit in this embodiment. The image signal S(i) obtained by reading the i-th pixel of the document 3 with the image sensor 1 is quantized into three values of 0, 1, and 2 and is converted to NS.
(i). In this case, the image signal S(i) is 0≦S
(i) If <0.3, it is determined as white and output NS(i)
becomes 0, and if 0.3≦S(i)<0.6, it is determined as gray and NS(i)=1, and 0.6≦S(i)≦
If it is 1, it is determined to be black, and NS(i)=2.
When the quantized output NS(i) is 0, the image output device outputs both output pixels P(i, 1) and P(i, 2) corresponding to the pixel signal S(i) as 0, that is, white. let When NS(i)=2, the image output device makes the output pixels P(i, 1) and P(i, 2) both 2, that is, black. When NS(i)=1, the quantized output NS(i-1) for the pixel signals S(i-1) and S(i+1) of the (i-1) and (i+1)th pixels before and after it, Determine whether the product of NS(i+1) is 0 or not, and if it is 0, NS(i-
Determine whether 1) is 0. and NS(i-
1) When = 0, P(i, 1) = 0, P(i, 2)
= 2, and when NS(i-1)≠0, P(i,
1)=2 and P(i,2)=0. NS(i-
1), if the product of NS(i+1) is not 0, NS(i
-1), NS(i+1) and NS(i-1)≦
When NS(i+1), P(i, 1)=0, P(i,
2)=2, and when NS(i-1)>NS(i+1), P(i,1)=2 and P(i,2)=0. In addition, when NS(i)=1, directly NS(i-1),
The process may proceed to a step of comparing NS(i+1).

第7図は上述した画像処理回路を示すものであ
り、イメージセンサー1からの画信号は3値量子
化回路21で3値に量子化されてシフトレジスタ
よりなる1画素メモリ22〜24に順次転送され
て行く。比較回路25は1画素メモリ22,24
の画信号を比較し、出力信号発生回路26は1画
素メモリ23の画信号が0でない時に2画素分の
出力信号を発生してゲート27を介し画像出力装
置へ出力する。検知回路28は1画素メモリ23
の画信号が0,1,2のいずれであるかを検知す
る。選択回路29は検知回路28の出力信号によ
り1画素メモリ23の画信号が0の時にはゲート
27を閉じたままとし、1の時には比較回路25
の出力に応じて出力信号発生回路26からの2つ
の出力信号の一方を通し、2の時にはその2つの
出力信号を両方ともに通す。
FIG. 7 shows the above-mentioned image processing circuit, in which the image signal from the image sensor 1 is quantized into three values by a three-value quantization circuit 21 and sequentially transferred to one-pixel memories 22 to 24 consisting of shift registers. I'm going to be done. Comparison circuit 25 includes 1 pixel memories 22 and 24
The output signal generation circuit 26 generates an output signal for two pixels when the image signal in the one-pixel memory 23 is not 0, and outputs it to the image output device via the gate 27. The detection circuit 28 is a one-pixel memory 23
It is detected whether the image signal is 0, 1, or 2. The selection circuit 29 keeps the gate 27 closed when the image signal of the 1-pixel memory 23 is 0 based on the output signal of the detection circuit 28, and closes the gate 27 when the image signal is 1.
One of the two output signals from the output signal generation circuit 26 is passed in accordance with the output of , and in the case of 2, both of the two output signals are passed.

本実施例における画像出力装置は周知の装置が
用いられ、第3図の文字「B」に対して出力画像
が第8図に示すようになつた。このような画像処
理を行うことにより一般的に文字の了解度が著し
く向上することが実験で確められた。特に漢字情
報に対して印字品質が従来に比べて優れ、これは
了解度において顕著である。
A well-known image output device is used as the image output device in this embodiment, and the output image for the letter "B" in FIG. 3 is as shown in FIG. 8. It has been confirmed through experiments that the intelligibility of characters is generally significantly improved by performing such image processing. In particular, the print quality for Kanji information is superior to that of the past, and this is especially noticeable in terms of intelligibility.

上記実施例は1つの読取画素に2つの出力画素
が対応する例であるが、1つの読取画素に3つ以
上の出力画素を対応させてこの出力画素の出力形
態をその1つの読取画素及びそれに隣接した読取
画素の画信号に応じて決定することもできる。本
発明の他の実施例では1つの読取画素に4つの出
力画素が対応し、第9図に示すような画像処理回
路が用いられる。すなわち画像読取装置からの画
信号は画素メモリとなるシフトレジスタ30に転
送され、各画素信号が順次、5値量子化回路31
で5値に量子化される。又シフトレジスタ30は
9画素分以上の容量を持ち、第10図に示すよう
に5値量子化回路31に送る信号、つまり処理対
象となつている信号が(i,j)番地の読取画素
の画素信号であるとすると、その読取画素をとり
囲む前後、左右、斜めに隣接した(i−1,j−
1)、(i−1,j)(i−1,j+1)、(i,j
−1)、(i,j+1)、(i+1,j−1)、(i+
1,j)、(i+1,j+1)番地の読取画素の画
素信号を最大値抽出回路32に送る。最大値抽出
回路32はこれら8つの画素信号を互いに比較し
て最大値の信号を抽出し、この最大値の信号が8
つの画素信号のうちのどれかによつて最大値アド
レス指定回路33に選択回路34の8つのアドレ
スA〜Hのうちの一つを指定させる。この場合最
大値抽出回路32は8つの画素信号を互いに比較
してその最大値が複数あつたときにはこれらの最
大値の画素信号のうちで最も早く読み取られた
(画像読取装置から最も早く送られた)画素信号
を選択してこれによつてアドレスA〜Hのうちの
一つを最大値アドレス指定回路33に指定させ、
またアドレスA〜Hは第11図に示すように処理
対象となつている(i,j)番地の周囲の(i−
1,j−1)〜(i+1,j+1)番地の画素と
対応している。又出力信号発生回路35はシフト
レジスタ30からの処理対象となる画素信号が0
でない時に4画素分の出力信号を発生しゲート3
6を介して画像出力装置に出力する。選択回路3
4は第12図に示すように5値量子化回路31の
出力が0の時にはゲート36を閉じ、5値量子化
回路31の出力が1〜4の時にはそれぞれ出力信
号発生回路35の出力信号をゲート36より1〜
4画素分出力させる。しかも選択回路34はゲー
ト36の出力信号により出力される画素a〜dの
うち5値量子化回路31の出力により黒とする画
素の少くとも1つが処理対象画素の周囲の画素の
うちの最も黒い画素と隣接するように最大値アド
レス指定回路33のアドレス指定に応じてゲート
36を制御する。
The above embodiment is an example in which two output pixels correspond to one reading pixel, but by making one reading pixel correspond to three or more output pixels, the output form of this output pixel is changed to that one reading pixel and the output pixel. It can also be determined according to the image signals of adjacent read pixels. In another embodiment of the present invention, one reading pixel corresponds to four output pixels, and an image processing circuit as shown in FIG. 9 is used. That is, the image signal from the image reading device is transferred to the shift register 30 which serves as a pixel memory, and each pixel signal is sequentially transferred to the 5-value quantization circuit 31.
is quantized into five values. Furthermore, the shift register 30 has a capacity for 9 pixels or more, and as shown in FIG. If it is a pixel signal, the pixels surrounding the read pixel (i-1, j-
1), (i-1, j) (i-1, j+1), (i, j
-1), (i, j+1), (i+1, j-1), (i+
The pixel signals of the read pixels at addresses 1, j) and (i+1, j+1) are sent to the maximum value extraction circuit 32. The maximum value extraction circuit 32 compares these eight pixel signals with each other and extracts the maximum value signal.
The maximum value address designating circuit 33 is caused to designate one of the eight addresses A to H of the selection circuit 34 by one of the eight pixel signals. In this case, the maximum value extraction circuit 32 compares the eight pixel signals with each other, and when there are multiple maximum values, the pixel signal with the maximum value is read the earliest (the one sent earliest from the image reading device). ) selecting a pixel signal and thereby causing the maximum address designation circuit 33 to designate one of addresses A to H;
In addition, addresses A to H are the (i-
1,j-1) to (i+1,j+1). The output signal generation circuit 35 also outputs a pixel signal to be processed from the shift register 30 when the pixel signal is 0.
When it is not, it generates an output signal for 4 pixels and gate 3
6 to an image output device. Selection circuit 3
4 closes the gate 36 when the output of the 5-value quantization circuit 31 is 0, and closes the gate 36 when the output of the 5-value quantization circuit 31 is 1 to 4, respectively, as shown in FIG. 1 from gate 36
Output 4 pixels. Moreover, the selection circuit 34 selects at least one of the pixels a to d outputted by the output signal of the gate 36 to be black by the output of the quinary quantization circuit 31, which is the blackest among the pixels surrounding the pixel to be processed. The gate 36 is controlled in accordance with the address designation of the maximum address designation circuit 33 so as to be adjacent to the pixel.

以上のように本発明による画像処理装置によれ
ば出力画素密度を読取画素密度より大きくするの
で、解像度の低い画像読取装置を用いて高品質の
出力画像を得ることができ、しかも予め定めた規
則に従つて読取画素の画信号をn値(nは3以上
の整数)に量子化した値が最大である場合及び最
低である場合は該読取画素に対応する(n−1)
個の出力画素の全てを読取画素の画信号と同一に
し、読取画素の画信号を量子化した値が中間の値
である場合は該読取画素に対応する(n−1)個
の出力画素の出力形態を読取画素の画信号の値と
この画素に隣接した読取画素の画信号の値に基い
て決定するので、出力画像の了解度を高くでき
る。
As described above, according to the image processing device according to the present invention, the output pixel density is made larger than the reading pixel density, so it is possible to obtain a high-quality output image using an image reading device with a low resolution, and moreover, according to predetermined rules. Accordingly, if the pixel signal of a read pixel is quantized into n values (n is an integer of 3 or more) and the value is the maximum or the minimum, it corresponds to the read pixel (n-1)
All of the output pixels are set to be the same as the pixel signal of the reading pixel, and if the value obtained by quantizing the pixel signal of the reading pixel is an intermediate value, the output pixels of (n-1) corresponding to the reading pixel are Since the output form is determined based on the value of the pixel signal of the read pixel and the value of the pixel signal of the read pixel adjacent to this pixel, the intelligibility of the output image can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a,bは従来の画像処理装置を説明する
ための図、第2図は本発明の実施例における画像
読取装置を示す概略的斜視図、第3図は読取画像
の画素分解を示す図、第4図は通常の出力画像を
示す図、第5図は同実施例を説明するための図、
第6図は同実施例のフローチヤート、第7図は同
実施例における画像処理回路を示すブロツク図、
第8図は同実施例による出力画像を示す図、第9
図は本発明の他の実施例における画像処理回路を
示すブロツク図、第10図〜第12図は同実施例
を説明するための図である。 11,12,13,14……読取画素、11−
1,11−2、12−1,12−2、13−1,
13−2、14−1,14−2……出力画素、2
1……3値量子化回路、22〜24……1画素メ
モリ、25……比較回路、26……出力信号発生
回路、27……ゲート、28……検知回路、29
……選択回路、30……シフトレジスタ、31…
…5値量子化回路、32……最大値抽出回路、3
3……最大値アドレス指定回路、34……選択回
路、35……出力信号発生回路、36……ゲー
ト。
1A and 1B are diagrams for explaining a conventional image processing device, FIG. 2 is a schematic perspective view showing an image reading device in an embodiment of the present invention, and FIG. 3 is a diagram showing pixel decomposition of a read image. 4 is a diagram showing a normal output image, FIG. 5 is a diagram for explaining the same embodiment,
FIG. 6 is a flowchart of the same embodiment, and FIG. 7 is a block diagram showing an image processing circuit in the same embodiment.
FIG. 8 is a diagram showing an output image according to the same embodiment, and FIG.
The figure is a block diagram showing an image processing circuit in another embodiment of the present invention, and FIGS. 10 to 12 are diagrams for explaining the same embodiment. 11, 12, 13, 14...reading pixels, 11-
1, 11-2, 12-1, 12-2, 13-1,
13-2, 14-1, 14-2...Output pixel, 2
DESCRIPTION OF SYMBOLS 1... Three-value quantization circuit, 22-24... 1 pixel memory, 25... Comparison circuit, 26... Output signal generation circuit, 27... Gate, 28... Detection circuit, 29
...Selection circuit, 30...Shift register, 31...
...Five-value quantization circuit, 32...Maximum value extraction circuit, 3
3... Maximum value address designation circuit, 34... Selection circuit, 35... Output signal generation circuit, 36... Gate.

Claims (1)

【特許請求の範囲】[Claims] 1 画像を読取つて画信号に変換する読取手段
と、読取つた画信号をn値(nは3以上の整数)
に量子化する量子化手段と、1つの読取画素を2
値で表現される(n−1)個の出力画素に変換し
て出力画素密度を読取画素密度よりも大きくする
変換手段とを有し、前記変換手段は予め定めた規
則に従つて読取画素の画信号を量子化した値が最
大である場合及び最低である場合は該読取画素に
対応する(n−1)個の出力画素の全てを読取画
素の画信号と同一にし、読取画素の画信号を量子
化した値が中間の値である場合は該読取画素に対
応する(n−1)個の出力画素の出力形態を読取
画素の画信号の値とこの画素に隣接した読取画素
の画信号の値に基いて決定することを特徴とする
画像処理装置。
1. A reading means that reads an image and converts it into an image signal, and converts the read image signal into an n value (n is an integer of 3 or more)
quantization means to quantize one reading pixel to 2
converting means for converting into (n-1) output pixels represented by a value to make the output pixel density larger than the reading pixel density, and the converting means converts the reading pixels according to a predetermined rule. When the quantized value of the image signal is the maximum or the minimum, all of the (n-1) output pixels corresponding to the reading pixel are made the same as the pixel signal of the reading pixel, and the pixel signal of the reading pixel is If the quantized value is an intermediate value, the output form of the (n-1) output pixels corresponding to the read pixel is the pixel signal value of the read pixel and the pixel signal of the read pixel adjacent to this pixel. An image processing device characterized in that the image processing device makes a decision based on a value of .
JP5341077A 1977-05-10 1977-05-10 Picture processing method Granted JPS53138630A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5341077A JPS53138630A (en) 1977-05-10 1977-05-10 Picture processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5341077A JPS53138630A (en) 1977-05-10 1977-05-10 Picture processing method

Publications (2)

Publication Number Publication Date
JPS53138630A JPS53138630A (en) 1978-12-04
JPS6259512B2 true JPS6259512B2 (en) 1987-12-11

Family

ID=12942045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5341077A Granted JPS53138630A (en) 1977-05-10 1977-05-10 Picture processing method

Country Status (1)

Country Link
JP (1) JPS53138630A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145476A (en) * 1981-03-04 1982-09-08 Sony Corp 2-dimensional recorder
JPH06105947B2 (en) * 1985-05-16 1994-12-21 松下電器産業株式会社 Light beam irradiation device
JPS61262365A (en) * 1985-05-16 1986-11-20 Matsushita Electric Ind Co Ltd Light beam irradiating device
JP2589295B2 (en) * 1986-11-14 1997-03-12 キヤノン株式会社 Image forming device

Also Published As

Publication number Publication date
JPS53138630A (en) 1978-12-04

Similar Documents

Publication Publication Date Title
EP0251278B1 (en) Image processing method and apparatus therefor
US4533942A (en) Method and apparatus for reproducing an image which has a coarser resolution than utilized in scanning of the image
JPH0366873B2 (en)
JPS6259512B2 (en)
JPS61225974A (en) Picture processing system
US5299030A (en) Image data processing method and apparatus with mixture of simple binarization and psuedo intermediate tone
JPH06296235A (en) Facsimile equipment
JP3226580B2 (en) Image processing device
JP3014257B2 (en) Document reading device
JP3475606B2 (en) Image processing device
JP3203024B2 (en) Image processing apparatus and image processing method
JP3221152B2 (en) Facsimile machine
JP2934971B2 (en) Image binarization processing device
JPS6364947B2 (en)
JPS62107572A (en) Image processor
JP2608397B2 (en) Image processing device
JP2868214B2 (en) Image addition device
JP2003283808A (en) Image processor
JPH0638038A (en) Smoothing processing method for binary image
JPH0371326A (en) Scanning adding device
JPS61157073A (en) Halftone image reproducing device
JPH04249474A (en) Picture processor
JPS61169083A (en) Image processing system
JPH07111586A (en) Image processing device
JPH0322755A (en) Half-tone image estimating device