JPS6258189B2 - - Google Patents

Info

Publication number
JPS6258189B2
JPS6258189B2 JP16507079A JP16507079A JPS6258189B2 JP S6258189 B2 JPS6258189 B2 JP S6258189B2 JP 16507079 A JP16507079 A JP 16507079A JP 16507079 A JP16507079 A JP 16507079A JP S6258189 B2 JPS6258189 B2 JP S6258189B2
Authority
JP
Japan
Prior art keywords
circuit
signal
video signal
differential amplifier
image quality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16507079A
Other languages
Japanese (ja)
Other versions
JPS5687987A (en
Inventor
Minoru Myata
Mitsuya Masuda
Namio Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16507079A priority Critical patent/JPS5687987A/en
Publication of JPS5687987A publication Critical patent/JPS5687987A/en
Publication of JPS6258189B2 publication Critical patent/JPS6258189B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • H04N5/205Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、テレビジヨン受像機の集積回路素子
化される画質制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image quality control device implemented as an integrated circuit element for a television receiver.

従来の画質およびコントラスト制御回路の具体
例を第1図に示し、その動作を説明する為に第2
図に波形図を示す。第1図において、入力端子1
に第2図Aのような入力映像信号が加えられる。
この映像信号Aはコンデンサ2を介してトランジ
スタ3のベースに加えられる。該ベースには抵抗
4を通して適当な直流バイアスが印加されてい
る。そのエミツタからの出力はトランジスタ5の
ベースに加えられ、そのエミツタにはアースとの
間に抵抗6とダイオード7の直列回路と、ピーキ
ング用コンデンサ8が接続されている。また、ト
ランジスタ5のエミツタの出力の映像信号はトラ
ンジスタ9のベースに加えられ、そのエミツタは
抵抗10で接地されている。トランジスタ5,9
のコレクタはトランジスタ11〜14で構成され
る画質制御用のダブルバランス形の差動増幅器1
5のそれぞれのエミツタに加えられる。この回路
はよく知られているものであるので、詳細な説明
は省く。その出力はトランジスタ16〜19で構
成されるコントラスト制御用のダブルバランス形
の差動増幅器20の片側のエミツタに接続され、
もう一方のエミツタにはトランジスタ21で適当
な直流電流が供給されている。この差動増幅器2
0の出力は負荷抵抗22,23に接続され出力端
子24から画質とコントラストが制御された映像
信号が出力される。
A specific example of a conventional image quality and contrast control circuit is shown in Fig. 1, and Fig. 2 is shown to explain its operation.
The waveform diagram is shown in the figure. In Figure 1, input terminal 1
An input video signal as shown in FIG. 2A is added to the input video signal.
This video signal A is applied to the base of a transistor 3 via a capacitor 2. A suitable DC bias is applied to the base through a resistor 4. The output from the emitter is applied to the base of the transistor 5, and a series circuit of a resistor 6 and a diode 7 and a peaking capacitor 8 are connected to the emitter and ground. Further, the video signal output from the emitter of transistor 5 is applied to the base of transistor 9, whose emitter is grounded through resistor 10. transistors 5, 9
The collector of is a double-balanced differential amplifier 1 for image quality control consisting of transistors 11 to 14.
Added to each of the 5 emitters. Since this circuit is well known, a detailed explanation will be omitted. Its output is connected to one emitter of a double-balanced differential amplifier 20 for contrast control composed of transistors 16 to 19.
A suitable DC current is supplied to the other emitter by a transistor 21. This differential amplifier 2
The output of 0 is connected to load resistors 22 and 23, and a video signal whose image quality and contrast are controlled is output from an output terminal 24.

かかる回路において、いま、画質制御端子25
よりも26が充分高い電圧であれば、トランジス
タ12,13が導通して出力信号としてはピーキ
ングのかかつた映像信号を出力することになる。
逆に、端子25よりも26が充分に低い電圧とな
ると、トランジスタ11,14が導通して出力信
号として入力映像信号をそのまま出力することに
なる。また、端子25と26とが同じ電圧であれ
ば、トランジスタ11〜14にはほぼ同じ電流が
流れることになり、ピーキングのかかつた映像信
号と入力そのままの映像信号とが半分ずつ加算さ
れて出力されることになる。つまり、端子25と
26の電圧差によつて画質が制御される。
In this circuit, the image quality control terminal 25
If the voltage 26 is sufficiently higher than the voltage 26, the transistors 12 and 13 become conductive, and a video signal with peaking is output as an output signal.
Conversely, when the voltage at the terminal 26 becomes sufficiently lower than that at the terminal 25, the transistors 11 and 14 become conductive and output the input video signal as it is as an output signal. Furthermore, if the voltages at terminals 25 and 26 are the same, almost the same current will flow through transistors 11 to 14, and the video signal with peaking and the input video signal will be added in half and output. That will happen. That is, the image quality is controlled by the voltage difference between terminals 25 and 26.

かくして画質制御された映像信号は、コントラ
スト制御用の差動増幅器20に加えられ、コント
ラスト制御端子27,28からの制御電圧によつ
て振幅が制御されてから出力端子24に出力され
る。
The image quality-controlled video signal is applied to a differential amplifier 20 for contrast control, and the amplitude is controlled by control voltages from contrast control terminals 27 and 28 before being outputted to an output terminal 24.

このような回路では、画質をシヤープにした時
の動作としてはコンデンサでピーキングした信号
を出力するようにしているため、第2図Bの波形
で示すようにオーバーシユートだけが現われると
同時に、そのプリシユート波形の立下りがなだら
かなものとなる。このため、入力映像信号として
プリシユートのある波形の信号が必要となるが、
そうすると画質をソフトにするように制御した時
に充分にプリシユートをなくすことが難しくな
り、いずれにしても良好な画質の画像が得られな
いという欠点がある。
In such a circuit, when the image quality is sharpened, the capacitor outputs the peaked signal, so only the overshoot appears as shown in the waveform in Figure 2B, and at the same time, the The fall of the preshoot waveform becomes gentle. Therefore, a pre-cut waveform signal is required as the input video signal.
In this case, it becomes difficult to sufficiently eliminate pre-shoots when the image quality is controlled to be soft, and in any case, there is a drawback that an image of good quality cannot be obtained.

そこで、本発明はかかる従来の欠点を解消し
て、プリシユートとオーバーシユートをともに適
当に付加することができて良好な画質に制御する
ことができ、しかも、使用する電流が少なくて
IC化に適した装置を提供することを目的とする
ものである。以下、その一実施例について第3〜
5図を参照して説明する。
Therefore, the present invention solves these conventional drawbacks, can appropriately add both pre-shoot and over-shoot, and can control good image quality, while using less current.
The purpose is to provide equipment suitable for IC implementation. Below, the third to
This will be explained with reference to FIG.

本発明の実施例の具体回路を第3図に示し、第
4図にはその画質制御回路の波形図を示す。な
お、第2図中において第1図中と同一の構成の部
分には同一番号を付している。すなわち本回路の
動作において、画質制御用とコントラスト制御用
のダブルバランス形の差動増幅器15,20と負
荷抵抗22,23の回路は従来と同様である。
A specific circuit according to an embodiment of the present invention is shown in FIG. 3, and FIG. 4 shows a waveform diagram of the image quality control circuit. In FIG. 2, parts having the same configuration as in FIG. 1 are given the same numbers. That is, in the operation of this circuit, the circuits of double-balanced differential amplifiers 15 and 20 for image quality control and contrast control and load resistors 22 and 23 are the same as those of the conventional circuit.

さて、入力映像信号として第4図Aに示すよう
な映像信号入力端子29に加え、これを遅延時間
がΔtの2個の遅延素子30,31と3個の抵抗
32〜34で構成した遅延加算回路で遅延加算し
て取り出した第4図B,Cのような入力信号Bと
入力信号Cをそれぞれ端子35,36に供給す
る。この2つの入力信号B,Cは、エミツタホロ
ワトランジスタ37,38のベースにそれぞれ加
えられる。又この両トランジスタ37,38のベ
ースには抵抗39,40を介して適当な直流バイ
アスが印加されている。この2つの信号B,C
は、トランジスタ41,42、抵抗43,44、
電流源回路45および46で構成された差分信号
作成用の差動増幅器47の入力端子へ接続され、
その出力信号は入力信号Bと加算される。つまり
トランジスタ48のコレクタにはシヤープな映像
信号が流れる。また、入力信号Bは抵抗49とコ
ンデンサ50とによつて積分されてソフトな映像
信号となる。
Now, an input video signal is added to the video signal input terminal 29 as shown in FIG. Input signals B and C shown in FIG. 4B and C, which are delayed and added in a circuit and taken out, are supplied to terminals 35 and 36, respectively. These two input signals B and C are applied to the bases of emitter follower transistors 37 and 38, respectively. Further, an appropriate DC bias is applied to the bases of both transistors 37 and 38 via resistors 39 and 40. These two signals B and C
are transistors 41, 42, resistors 43, 44,
It is connected to the input terminal of a differential amplifier 47 for creating a differential signal composed of current source circuits 45 and 46,
Its output signal is summed with input signal B. In other words, a sharp video signal flows through the collector of the transistor 48. Furthermore, the input signal B is integrated by a resistor 49 and a capacitor 50 to become a soft video signal.

これを波形図で説明するとシヤープな時には、
差分信号波形が第4図Dの様になり、これが入力
信号Bを反転したものと加算されて出力信号は第
4図Eの様になつて、プリシユートとオーバーシ
ユートが均一に付加されたものを得ることがで
き、理想的な波形となる。
To explain this with a waveform diagram, when it is sharp,
The differential signal waveform becomes as shown in Figure 4D, and this is added to the inverted version of input signal B, resulting in an output signal as shown in Figure 4E, with preshoot and overshoot added evenly. can be obtained, resulting in an ideal waveform.

次に電流源回路45,46について説明する。
仮りに電流源回路46が無いとすれば、電流源回
路45の電流の半分は、負荷抵抗を流れることに
なる。このため、画質をシヤープにした時にはソ
フトの時と比較して出力信号の直流レベルが下が
ることになり、不都合である。また、逆にソフト
の時とシヤープの時の出力信号の直流レベルを合
わせるためにトランジスタ51のコレクタに電流
源回路45の半分の電流源を接続してもよいが、
集積回路では特に電流を無駄に使うことは好まし
くないし、更にトランジスタ21に流す電流と同
じにする必要があるため、この電流も増す必要が
あつて良い方法ではない。これに対し、本装置の
電流源回路46は電流源回路45の半分の電流値
のものであり、差分作成回路のトランジスタ42
に流れる直流電流を供給するものである。このた
め、負荷抵抗には差分回路からは信号成分のみの
電流しか流れないことになり、他のところへ無駄
な電流を流す必要もなく、電流が少ない回路とな
る。以上の様に本装置により、電流の少ない画質
制御回路で画質の向上を実現することができる。
Next, the current source circuits 45 and 46 will be explained.
If the current source circuit 46 were not provided, half of the current of the current source circuit 45 would flow through the load resistance. For this reason, when the image quality is set to sharp, the DC level of the output signal decreases compared to when the image quality is set to soft, which is inconvenient. On the other hand, in order to match the DC level of the output signal during soft mode and sharp mode, half the current source of current source circuit 45 may be connected to the collector of transistor 51.
It is particularly undesirable to waste current in integrated circuits, and furthermore, it is necessary to make the current the same as the current flowing through the transistor 21, so this current also needs to be increased, which is not a good method. On the other hand, the current source circuit 46 of this device has a current value half that of the current source circuit 45, and the transistor 42 of the difference creation circuit
It supplies direct current flowing to the Therefore, only the current of the signal component flows from the differential circuit to the load resistor, and there is no need to flow unnecessary current to other parts, resulting in a circuit with less current. As described above, with this device, it is possible to improve image quality with an image quality control circuit that requires less current.

以上詳述したように、本発明によれば、出力の
映像信号にプリシユートとオーバーシユートとを
適当に付加することができて良好な画質を得るこ
とができ、しかも電流の使用量が少なくて集積回
路素子化に適した実用的な効果の大きい画質制御
装置を得ることができるものである。
As described in detail above, according to the present invention, it is possible to appropriately add preshoot and overshoot to the output video signal, thereby obtaining good image quality, and in addition, the amount of current used is small. It is possible to obtain an image quality control device suitable for use as an integrated circuit element and having great practical effects.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の画質制御装置の回路図、第2図
はその各部の波形図、第3図は本発明の一実施例
における画質制御装置の回路図、第4図はその各
部の波形図である。 15……差動増幅器、24……出力端子、2
5,26……画質制御端子、29……入力端子、
30,31……遅延素子、32,33,34……
加算回路用の抵抗、35,36……入力端子、3
7,38……トランジスタ、45,46……電流
源回路、47……差分信号作成用の差動増幅器、
48……加算回路用のトランジスタ、51……ト
ランジスタ。
Fig. 1 is a circuit diagram of a conventional image quality control device, Fig. 2 is a waveform diagram of each part thereof, Fig. 3 is a circuit diagram of an image quality control device in an embodiment of the present invention, and Fig. 4 is a waveform diagram of each part thereof. It is. 15...Differential amplifier, 24...Output terminal, 2
5, 26... Image quality control terminal, 29... Input terminal,
30, 31... Delay element, 32, 33, 34...
Adder circuit resistor, 35, 36...Input terminal, 3
7, 38...Transistor, 45, 46...Current source circuit, 47...Differential amplifier for creating a differential signal,
48...Transistor for addition circuit, 51...Transistor.

Claims (1)

【特許請求の範囲】[Claims] 1 映像信号を遅延させる遅延回路と、この遅延
した映像信号と元の映像信号とを加算する加算回
路と、その加算出力信号と元の映像信号を上記遅
延時間より短く遅延した映像信号とを2つの入力
端子に供給してそれらの差分信号を得る差動増幅
器と、その差分信号と上記短く遅延した映像信号
とを加算する加算回路と、上記短く遅延した映像
信号を積分する積分回路と、その積分出力信号
と、上記差分信号と上記短く遅延した信号とを加
算した信号とを直流電圧の制御によつて任意の割
合で加算する加算回路とを備え、上記差動増幅回
路はエミツターに電流源回路を接続し、かつこの
差動増幅回路は出力側のコレクタにも電流源回路
を接続したことを特徴とする画質制御装置。
1. A delay circuit that delays a video signal, an addition circuit that adds this delayed video signal and the original video signal, and 2. a differential amplifier for supplying signals to two input terminals to obtain a differential signal therebetween; an adding circuit for adding the differential signal and the short delayed video signal; an integrating circuit for integrating the short delayed video signal; The differential amplifier circuit includes an addition circuit that adds the integral output signal and a signal obtained by adding the difference signal and the short delayed signal at an arbitrary ratio by controlling the DC voltage, and the differential amplifier circuit has a current source at the emitter. 1. An image quality control device characterized in that the differential amplifier circuit has a current source circuit connected to a collector on the output side of the differential amplifier circuit.
JP16507079A 1979-12-18 1979-12-18 Controller for picture quality Granted JPS5687987A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16507079A JPS5687987A (en) 1979-12-18 1979-12-18 Controller for picture quality

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16507079A JPS5687987A (en) 1979-12-18 1979-12-18 Controller for picture quality

Publications (2)

Publication Number Publication Date
JPS5687987A JPS5687987A (en) 1981-07-17
JPS6258189B2 true JPS6258189B2 (en) 1987-12-04

Family

ID=15805290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16507079A Granted JPS5687987A (en) 1979-12-18 1979-12-18 Controller for picture quality

Country Status (1)

Country Link
JP (1) JPS5687987A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4386370A (en) * 1981-09-22 1983-05-31 Rca Corporation Clamping arrangement for a video signal peaking system

Also Published As

Publication number Publication date
JPS5687987A (en) 1981-07-17

Similar Documents

Publication Publication Date Title
US3512096A (en) Transistor circuit having stabilized output d.c. level
US4409500A (en) Operational rectifier and bias generator
US4855626A (en) Controllable integrator
US4625131A (en) Attenuator circuit
US4275417A (en) Aperture correction signal processing circuit
JPS6258189B2 (en)
JPS6339146B2 (en)
KR930003009Y1 (en) Feedback type emphasis circuit
US3657559A (en) Frequency dependent zero phase shift
US4812734A (en) Current-mirror arrangement
US3467910A (en) Amplifying arrangement having automatic gain control
JPH0527282B2 (en)
US3571508A (en) Blanking and black level control circuit for video signals
JP3322890B2 (en) Gamma offset adjustment circuit
JPS6258188B2 (en)
JPS6040730B2 (en) emitter follower circuit
JPH0239881B2 (en)
JPH0139014Y2 (en)
US5266853A (en) Peak clipper with an expanded linear characteristic region for video signals
KR930008663Y1 (en) Character color control circuit for reproducing tape
JPS63119100A (en) Sample hold circuit
JPS6314517Y2 (en)
JPS6325770Y2 (en)
JPH0145173Y2 (en)
JP2600890B2 (en) Pulse edge extension circuit