JPS6255672B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、合格者の発表をする装置に関するも
のである。

そして、本発明は、各種試験、特に自動車運転
免許試験や、抽選等の当否発表を正確に為す装置
を提供する。

又、本発明は、情報処理の機械的リレーの使用
を避ける事によつて、故障率を格段に下げた合格
者発表装置を提供する。

更に、本発明は、合否信号の入力を手動で行う
事をも避ける事が出来る事によつて、自動化によ
り人為的誤発表を避ける事が出来る合格者発表装
置を提供する。

最後に、本発明の最大の目的は、誤表示監視回
路を設ける事によつて、誤表示に伴う混乱を無く
す合格者発表装置を提供する。

各種資格試験、入学試験、宝くじ等の発表に於
いて数字をグループ毎に表示する事は周知の技術
である。そして、各グループ毎の数字をまとめる
大番号、組番号、符号、記号等を記した札等を小
番号のグループに付け変える事によつて、多種類
の発表を少ないグループ表示番号で交互に発表す
ると言う事も、江戸の昔より存在した周知技術で
ある。

従来、合否発表をする数字の表示に関し、ラン
プ表示が為されていたが、これも既に権利の消滅
した公知技術である。

所で、従来、番号のランプの点滅にセレクタ回
路とマトリクス回路を用いた装置が有つた。これ
はそれなりの効果を有し、発明当時の技術水準に
於いてはその評価はあつた。

併し、技術の急速に進歩している今日の水準に
於いては、合否信号の処理に機械的動作を為すリ
レーを使用している為、短寿命であり故障が発生
する事は避けられない。それを避けようと高価な
リレーを使用すればコスト高となり、電子計算処
理制御とは比較にならなかつた。勿も、合否信号
の入力は人為的に為される故に、操作ミスは絶対
に避けられなかつた。誤発表は、国家試験や公営
ギヤンブル等に於いては法律的にも社会的にも大
問題となる危険性を有する。

一方、現段階の技術水準に於いては合否判断に
於いて自動採点装置を使用している故に、その電
子計算処理制御に用いるCPUは本発明の合格者
発表装置のCPUを使用すれば人為的ミスは完全
に避ける事が出来、処理時間も早まり経済性も高
まり一石三鳥である。

特に、誤表示の検出・警報回路を附加する事に
よつて、発表ミスを皆無に為せ、その性能を格段
に増す事が可能である。

一方、表示をランプの代わりにLEDを使用す
ればエネルギー節約に役立ち、ランプの如く故障
事故防止の為一数字当たり２個使用する必要もな
く、放熱の心配もなく、寿命も長くなる。併し、
これらはブラウン管表示に比べたら、ランプの寿
命は約1000時間、LEDでも２万時間位であり短
命である。此のランプ等は各数字毎に一個一個用
いられる為その使用個数が大変多く、従つて、
次々に寿命・故障となり、その交換に多くの手数
を要したばかりか、その製作時に於いても各々の
ランプ・LED等毎に一つ一つ配線をせねばなら
ぬ為、人件費高騰の折、その経済性は失われて来
た。

特にランプ表示の表示板は100Kg以上も有り、
それを多数高所に吊り下げて置くには頑丈な建物
にせねばならず、建物自体の建設にも最初からそ
れ丈の費用を掛けて置かねばならず、総合的には
不経済性が大きく増した。

本発明の目的は以上に述べた他、他の電子制御
装置と組合わせた総合装置が出来ると言う事であ
る。

本発明に係る合格者発表装置は、以上の点を改
良した理想的なものである。

以下、本発明に係る合格者発表装置の具体的な
構成を詳細に述べる。

先ず、CPUがある。このCPUは、合否信号を
入力し処理するものである。つぎに、合否表示器
がある。この合否表示器は、上記のCPUの処理
結果を表示するものである。そして、表示出力検
出回路がある。この表示出力検出回路は、上記の
合否表示器又はドライバに設けられたものであ
る。

最後に、警報回路がある。この警報回路は、上
記の表示出力検出回路と上記合否信号とを上記
CPUにて照合・判断し誤表示と判断された場合
にそれを知らせるものである。

本発明に係る合格者発表装置の一実施例を示す
添附の図面をもつて以下に詳細に説明する。

第１図は、本発明に係る合格者発表装置の一実
施例のブロツクダイヤグラムである。

先ず、CPU１０がある。このCPU１０は、合
否信号を入力し処理するものである。つぎに、合
否表示器２０がある。この合否表示器２０は、上
記のCPU１０の処理結果を表示するものであ
る。以上の合否表示器２０は、組合せて第２図の
如く複数組用意すると、多数のグループの表示が
可能である。

そして、第３図等に示すごとくに、上記の合否
表示器２０には、大番号表示板２１と小番号表示
板２２とがあるが、これは数字をランプの点滅で
行つても良いし、表示板を用いても良い。又、７
セグメントのLEDを複数本使用すると放熱性や
経済性により優れたものとなる。一方、小番号表
示板２２には数字が固定されて表示されており、
合格者の個所丈光が点灯する様になつている。
尚、此の数字表示はランプに限定するものではな
い。

又、この合否表示器２０は、上記のLED等に
代えて第４図に示すごとくに、ブラウン管映像装
置２３と為しても良い。このブラウン管映像装置
２３は、ドライバ３０を経て上記のCPU１０に
より直接電子制御される。

而して、此のブラウン管映像装置２３に表示さ
れる合否数字は、大番号と小番号の組合せでも良
いが、その様な組合せでなく、第２図に示す如く
数字の全てを表示しても良い。ブラウン管表示の
場合は数桁の数字を全て表示してもしなくても経
済的な影響はない故に、数桁の数字の全てを表示
した方が間違いがなくて良い。

尚、合否の数字の表示は、表示しない数字の場
合を飛ばして、空白にして表示しても良いが、合
格数字のみを入学試験発表の如く、連続的に表示
しても良い。此の様にした場合は、上記装置を複
数組用いた時に上記ブラウン管映像装置２３等に
余裕が生じ、突然の故障時は、余つた他の映像装
置等を使用出来る故に更に良い。又、上記ブラウ
ン管映像装置２３の一つには種別表示をすると良
い。

又、該ブラウン管映像装置２３に他の情報伝達
装置を接続すれば、合否の発表ばかりでなく、通
常は他の情報や連絡事項等をも映し出す事も出来
一層優れたものとなる。特に、此の情報等は数字
に限定されない故に、その用途は大変に広くなり
諸設備のコンピユータ化に大きく貢献出来、非常
に有用なものとなろう。而して、他の設備と兼用
にする事によつて、全体に占める設備費用は、そ
の経済性が一層増す事になる。

斯様にして、合否表示にブラウン管映像装置を
使用する事によつて、多数の番号の各々に全て一
つ一つ為される配線を不要化し、その省力化、経
済性を高める。更には、寿命の短いランプや
LED表示の寿命での故障による誤表示やその交
換の手数の少量化、故障の為の表示延期・遅延等
を極小化したものである。

而して、次の構成として、第５図と第６図に示
すごときの表示出力検出回路４０がある。この表
示出力検出回路４０は、上記の合否表示器２０又
はドライバ３０に設けられたものである。先ず、
第５図の回路を説明する。これは上記の合否表示
器２０が正しく表示されているか否かを検出する
ものである。そこで、数字発光用のトランジスタ
からの出力によつてランプ４１やLEDに点滅し
た光を、フオツトダイオード４２等によつて検出
させるものである。次に、第６図のものを説明す
る。これは、上記ランプやLEDを点滅させ又は
ブラウン管に映像を表示させるドライバの出力に
より表示出力を検出するものである。

第１図に戻り、最後の構成として警報回路５０
がある。この警報回路５０は、上記の表示出力検
出回路４０と上記合否信号とを上記CPU１０に
て照合・判断し誤表示と判断された場合にそれを
知らせるものである。

即ち、上記の表示出力検出回路４０からの信号
を確認用のインタフエイスを通じて前記のCPU
１０に送り、ここで上記の入力の合否信号と照合
し、誤表示があつた場合にはこの警報回路５０に
知らせ、手動又は自動的に表示停止等の処置を取
らせ、誤表示のない様にする。これによつて、ラ
ンプ切れや回路の故障により点灯すべきものが点
灯せず、又、点灯すべきでないものが点灯したり
等、それによつて生ずる混乱を避ける事が可能と
なつた。又、ブラウン管映像装置２３に於いても
同様で電子信号の波を比較させ、その誤表示を避
ける事が可能である。

従来、此の技術分野に於いて、リレーと言う機
械的要素を主としていたものであつたが、これを
上述の如くCPUを使つてコンピユータ化し、そ
れに誤表示を防止する手段を用いた故に、上記の
如き簡単な構成にして高性能の合格者発表装置が
完成した。

特に、此のコンピユータ化は自動読取り採点装
置を始めとし、他の多くの電子装置と直結する事
が可能となつた。従つて、総合自動化装置の要部
装置となつた。そして、種々の組合せによる新た
な総合装置の発明への第一歩を、此の技術の分野
に与える事が出来たと言う意味での効果も大であ
る。即ち、本格的総合コンピユータ化への主要部
を造り上げたものである。

以上の如くにした故に、本発明に係る合格者発
表装置は、その正確さ、迅速さ、省力化、省エネ
ルギー化、経済性等に於いて多大な効果を発揮す
る。

尚、以上の発表数字は符号・記号、その他の文
字に代えられても良い。

【図面の簡単な説明】

第１図は、本発明に係る合格者発表装置全体の
ブロツクダイヤグラムである。第２図は、その合
否表示器の組合せの一例の正面図である。第３図
は、表示系の一例のブロツクダイアグラムであ
る。第４図は、表示系の他の例のブロツクダイア
グラムである。第５図は、表示出力検出回路の一
例のブロツクダイアグラムである。第６図は、表
示出力検出回路の別の例のブロツクダイアグラム
である。 １０……CPU、２０……合否表示器、２１…
…大番号表示器、２２……小番号表示器、２３…
…ブラウン管映像装置、３０……ドライバ、４０
……出力表示検出回路、４１……ランプ、４３…
…フオツトダイオード、５０……警報回路。

Claims (1)

【特許請求の範囲】
1. １ 合否信号を入力し処理するCPU、該CPUの
   処理結果を表示する合否表示器、該合否表示器又
   はドライバに設けられた表示出力検出回路、該表
   示出力検出回路と上記合否信号とを上記CPUに
   照合・判断し誤表示と判断された場合にそれを知
   らせる警報回路、より構成される事を特徴とする
   合格者発表装置。