JPS6254495A - Multilayer circuit wiring board - Google Patents

Multilayer circuit wiring board

Info

Publication number
JPS6254495A
JPS6254495A JP19430985A JP19430985A JPS6254495A JP S6254495 A JPS6254495 A JP S6254495A JP 19430985 A JP19430985 A JP 19430985A JP 19430985 A JP19430985 A JP 19430985A JP S6254495 A JPS6254495 A JP S6254495A
Authority
JP
Japan
Prior art keywords
signal
layer
ground
pattern
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19430985A
Other languages
Japanese (ja)
Inventor
達夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19430985A priority Critical patent/JPS6254495A/en
Publication of JPS6254495A publication Critical patent/JPS6254495A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は多層回路配線板、特に、高速コンピュータにお
ける高速スイッチング動作を行なう集積回路を高密度実
装するのに好適な多層回路配線板に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a multilayer circuit wiring board, and particularly to a multilayer circuit wiring board suitable for high-density packaging of integrated circuits that perform high-speed switching operations in high-speed computers.

(従来の技術) 従来の多層回路配線板は、複数の信号層をグランド・電
源層と積層し、各層の間はセラミック等の誘電体で絶縁
するとともにスルーホールを介して接続している。信号
層においては、多層回路配線板に実装される集積回路の
端子間接続関係のうちの当該信号層への割付は分に対応
して、信号パターン、グランドパターンおよび電源パタ
ーンが混在している。
(Prior Art) A conventional multilayer circuit wiring board has a plurality of signal layers laminated with ground/power layers, and the layers are insulated with a dielectric material such as ceramic and connected via through holes. In the signal layer, a signal pattern, a ground pattern, and a power supply pattern are mixed in correspondence to the allocation of terminal connections of the integrated circuit mounted on the multilayer circuit wiring board to the signal layer.

グランドパターンと・電源パターンは、一般にはそれぞ
れグランド層とIts層とのスルーホール接続用のパッ
ド程度のものでありその1陸部”は狭い。
The ground pattern and the power supply pattern are generally equivalent to pads for through-hole connection between the ground layer and the Its layer, respectively, and one land portion thereof is narrow.

(発明が解決しょうとする問題点) このような従来の多層回路配線板には、信号パターンの
特性インピーダンスや信号伝搬速度に影響を与える交流
的なグランド電位が、その信号パターンが属する信号層
の積層位置に応じて、グランド層、′I11源層または
他の信号層の信号パターン導体が支配的になる。すなわ
ち、グランド層や電源層に近接した第1層や第2層の信
号層における信号パターンの特性インピーダンスや信号
伝搬速度は、グランド層や電源層との距離に大きく依存
するが、第3層以上の信号層における信号パターンの特
性インピーダンスや信号伝搬速度は隣接する他の信号層
の信号パターンに工って影響を受ける。
(Problem to be Solved by the Invention) In such a conventional multilayer circuit wiring board, an AC ground potential that affects the characteristic impedance of a signal pattern and the signal propagation speed is applied to the signal layer to which the signal pattern belongs. Depending on the stacking position, the signal pattern conductors of the ground layer, the 'I11 source layer or other signal layers become dominant. In other words, the characteristic impedance and signal propagation speed of the signal pattern in the first and second signal layers close to the ground and power layers largely depend on the distance from the ground and power layers, but in the third and higher layers, The characteristic impedance and signal propagation speed of the signal pattern in the signal layer are influenced by the signal patterns in other adjacent signal layers.

ところで、信号パターンは、前述した工うに、集積回路
の端子間接ArR関係に対応して定まるが。
By the way, the signal pattern is determined in accordance with the terminal indirect ArR relationship of the integrated circuit, as described above.

この接P関係は装置の回路図に基づくものであるため、
密であったり疎であったりする。信号パターンが密であ
れば、その導体は隣接する信号層に対してグランド電位
として作用するが、疎であればグランド電位としての作
用は弱い。
This contact-P relationship is based on the circuit diagram of the device, so
It can be dense or sparse. If the signal pattern is dense, the conductor acts as a ground potential for the adjacent signal layer, but if it is sparse, the conductor acts as a ground potential weakly.

したがつて、グランド・’At1Jlj層から3層以上
隔たった信号層の特性インピーダンスと信号伝搬速度は
、第1層または詔2 Rの信号層の信号パターン密度に
よって左右されるため、回路設計時にそれだけ大きな許
容範囲を設定しておく必要があり、高速スイッチング動
作の実現を損なうことになるという問題点がある。
Therefore, the characteristic impedance and signal propagation speed of a signal layer that is three or more layers away from the ground/'At1Jlj layer are influenced by the signal pattern density of the first layer or the signal layer of the 2R signal layer, so it is important to consider this when designing the circuit. There is a problem in that it is necessary to set a large tolerance range, which impairs the realization of high-speed switching operation.

(問題点を解決するための手段) 本発明の多層回路配線板は、グランド層、電源層や工び
3層以上の信号層それぞれの間を誘電体で絶縁して成る
多層回路配線板において、グランド・電源層から3層以
上隔たった信号層のうちの少なくとも1つに対し、 少なくとも片面上の信号パターンの所定部分にグランド
パターンを沿わせるように配線して構成される。
(Means for Solving the Problems) The multilayer circuit wiring board of the present invention is a multilayer circuit wiring board in which a ground layer, a power supply layer, and three or more signal layers are insulated with a dielectric material. It is configured by wiring the ground pattern along a predetermined portion of the signal pattern on at least one side of at least one of the signal layers separated by three or more layers from the ground/power layer.

(実施例) 次に1本発明の実施例について、図面を参照して詳細に
説明する。
(Example) Next, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例を含む断面図であり、第2図
は71図に示す736号層の平面図でちる、第1図に示
す多層回路配線板は多数の入出力ピン7を備えた基板1
上に、グランドパターンと電源パターンとが混在したグ
ランド・′8#、層3と第1信号層4と第2信号層5と
43信号j6とが誘電体2を介して積層され、その上に
LSI8が搭載されている。各層の間や入出力ピン7と
各層の間を接続するためのスルーホールは図示を省略し
ている。
FIG. 1 is a sectional view including an embodiment of the present invention, and FIG. 2 is a plan view of layer No. 736 shown in FIG. 71. The multilayer circuit wiring board shown in FIG. Substrate 1 with
On top, a ground layer 3, a first signal layer 4, a second signal layer 5, and a 43 signal j6 are laminated with a dielectric 2 interposed therebetween. Equipped with LSI8. Through holes for connecting between each layer and between the input/output pin 7 and each layer are omitted from illustration.

@[信号層4や第2信号層5はグランド・電源層3に比
較的近接しているため、その特性インピーダンスや信号
伝搬速度は、グランド・電源層3との距離に工ってはソ
一様に影響を受ける。しかし、第3イざ9層6はグラン
ド・′It源層像層ら比較的遠くに位置するため、第2
信号層5と第1信号層4における信号パターン疎密度合
に二って、第2信号層5、第1信号層4およびグランド
パターン3から多様な影響を受ける。
@[Since the signal layer 4 and the second signal layer 5 are relatively close to the ground/power layer 3, their characteristic impedance and signal propagation speed are be influenced by. However, since the third image layer 6 is located relatively far from the ground/'It source layer and the image layer, the second
The density of signal patterns in the signal layer 5 and the first signal layer 4 is influenced in various ways by the second signal layer 5, the first signal layer 4, and the ground pattern 3.

すなわち、第3信号層6は第2信号Ja5の信号パター
ンが密であれば第2信号層5、第2信号層5の信号パタ
ーンが疎でかつ第1信号層4の信号パターンが密であれ
ば8f!1信号層4、第2信号層5および第1信号層4
の各信号パターンが疎であればグランド・電源層3がそ
れぞれ交流的グランド電位として作用しようとする。こ
のLつな作用主体は、信号パターンの疎密の度合に応じ
て応分の程度で作用°するのはもちろんのことで、ちる
が、説明を単純イヒするために、上述の工うを端的な表
現をした。
In other words, if the signal pattern of the second signal Ja5 is dense, the third signal layer 6 is used for the second signal layer 5, and even if the signal pattern of the second signal layer 5 is sparse and the signal pattern of the first signal layer 4 is dense. Ba8f! 1 signal layer 4, second signal layer 5 and first signal layer 4
If each signal pattern is sparse, the ground/power supply layer 3 tends to act as an alternating current ground potential. It goes without saying that these L actors act to an appropriate degree depending on the degree of sparseness and density of the signal pattern.However, in order to simplify the explanation, the above-mentioned mechanism will be expressed simply. Did.

次に、72図を参照すると、信号パターン11゜12?
工び13にそれぞれ近接して平行にグランドパターン2
1+22S”工び23が設けられている。このグランド
パターン21.22および23はスルーホールを介して
グランド・′な#、層3のグランド部と廣続されてグラ
ンド電位を保つ、この結果に工り、信号パターン11.
12および13は、それぞtLグランドパターン21,
22および23に裏ってグランド・電位の影響を−、様
に受ける二うになり、前述の工うな第2信号層5、第1
信号R14およびグランド・′、を像層3からの多様な
影響を排除できる。
Next, referring to Fig. 72, signal pattern 11°12?
Ground pattern 2 is placed in parallel to each adjacent to the workpiece 13.
1+22S" process 23 is provided. These ground patterns 21, 22 and 23 are connected to the ground part of the ground layer 3 via through holes to maintain the ground potential. Signal pattern 11.
12 and 13 are the tL ground patterns 21 and 13, respectively.
22 and 23, the second signal layer 5 and the first
Various influences from the image layer 3 can be eliminated from the signal R14 and the ground.

第2図は説明を単純化する丸めに、3本の信号線11.
12>工び13のみについて示し九が、特性インピーダ
ンスと信号伝搬速度の変動幅を小さくしたい池の信号パ
ターンについては、同様にグランドパターンを沿わせる
工うにすれば工い。
In FIG. 2, three signal lines 11.
12>Method 13 is shown in Figure 9, but for a signal pattern where you want to reduce the fluctuation width of the characteristic impedance and signal propagation speed, you can do it by making the ground pattern run along it in the same way.

第2図においては、第3信号層6の片面のみを示したが
、このLうに片面のみにグランドパターンを多く沿わて
も、他面の信号パターンに対して支配的なグランド電位
を提供することになる。もっとも、両面の信号パターン
についてグランドパターンを沿わせればその効果は強化
されることはもちろんのことである。
Although only one side of the third signal layer 6 is shown in FIG. 2, it is possible to provide a dominant ground potential to the signal pattern on the other side even if many ground patterns are provided along only one side. become. However, it goes without saying that the effect will be enhanced if the ground pattern is aligned with the signal pattern on both sides.

また、第1図に示した多層回路配線板は3層回路配線板
であるが、4層、5層あるいはそれ以上の多層回路配線
板の場合には第3層以上の各信号層について、i1!2
図に示した工うな処置を施すことに工9、同様な効果を
得ることができる工うになる。
Furthermore, although the multilayer circuit wiring board shown in FIG. 1 is a three-layer circuit wiring board, in the case of a multilayer circuit wiring board with four, five, or more layers, the i1 !2
By applying the measures shown in the figure, the same effect can be obtained.

(発明の効果) 本発明の多層回路配線板は、グランド・電源層から3層
以上隔たった信号層の信号パターンに近接してグランド
パターンを設けることにエリ、他の信号層の影響を排除
できるため、当該信号層の特性インピーダンスと信号伝
搬速度の変動幅を小さくできるという効果がある。
(Effects of the Invention) The multilayer circuit wiring board of the present invention has the advantage of providing a ground pattern close to a signal pattern in a signal layer that is three or more layers away from the ground/power layer, and can eliminate the influence of other signal layers. Therefore, there is an effect that the fluctuation width of the characteristic impedance and signal propagation speed of the signal layer can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を含む断面図、第2図は第1
図に示す第3信号層の平面図である。 1・・・・・・基板、2・・・・・・誘電体、3・・・
・・・グランド・電源層、4・・・・・・第1信号層、
5・・・・・・第2信号層、6・・・・・・第3信号層
、7・・・・・・入出力ビン、8・・・・−・LSI、
11,12.13・・・・・・信号パターン、21.2
2,23・・・・・・グランドパターン。 代理人 弁理士  内 原   晋 ”’ ”、”、、
1牛 第
FIG. 1 is a sectional view including one embodiment of the present invention, and FIG.
FIG. 3 is a plan view of the third signal layer shown in the figure. 1...Substrate, 2...Dielectric, 3...
...Ground/power layer, 4...First signal layer,
5... Second signal layer, 6... Third signal layer, 7... Input/output bin, 8... LSI,
11, 12.13...Signal pattern, 21.2
2, 23... Ground pattern. Agent Patent Attorney Susumu Uchihara ”' ”,”,,
1st cow

Claims (1)

【特許請求の範囲】  グランド・電源層および3層以上の信号層それぞれの
間を誘電体で絶縁して成る多層回路配線板において、 前記グランド・電源層から3層以上隔たった前記信号層
のうちの少なくとも1つには少なくとも片面上の所定の
信号パターンに沿わせるよりに配線したグランドパター
ンを含むことを特徴とする多層回路配線板。
[Scope of Claims] In a multilayer circuit wiring board in which a ground/power layer and three or more signal layers are insulated with a dielectric, one of the signal layers separated from the ground/power layer by three or more layers. A multilayer circuit wiring board characterized in that at least one of the above includes a ground pattern wired along a predetermined signal pattern on at least one side.
JP19430985A 1985-09-02 1985-09-02 Multilayer circuit wiring board Pending JPS6254495A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19430985A JPS6254495A (en) 1985-09-02 1985-09-02 Multilayer circuit wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19430985A JPS6254495A (en) 1985-09-02 1985-09-02 Multilayer circuit wiring board

Publications (1)

Publication Number Publication Date
JPS6254495A true JPS6254495A (en) 1987-03-10

Family

ID=16322461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19430985A Pending JPS6254495A (en) 1985-09-02 1985-09-02 Multilayer circuit wiring board

Country Status (1)

Country Link
JP (1) JPS6254495A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206379A (en) * 2008-02-29 2009-09-10 Nitto Denko Corp Wiring circuit board
JP2009252816A (en) * 2008-04-02 2009-10-29 Nitto Denko Corp Printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206379A (en) * 2008-02-29 2009-09-10 Nitto Denko Corp Wiring circuit board
JP2009252816A (en) * 2008-04-02 2009-10-29 Nitto Denko Corp Printed circuit board

Similar Documents

Publication Publication Date Title
KR910000241B1 (en) Semiconductor device
EP0617466B1 (en) Improved multi-layer packaging
US5994766A (en) Flip chip circuit arrangement with redistribution layer that minimizes crosstalk
US7530167B2 (en) Method of making a printed circuit board with low cross-talk noise
US5418690A (en) Multiple wiring and X section printed circuit board technique
KR100271860B1 (en) Memory module and IC card
KR940001285B1 (en) Semiconductor device
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
KR20040057896A (en) Technique for reducing the number of layers in a signal routing device
JPH06250763A (en) Calculation element and manufacture thereof
JP2006190873A (en) Printed circuit board and electronic device comprising the same
US20220148962A1 (en) Connection of several circuits of an electronic chip
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
JPH11150371A (en) Multilayer circuit board
US3405227A (en) Multilayer universal printed circuit board
JPS6254495A (en) Multilayer circuit wiring board
JPH01239964A (en) Layout of power-supply wiring in semiconductor integrated circuit
JP2580727B2 (en) Wiring method of multilayer printed circuit board
JPH0322588A (en) Pinless grid array type multilayered hybrid integrated circuit
JPS6386495A (en) Wiring board
JPS6298698A (en) Multilayer wiring board
JPH0425144A (en) Semiconductor device using tape for three-layer tab and manufacture of tape for three-layer tab
JPH08241935A (en) Multilayer circuit board
JPH0718464U (en) Printed board
JPH0432252A (en) Electronic component mounting board