JPS6254462A - Manufacture of semiconductor substrate - Google Patents

Manufacture of semiconductor substrate

Info

Publication number
JPS6254462A
JPS6254462A JP19364785A JP19364785A JPS6254462A JP S6254462 A JPS6254462 A JP S6254462A JP 19364785 A JP19364785 A JP 19364785A JP 19364785 A JP19364785 A JP 19364785A JP S6254462 A JPS6254462 A JP S6254462A
Authority
JP
Japan
Prior art keywords
substrate
layer
islands
recrystallization
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19364785A
Other languages
Japanese (ja)
Inventor
Akira Fukami
深見 彰
Yutaka Kobayashi
裕 小林
Yoshiaki Yazawa
矢沢 義昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19364785A priority Critical patent/JPS6254462A/en
Publication of JPS6254462A publication Critical patent/JPS6254462A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To built a single-crystal layer without degrading the flatness of an insulating layer by a method wherein a heat-rejecting layer is provided in a gap in an insular semiconductor layer for the prevention of heat from reaching the substrate during a process of fusion and recrystallization. CONSTITUTION:The surface of an Si substrate 1 is exposed to heat for oxidation. On the resultant oxide film 2, a polycrystalline Si layer is formed, which is subjected to patterning. Si islands 3 are linked with each other by Si joints 4 and the direction of their linkage is designed to correspond to the direction of recrystallization to follow a later process of zone melting. A column of Si islands 3 is separated from a neighboring column of Si islands 3 by an oxide film formed between the linked islands 3 and by the groundwork oxide film 2. The entire surface is covered with an SiO2 film 20, whereafter zone melting recrystallization is accomplished. The polycrystalline Si islands 3 and Si joints 4 melt to absorb heat and the gaps created by the SiO2 layer 5 between the Si islands 3 are small, which prevents the transfer to the substrate 1 of so much heat as to cause the substrate 1 to melt. This design results in single- crystal semiconductor islands built on a flat-surface substrate after recrystallization.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、絶縁物上に高結晶品質の単結晶半導体層を有
する基板、いわゆるSOI (5iliconon I
n5ulator)基板の製造方法に関するものである
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a substrate having a single crystal semiconductor layer of high crystal quality on an insulator, a so-called SOI (5 silicon I).
The present invention relates to a method of manufacturing a (n5ulator) substrate.

〔発明の背景〕[Background of the invention]

絶縁物基板上に高結晶品質の単結晶半導体j―を形成す
る方法の7つに、絶縁基板上に堆積した多結晶または非
晶買手導体層を溶融して再結晶化する方法が知られてい
る。
One of the known methods for forming a single crystal semiconductor of high crystal quality on an insulating substrate is to melt and recrystallize a polycrystalline or amorphous conductor layer deposited on an insulating substrate. There is.

例えば、[アイ・イー・イー・イー エレクトロン デ
バイス レターズ(IFiEE  glectronD
evice Letters )J EDL−2巻、1
0号(1981年)241ページに掲載されているB、
W、Mabyら ゛の[絶縁基板上の被覆された多結晶
シリコンをゾーンメルティングで再結晶化して形成した
シリコン中に作製したMO8FBT (MO8FFiT
’s on 5iliconPrepared by 
Moving Melt Zone Recrysta
ll−ization of Encapsulate
d Po1ycrystallineSilicon 
  on   an   Ir+sulating  
5ubstrate  )  Jに述べられているゾー
ンメルティング法は、溶融再結晶化の一方法である。こ
の方法によれば。
For example, [IFiEE electron device letters (IFiEE glectronD
evice Letters) J EDL-Volume 2, 1
B published on page 241 of No. 0 (1981),
[MO8FBT (MO8FFiT) fabricated in silicon formed by recrystallizing coated polycrystalline silicon on an insulating substrate by zone melting.
's on 5iliconPrepared by
Moving Melt Zone Recrysta
ll-ization of Encapsulate
dPolycrystallineSilicon
on an Ir+sulating
The zone melting method described in J. 5Ubstrate is one method of melt recrystallization. According to this method.

(100)面方位の結晶化8iが得られる。Crystallization 8i with (100) plane orientation is obtained.

こ5で、溶融再結晶化方法について、簡単に説明する。Here, the melt recrystallization method will be briefly explained.

第2図(a)(b)(c)は、本発明者らが便用したゾ
ーンメルティング再結晶fヒ処理法の−ρりを示す蜆略
構成図である。
FIGS. 2(a), 2(b), and 2(c) are schematic diagrams showing the zone melting recrystallization process used by the present inventors.

高置波誘導力ロ熱の発熱体であるカーボンサセプタ6の
中央に細長い突条6人を設け、一方、くぼみの部分には
遮熱板としての薄いカーボン板7を配置すると、カーボ
ンサセプタ6表面の温度分布は、第2図(C)の様に、
中央に高温のピーク部9をもったものとなる。
Six long slender protrusions are provided at the center of the carbon susceptor 6, which is a heating element for high-position wave induced heat, and a thin carbon plate 7 as a heat shield is placed in the recessed part, and the surface of the carbon susceptor 6 is The temperature distribution of is as shown in Figure 2 (C),
It has a high temperature peak part 9 in the center.

そこで、表面に多結晶シリコン(8i)膜を有する絶縁
基板8を、カーボンサセプタ6上に載せてスライドさせ
ると、両温ビーク部9上の多結晶Si層が溶融し、ウェ
ハ8の移動(矢印1o方向の)に伴って相対的にm融部
分11が移動し、ゾーンメルティング再結晶化が進行す
る。
Therefore, when the insulating substrate 8 having a polycrystalline silicon (8i) film on the surface is placed on the carbon susceptor 6 and slid, the polycrystalline Si layer on both temperature peaks 9 melts and the wafer 8 moves (arrow 1o direction), the m-melting portion 11 moves relatively, and zone melting recrystallization progresses.

さらに、[ジャーナル オブ ザ エレクトロケミカル
 ソサイアティ(Journal  of  theg
lectrochemical 5ociety ) 
J l 31巻、5号(1984年)1188ページに
掲載された、Y、 Kobayashi  らのrMO
8FET用 のm融石英上の多結晶シリコンのRF再結
晶化(RFRecry−stallizat寡onof
PolycrystallineSilicononF
usedSilicaforMO8FgTDevice
s)Jに記されているような、連結部パターン(con
ne−cted 1sland pattern )と
すれば(100)面方位の単結晶シリコンの島が得られ
る。
In addition, [Journal of the Electrochemical Society]
electrochemical 5ociety)
rMO by Y. Kobayashi et al., published in Jl Vol. 31, No. 5 (1984), p. 1188.
RF recrystallization of polycrystalline silicon on m-fused silica for 8FETs
PolycrystallineSiliconF
usedSilicaforMO8FgTDevice
s) Connection pattern (con) as described in J.
(ne-cted 1sland pattern), an island of single crystal silicon with a (100) plane orientation is obtained.

ところが、この4緒島パターンを、石英製の絶縁基板で
はなく、8i(シリコン)基板(Si基板表面を酸化す
るなどして絶縁層を表面をこ形成したもの)を使用して
ゾーンメルティングを適用すると。
However, this Shiojima pattern was developed using zone melting using an 8i (silicon) substrate (an insulating layer was formed on the surface by oxidizing the surface of the Si substrate) instead of an insulating substrate made of quartz. When applied.

連結部の配置されていない間隙の部分から81基板側に
熱が伝わって、絶縁層の下の基板Siを溶融してしまう
という現象が生じ易く、単結晶化した連結部の下地Si
に著しい凹凸が生じるという新たな問題があることが分
った◎す なわち、第3図(、)にその断面図を示すように、81
  基板1の上に酸化膜2を介して配置された多結晶S
i 島3(またはその連結部4)が、密にパターンニン
グされておらず、−換言すれば、多結晶Si  島3が
疎に配置されており、Si 島3の無い所は絶縁層(例
えば、Siの部分熱酸化による8i02層5およびCv
Dによる8i0,20で被われているとする。
Heat is easily transmitted from the gap where the connecting part is not placed to the 81 substrate side, melting the Si substrate under the insulating layer, and the Si underlying the single-crystal connecting part tends to melt.
It has been found that there is a new problem in that significant unevenness occurs in the 81.
Polycrystalline S disposed on substrate 1 with oxide film 2 interposed therebetween.
The i islands 3 (or their connecting parts 4) are not densely patterned - in other words, the polycrystalline Si islands 3 are sparsely arranged, and where there are no Si islands 3 there is an insulating layer (e.g. , 8i02 layer 5 and Cv by partial thermal oxidation of Si
Suppose that it is covered by 8i0,20 due to D.

ゾーンメルティング再結晶化時の加熱は、第3図(a)
に矢印12で示したように、上方からなされる。従って
、多結晶81 島3の有る部分では、前記多結晶Si島
3が溶融することにより、その潜熱分だけ熱が奪われ、
下地の酸化膜2を通してSi基板1に与えられる熱は減
少し、基板側の8i  を溶融させるには至らない。
Heating during zone melting recrystallization is shown in Figure 3 (a).
This is done from above, as shown by arrow 12. Therefore, in the area where the polycrystalline Si island 3 is located, as the polycrystalline Si island 3 melts, heat corresponding to its latent heat is removed.
The heat applied to the Si substrate 1 through the underlying oxide film 2 decreases and does not melt 8i on the substrate side.

しかし、前記Si島3の無い所では、熱は8i0゜1偏
5および20を伝導するときにわずかに減少するだけな
ので、Si 基板1に、これを溶融するのに充分な熱が
与えられる。従って、このようなsi島3の無い所から
81基板が溶融する。そして。
However, in the absence of the Si island 3, the heat is only slightly reduced as it is conducted through 8i0°1x5 and 20, so that sufficient heat is provided to the Si substrate 1 to melt it. Therefore, the 81 substrate is melted from a place where such a Si island 3 is not present. and.

溶融8iは表面張力によって凹凸を生じ、再結晶化処理
を終ったときには、第3図(b)のように平坦性を失っ
たものとなる。なお、第3図(b)において、13は再
結晶化されたSi島である。
The melt 8i has irregularities due to surface tension, and when the recrystallization process is completed, it loses its flatness as shown in FIG. 3(b). In addition, in FIG. 3(b), 13 is a recrystallized Si island.

このように、下地Siが平坦性を失い、凹凸を生じてい
ると、その後の素子作製プロセスにおいて大きな障害と
なることは明らかである。例えば。
It is clear that if the underlying Si loses its flatness and becomes uneven, it will become a major hindrance in the subsequent device fabrication process. for example.

ホl−IJソグラフィ一工程における解像度の低下。Decrease in resolution in one step of Hol-IJ lithography.

およびこれに伴う寸法等の精度の劣化、段差部での@線
等を生じ易くなる〇 〔発明の目的〕 本発明の目的は、絶縁物上にSi またはその他の単結
晶半導体層を形成する際に、前記絶縁物の平坦性を保っ
たまま前記単結晶層を形成する方法を提供することにあ
る。
The accompanying deterioration of dimensional accuracy, @ line, etc. at stepped portions is likely to occur. [Object of the Invention] The object of the present invention is to Another object of the present invention is to provide a method for forming the single crystal layer while maintaining the flatness of the insulator.

〔発明のg要〕[Key points of invention]

先に運べたように、絶縁物としてSI 基板表面を酸化
したものを使用して、連結部パターンによるゾーンメル
ティング再結晶化を行うと、酸化膜下の基板S1が溶融
し、下地の平坦性を失うが、ゾーンメルティングによっ
て再結晶比する層が、基板全面を被った多結晶Si  
層であった場合には。
As mentioned earlier, when zone melting recrystallization is performed using the connection pattern using an oxidized SI substrate surface as an insulator, the substrate S1 under the oxide film melts and the flatness of the underlying layer is reduced. However, due to zone melting, the recrystallized layer forms a layer of polycrystalline Si that covers the entire surface of the substrate.
If it was a layer.

平坦性はほぼ保たれているという違いを生ずる。The difference is that the flatness is almost maintained.

本発明者らは、この両者の違いの原因について検討した
結果、絶縁物の下層のSi基板に加えられる熱筺の差に
よるとの考えに到達した。
As a result of examining the cause of the difference between the two, the present inventors arrived at the idea that it is due to a difference in the heat cage applied to the Si substrate underlying the insulator.

すなわち、基板全面が多結晶8iで被われていれば、多
結晶Siが溶融するときに潜熱を奪い、その下の酸化M
(絶縁物)、及びさらにその下の基板Siに加えられる
熱は少なくなり、基板SLは溶融し難くなる。
In other words, if the entire surface of the substrate is covered with polycrystalline 8i, when the polycrystalline Si melts, it absorbs latent heat, and the oxidized M underneath it absorbs latent heat.
The heat applied to the (insulator) and the substrate Si below it is reduced, making it difficult for the substrate SL to melt.

一方、前記酸化膜上の多結晶Siが連結部パターンとな
っている場合、島の部分では潜熱が奪われるが、島の無
い部分では潜熱が奪われないため、酸化膜を通して基板
Siに大きな熱が与えられ、その温度が過度に上昇して
溶融することになる。
On the other hand, when the polycrystalline Si on the oxide film forms a connection pattern, the latent heat is taken away in the island part, but the latent heat is not taken away in the part without the island, so a large amount of heat is transferred to the substrate Si through the oxide film. , its temperature will rise too much and it will melt.

そこで、下層の基板Siを溶融させないようにするため
には、連結部の無い所に、熱を吸収する7:l)、ある
いは熱伝導を阻止するかする層を設ければよいことが分
る。本発明は、このような熱吸収または熱伝導阻止層を
設けて下地の溶融を防ぎ、その平坦化をはかるものであ
る。
Therefore, in order to prevent the underlying substrate Si from melting, it is found that it is necessary to provide a layer that absorbs heat (7:l) or blocks heat conduction in areas where there are no connecting parts. . The present invention provides such a heat absorption or heat conduction blocking layer to prevent the underlying layer from melting and planarize it.

〔発明の実施例〕[Embodiments of the invention]

以下に、図面を8照して本発明の詳細な説明するO 実施例1 第1図(、)は連結部を形成すべきSi Ifiのパタ
ーンを示す平面図、同図(b)は(a)におけるA−B
間の断面図である。
The present invention will be described in detail below with reference to the drawings. Embodiment 1 FIG. ) in A-B
FIG.

厚さ400μmのSi  基板lの表面を熱酸化によっ
て酸化し1表面に厚さ1pfnの酸化膜2を形成する。
The surface of a Si substrate 1 with a thickness of 400 μm is oxidized by thermal oxidation to form an oxide film 2 with a thickness of 1 pfn on the 1 surface.

さらにその上に、厚さ0.5μmの多結晶8iをCVD
 (Chemical Vapor Depositi
on :化学気相成長)によって形成する。
Furthermore, on top of that, polycrystalline 8i with a thickness of 0.5 μm is deposited by CVD.
(Chemical Vapor Deposit
on: formed by chemical vapor deposition).

その後、ホトリングラフイー等によってLOGOSアイ
ランド化し、多結晶8i 噛を、第1図(a)に示すよ
うにパターニングする。なお、第1図(a)において、
  Si島3は、後に半導体素子を形成するための領域
となり得るものである。
Thereafter, a LOGOS island is formed by photolithography or the like, and a polycrystalline 8i layer is patterned as shown in FIG. 1(a). In addition, in FIG. 1(a),
The Si island 3 can become a region in which a semiconductor element will be formed later.

このSi島3は、Siの連結部4によって互いに結ばれ
ている。この連結の方向は、当然のことながら、後のゾ
ーンメルティングによる再結晶化の方向と一致させであ
る。また、各々の連結部の列は、第1図(b)のように
、それぞれ隣接する連結部列(3,4)同士の間に形成
された酸化膜(Si02)5および下地の酸化膜2によ
って分離される構造になりでいる。
The Si islands 3 are connected to each other by a Si connecting portion 4. The direction of this connection is, of course, made to coincide with the direction of subsequent recrystallization by zone melting. In addition, as shown in FIG. 1(b), each row of connecting portions has an oxide film (Si02) 5 formed between adjacent rows of connecting portions (3, 4) and an underlying oxide film 2. The structure is separated by

このようなパターンとした後、全表面をCVD8i02
膜20で被覆し、ゾーンメルティング再結晶化処理を施
こす。その場奮、この実施例では、第1図(a)から分
るように、多結晶Si島3および連結部4は密に配置さ
れている。
After creating such a pattern, the entire surface is coated with CVD8i02
It is coated with a film 20 and subjected to zone melting recrystallization treatment. In this embodiment, as can be seen from FIG. 1(a), the polycrystalline Si islands 3 and the connecting portions 4 are densely arranged.

従って、多結晶別島3および連結部4が溶融することに
よって、潜熱分だけ熱が奪われるのみならず、SiO□
層5によって分離されたSi 島3同士の間隙が幅数μ
mから数10 prBと狭いために、下層のSi基板l
を溶融するのに必要な熱量は伝達されない。すなわち、
Si基板lは溶融せず、もとの平坦性を保ったままとな
る。
Therefore, by melting the polycrystalline island 3 and the connecting portion 4, not only the heat is removed by the amount of latent heat, but also the SiO□
The gap between the Si islands 3 separated by the layer 5 is several microns wide.
Because it is narrow from m to several tens of prB, the lower layer Si substrate l
The amount of heat required to melt is not transferred. That is,
The Si substrate l is not melted and maintains its original flatness.

なお、再結晶化処理後は第1図(a)の多結晶8iの部
分(Si島3及びSiの連結部4)が再結晶1ヒされて
単結晶FNとなる。
After the recrystallization process, the polycrystalline portion 8i (Si islands 3 and Si connections 4) in FIG. 1(a) is recrystallized to become single crystal FN.

そこで、素子形成に必要な領域はそのまま残し。Therefore, the area necessary for element formation was left as is.

不要な領域は、その全部または境界部分を、下地酸化膜
2に達するまで熱酸化し、  8i0.とすることによ
って不活性化することが可能である。
The entire unnecessary region or the boundary portion is thermally oxidized until it reaches the base oxide film 2, and 8i0. It is possible to inactivate it by doing this.

実#A例2 前述の実施例1では、l!!結島が密に規則的に並んで
いるパターンを例にとった。しかしながら、素子の配置
1寸法はさまざまであり、第1図のように同一寸法のS
i島を並べることが難しい場合が多い。
Actual #A Example 2 In the above-mentioned Example 1, l! ! I took as an example a pattern in which Yushimas are arranged closely and regularly. However, the dimensions of the element arrangement vary, and as shown in Figure 1, S
It is often difficult to line up the i-islands.

第4図は、種々の寸法、形状をもつ素子が配置されるこ
とを考慮した場合のパターンの一例である。多結晶Si
島3は、実施例1の場合と同様に。
FIG. 4 is an example of a pattern in which elements having various sizes and shapes are arranged. Polycrystalline Si
Island 3 is the same as in Example 1.

多結晶8iの連結部4でつながっており、これらの8i
島3は、単結晶化後に素子が形成される領域である。
They are connected by connecting parts 4 of polycrystalline 8i, and these 8i
Island 3 is a region where elements are formed after single crystallization.

多結晶5irii3.4がこれらの連結部だけであって
、Ill接する連結部の間が広くおいていると。
Polycrystalline 5irii3.4 is present only at these joints, and the joints in contact with Ill are wide apart.

前に述べたとCろから明らかなように、ゾーンメルティ
ング再結晶化時に、下層の基板側8iが溶融してしまう
。そこでこの実施例では、連結部の間を図のように、極
く偏狭の絶縁層(5i02 ) 5を残して多結晶5i
414で埋めている。
As is clear from the above-mentioned C, the lower substrate side 8i melts during zone melting recrystallization. Therefore, in this embodiment, as shown in the figure, a very narrow insulating layer (5i02) 5 is left between the connecting parts, and a polycrystalline 5i
It is filled with 414.

このようなパターンとした後、全面をCVD5iO□膜
で被覆し、実施例1と同様な再結晶化処理を行った。こ
の場合も、絶縁層(S i02 ) 5による分割部分
を除いて、多結晶Sil!3,4.14がSi基板の全
面を被っているので、多結晶Si層の溶融によって潜熱
分の熱量が減少し、下層のSi基板は溶融せず、平坦性
が保たれた。
After forming such a pattern, the entire surface was covered with a CVD5iO□ film, and the same recrystallization treatment as in Example 1 was performed. In this case as well, except for the divided portion by the insulating layer (S i02 ) 5, polycrystalline Sil! 3 and 4.14 covered the entire surface of the Si substrate, the amount of latent heat was reduced by melting the polycrystalline Si layer, and the underlying Si substrate was not melted and its flatness was maintained.

さらにまた、このような場合、Si  基板の溶融を阻
止するために付加的に設ける多結晶5ifWIは、第4
図におけるように、必ずしも連続している必要はなく、
第5図に符号15で示したよにに途切れたものであって
もよい。また同図の16のように1間を埋めた多結晶S
i層16が連結部のSi島3とつながっていてもよい。
Furthermore, in such a case, the polycrystalline 5ifWI additionally provided to prevent melting of the Si substrate is
As shown in the figure, they do not necessarily have to be continuous,
It may also be discontinued as indicated by reference numeral 15 in FIG. Also, as shown in 16 in the same figure, the polycrystalline S
The i layer 16 may be connected to the Si island 3 of the connecting portion.

この場合にも、再結晶化後の不要部分は下地酸化膜まで
酸化しておけばよい。
In this case as well, unnecessary portions after recrystallization may be oxidized to the base oxide film.

実施例3 先に述べたように、再結晶化処理後に、下層のSi  
基板の平坦性が劣化するのは% Si島の無い領域から
Si基板が過熱されて溶融するからである。従って、S
i 基板が融点以上に過熱されることを阻止するような
熱吸収層または熱伝導阻止層を、Si 基板上の前記S
i 島の存在しない領域に設ければよい。
Example 3 As mentioned earlier, after the recrystallization treatment, the underlying Si
The reason why the flatness of the substrate deteriorates is that the Si substrate is overheated and melted from the region where there are no Si islands. Therefore, S
i A heat absorbing layer or a heat conduction blocking layer that prevents the substrate from being overheated above its melting point is provided on the Si substrate.
It is sufficient to provide it in an area where no i island exists.

実施例1及び2では、これは連結部と同一の多結晶8i
 @であったが、−これに限ることはない。
In Examples 1 and 2, this is the same polycrystalline 8i as the connection.
Although it was @, it is not limited to -.

第6図および第7図は、再結晶化処理時におけるウェハ
ー81基板上に(下地)酸化膜を設け、その上に(多結
晶)Si島を形成したもの−の上面からの深さ方向の距
離と温度との関係を示したものである。
Figures 6 and 7 show the depth direction from the top surface of a wafer 81 in which a (base) oxide film is provided on the substrate and (polycrystalline) Si islands are formed on it during recrystallization processing. This shows the relationship between distance and temperature.

第6図(a)は、同図(b)に示すように、8i 基板
1の上に(下地)酸化膜2を設け、前記(下地)酸化膜
2上の(多結晶)Si島3が存在しない部分を単に絶縁
1−5および20で被った個所での、直lJxに沿った
温度分布である。
In FIG. 6(a), as shown in FIG. 6(b), a (base) oxide film 2 is provided on an 8i substrate 1, and a (polycrystalline) Si island 3 on the (base) oxide film 2 is This is the temperature distribution along the straight line IJx at a location where the non-existent portion is simply covered with insulations 1-5 and 20.

また、第7図(a)は同図(b)に示すように、Si基
板1の上に(下地)酸化膜2を設け、前記(下地)酸化
膜2上の(多結晶)  Si島3が存在しない部分を単
に熱容量の大きな材質層17で被った個所での、直線X
に沿った温度分布である。
7(a), as shown in FIG. 7(b), a (base) oxide film 2 is provided on the Si substrate 1, and a (polycrystalline) Si island 3 is formed on the (base) oxide film 2. The straight line
The temperature distribution is along the .

いま前記ウェハの表面が、Siの融点以上の温度上に加
熱されており、第6図(b)のように、 Si島3の存
在しない領域では、8 i 02絶縁層5および20と
(下地)酸化膜2のみを通してSi 基板が加熱されて
いるとすれば、温度分布は、第6図(a)のようになる
。この状態では、Si 基板はその融点以上に加熱され
て溶融する。
The surface of the wafer is now heated to a temperature higher than the melting point of Si, and as shown in FIG. ) If the Si substrate is heated only through the oxide film 2, the temperature distribution will be as shown in FIG. 6(a). In this state, the Si substrate is heated above its melting point and melted.

これに対し、第7図(b)のように、熱容量が大きくて
熱を吸収する層17を、(下地)酸化膜2の上に設ける
と、第7図(a)のような温度分布が実現でき、(下地
)酸化膜2とSi基板1の界面が81の融点以下の温度
となるので、Si基板は溶融しない。
On the other hand, if a layer 17 having a large heat capacity and absorbing heat is provided on the (underlying) oxide film 2 as shown in FIG. 7(b), the temperature distribution as shown in FIG. 7(a) will occur. This can be realized, and since the temperature at the interface between the (underlying) oxide film 2 and the Si substrate 1 is below the melting point of 81, the Si substrate does not melt.

あるいは、熱吸収層17の代りに、熱伝導率の小さな層
を設けたり、液化または気化して潜熱を奪うような材質
の層を設けたりすることによっても、高温ピーク部9(
第2図)を通過中に、Si基板がその融点にまで加熱さ
れない、第7図(b)のような温度分布が実現できる。
Alternatively, the high temperature peak portion 9 (
It is possible to realize a temperature distribution as shown in FIG. 7(b) in which the Si substrate is not heated to its melting point while passing through the Si substrate (FIG. 2).

これまでの実施例では、素子領域となるSi島3は連結
部4によって連結されたものを対象としたが、特に連結
しない場合でも、本発明が適用できることは当然である
In the embodiments described above, the Si islands 3 serving as the element regions are connected by the connecting portions 4, but it goes without saying that the present invention is applicable even when the Si islands 3 are not connected.

また、再結晶化の対象は多結晶Siであったが。Furthermore, the object of recrystallization was polycrystalline Si.

非晶質81でもよい。Amorphous 81 may also be used.

さらには、他の半導体層、Ge 、 GaAs 、 G
arb 。
Furthermore, other semiconductor layers, Ge, GaAs, G
arb.

GaP   、   InAs   、   InSb
   、   InP  、   GaAAAs   
、   Zn5e  。
GaP, InAs, InSb
, InP, GaAAAs
, Zn5e.

ZnTeなど何でもよい。また、これらの半導体材料を
Si基板の代りに用いることもできる。
Any material such as ZnTe may be used. Further, these semiconductor materials can also be used in place of the Si substrate.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、表面に絶縁層を有する基板の絶縁層上
の、半導体島の存在しない領域に、再結晶化時における
、前記基板への熱伝達を阻止する層を設けることにより
、再結晶化時に下地の半導体等の基板を溶融することな
く、平坦な基板面上に再結晶化半導体の単結晶島を得る
ことができる。
According to the present invention, a layer that prevents heat transfer to the substrate during recrystallization is provided on an insulating layer of a substrate having an insulating layer on its surface, in a region where no semiconductor island is present, so that recrystallization is possible. Single-crystal islands of recrystallized semiconductor can be obtained on a flat substrate surface without melting the underlying substrate such as a semiconductor during crystallization.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)は本発明の一実施例による多結晶Siのパ
ターンを示す平面図、第1図(b)は同図(a)のA−
B線にそう断面図、第2図(a)(b)(c)はゾーン
メルティング再結晶化処理装置の一例を説明するための
概略平面図、側面図、および温度分布図、第3図(−)
(b)は従来法において基板に凹凸を生ずることを説明
するための断面図、第4図及び第5図は本発明の他の実
施例になる多結晶8i  の平面パターンを示す平面図
、第6図(a)(b)は従来法における基板の深さ方向
の温度分布を説明するための図、第7図(a)(b)は
本発明に2ける基板の深さ方向の温度分布を説明するた
めの図である。 l・・・Si基板、 2・・・(下地)酸化膜、3・・
(多結晶)Sl島、 4・・・Slの連結部、 5・・
・絶縁層、6・・・カーボンサセプタ、7・・・カーボ
ン板、8・・・多結晶シリコン膜を有する絶縁基板、9
・・・高温ピーク部、11・・・溶融(Si)部分、1
3・・・再結晶化Sl島、14 、15.16・・・多
結晶Si層、17・・・熱容量の大きな材質1輌 代理人 弁理士 平  木  道  人第1図 (Q) (b) 第2図 第3図 (Q) 第4図 第5図 第6図 O 第7図
FIG. 1(a) is a plan view showing a pattern of polycrystalline Si according to an embodiment of the present invention, and FIG. 1(b) is an A--
2(a), (b), and (c) are a schematic plan view, a side view, and a temperature distribution diagram for explaining an example of a zone melting recrystallization processing apparatus, and FIG. 3 is a sectional view taken along line B. (-)
(b) is a cross-sectional view for explaining that unevenness is produced on the substrate in the conventional method; FIGS. 6(a) and (b) are diagrams for explaining the temperature distribution in the depth direction of the substrate in the conventional method, and FIGS. 7(a) and (b) are diagrams for explaining the temperature distribution in the depth direction of the substrate in the present invention 2. FIG. l...Si substrate, 2...(base) oxide film, 3...
(Polycrystalline) Sl island, 4... Sl connection part, 5...
- Insulating layer, 6... Carbon susceptor, 7... Carbon plate, 8... Insulating substrate having polycrystalline silicon film, 9
...High temperature peak part, 11...Melting (Si) part, 1
3... Recrystallized Sl island, 14, 15.16... Polycrystalline Si layer, 17... Material with large heat capacity 1 Agent Patent attorney Michihito Hiraki Figure 1 (Q) (b) Figure 2 Figure 3 (Q) Figure 4 Figure 5 Figure 6 O Figure 7

Claims (5)

【特許請求の範囲】[Claims] (1)表面に絶縁層を有する基板の前記絶縁層上に島状
半導体層を形成し、該半導体層を上側から加熱して溶融
再結晶化する半導体基板の製造方法において、前記島状
半導体層の間隙部に、溶融再結晶化時における前記基板
への熱伝達を阻止する層を設けることを特徴とする半導
体基板の製造方法。
(1) In a method for manufacturing a semiconductor substrate, in which an island-shaped semiconductor layer is formed on the insulating layer of a substrate having an insulating layer on the surface, and the semiconductor layer is melted and recrystallized by heating from above, the island-shaped semiconductor layer A method for manufacturing a semiconductor substrate, comprising providing a layer in a gap portion to prevent heat transfer to the substrate during melting and recrystallization.
(2)特許請求の範囲第1項において、前記熱伝達を阻
止する層が、多結晶または非晶質シリコンであることを
特徴とする半導体基板の製造方法。
(2) The method of manufacturing a semiconductor substrate according to claim 1, wherein the layer for inhibiting heat transfer is polycrystalline or amorphous silicon.
(3)特許請求の範囲第1項において、前記熱伝達を阻
止する層が、熱容量の大きな物質で構成されていること
を特徴とする半導体基板の製造方法。
(3) The method of manufacturing a semiconductor substrate according to claim 1, wherein the layer for preventing heat transfer is made of a material having a large heat capacity.
(4)特許請求の範囲第1項において、前記熱伝達を阻
止する層が、熱伝導率の小さい物質で構成されているこ
とを特徴とする半導体基板の製造方法。
(4) The method of manufacturing a semiconductor substrate according to claim 1, wherein the layer for blocking heat transfer is made of a material with low thermal conductivity.
(5)特許請求の範囲第1項において、前記熱伝達を阻
止する層が、溶融再結晶化時の加熱によって液化または
気化する物質で構成されていることを特徴とする半導体
基板の製造方法。
(5) The method of manufacturing a semiconductor substrate according to claim 1, wherein the layer for preventing heat transfer is made of a substance that liquefies or vaporizes when heated during melting and recrystallization.
JP19364785A 1985-09-02 1985-09-02 Manufacture of semiconductor substrate Pending JPS6254462A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19364785A JPS6254462A (en) 1985-09-02 1985-09-02 Manufacture of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19364785A JPS6254462A (en) 1985-09-02 1985-09-02 Manufacture of semiconductor substrate

Publications (1)

Publication Number Publication Date
JPS6254462A true JPS6254462A (en) 1987-03-10

Family

ID=16311421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19364785A Pending JPS6254462A (en) 1985-09-02 1985-09-02 Manufacture of semiconductor substrate

Country Status (1)

Country Link
JP (1) JPS6254462A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10020590C2 (en) * 1999-04-30 2002-07-11 Kobe Steel Ltd Multi-dimension strips and method to compensate for them

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10020590C2 (en) * 1999-04-30 2002-07-11 Kobe Steel Ltd Multi-dimension strips and method to compensate for them

Similar Documents

Publication Publication Date Title
US4514895A (en) Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions
JPS6281709A (en) Manufacture of semiconductor device
CN100385619C (en) Mask, method of making the same, and method of making thin film transistor using the same
JPH0450746B2 (en)
JPS6254462A (en) Manufacture of semiconductor substrate
JPS60150618A (en) Manufacture of semiconductor device
JPH0556314B2 (en)
JPS59138329A (en) Fabrication of single crystal thin film on insulative substrate
JPS5928328A (en) Preparation of semiconductor device
JPS6265317A (en) Wafer structure for formation of semiconductor single crystal film
JPS5825220A (en) Manufacture of semiconductor substrate
JPS6017911A (en) Manufacture of semiconductor device
JPS5814525A (en) Manufacturing semiconductor device
JPS60144931A (en) Manufacture of semiconductor device
JPS61251115A (en) Growth of semiconductor single crystal on insulating film
JPS6017910A (en) Manufacture of semiconductor device
JPH0340513B2 (en)
JPS6229129A (en) Manufacture of semiconductor substrate
JPS6083322A (en) Crystallizing method of semiconductor thin-film
JPS59184518A (en) Method for forming semiconductor thin film on insulating substrate
JPS61248515A (en) Beam annealing method for si film
JPH0773096B2 (en) Method for manufacturing semiconductor device
JPH0783055B2 (en) Method for manufacturing semiconductor device
JPH0799734B2 (en) Single crystal growth method
JPH0287519A (en) Manufacture of single crystal semiconductor thin film