JPS625372B2 - - Google Patents
Info
- Publication number
- JPS625372B2 JPS625372B2 JP54074861A JP7486179A JPS625372B2 JP S625372 B2 JPS625372 B2 JP S625372B2 JP 54074861 A JP54074861 A JP 54074861A JP 7486179 A JP7486179 A JP 7486179A JP S625372 B2 JPS625372 B2 JP S625372B2
- Authority
- JP
- Japan
- Prior art keywords
- switched capacitor
- switched
- hold time
- input
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 78
- 238000005070 sampling Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 102100024423 Carbonic anhydrase 9 Human genes 0.000 description 2
- 102100032566 Carbonic anhydrase-related protein 10 Human genes 0.000 description 2
- 102100033029 Carbonic anhydrase-related protein 11 Human genes 0.000 description 2
- 101000867836 Homo sapiens Carbonic anhydrase-related protein 10 Proteins 0.000 description 2
- 101000867841 Homo sapiens Carbonic anhydrase-related protein 11 Proteins 0.000 description 2
- 101001075218 Homo sapiens Gastrokine-1 Proteins 0.000 description 2
- 101000910338 Homo sapiens Carbonic anhydrase 9 Proteins 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Description
【発明の詳細な説明】
本発明は、任意のホールド時間を有するPAM
波入力に対して出力周波数特性が変化しない、ス
イツチド・キヤパシタ・フイルタに関するもので
ある。
波入力に対して出力周波数特性が変化しない、ス
イツチド・キヤパシタ・フイルタに関するもので
ある。
パルス振幅変調（PAM）波信号は、たとえ
ば、デイジタルアナログ（Ｄ／Ａ）変換器の出力
として発生した場合、その発生源によつて定まる
一定のホールド時間を有する。このような信号
は、アパチヤ効果によつてそのホールド時間によ
つて定まる周波数特性の歪を有することが知られ
ている。そしてこのような信号を入力信号とする
帯域制限用フイルタは、アパチヤ効果による入力
信号の周波数特性の歪を、通常、その損失特性に
よつて補正している。従つてこのようなフイルタ
を使用した場合、入力信号のホールド時間が変わ
ればその周波数成分が変化するのでフイルタ出力
も変化し、所望のフイルタ出力を得ることができ
ない。
ば、デイジタルアナログ（Ｄ／Ａ）変換器の出力
として発生した場合、その発生源によつて定まる
一定のホールド時間を有する。このような信号
は、アパチヤ効果によつてそのホールド時間によ
つて定まる周波数特性の歪を有することが知られ
ている。そしてこのような信号を入力信号とする
帯域制限用フイルタは、アパチヤ効果による入力
信号の周波数特性の歪を、通常、その損失特性に
よつて補正している。従つてこのようなフイルタ
を使用した場合、入力信号のホールド時間が変わ
ればその周波数成分が変化するのでフイルタ出力
も変化し、所望のフイルタ出力を得ることができ
ない。
第１図は従来のスイツチド・キヤパシタ・フイ
ルタの構成例を示す回路図である。同図において
は入力端子、は出力端子である。CA１，CA
２，CA３，CA４，CA５，CA６，CA７，CA
８，CA９，CA１０，CA１１はスイツチド・キ
ヤパシタであつて、、クロツク周波数ｆcで矢印の
方向に交互に切替えられて、対応する積分キヤパ
シタCB１，CB２，CB３，CB４，CB５へ信号電
荷を転送する。クロツク周波数ｆcとしては例え
ば128KHzが用いられる。またＡ１，Ａ２，Ａ
３，Ａ４，Ａ５は演算増幅器であり、CF１，CF
２，CF３，CF４はバイパスキヤパシタである。
ルタの構成例を示す回路図である。同図において
は入力端子、は出力端子である。CA１，CA
２，CA３，CA４，CA５，CA６，CA７，CA
８，CA９，CA１０，CA１１はスイツチド・キ
ヤパシタであつて、、クロツク周波数ｆcで矢印の
方向に交互に切替えられて、対応する積分キヤパ
シタCB１，CB２，CB３，CB４，CB５へ信号電
荷を転送する。クロツク周波数ｆcとしては例え
ば128KHzが用いられる。またＡ１，Ａ２，Ａ
３，Ａ４，Ａ５は演算増幅器であり、CF１，CF
２，CF３，CF４はバイパスキヤパシタである。
第１図のスイツチド・キヤパシタ・フイルタに
おいて、入力端子における入力信号V1とし
て、例えば8KHzでサンプリングされた100％ホ
ールド波が入力するものとすると、入力部のスイ
ツチド・キヤパシタCA３はスイツチング周期τ
＝１／ｆcで１サンプリング周期内に16回同じ入
力電荷を充放電してスイツチド・キヤパシタ・フ
イルタに入力する。スイツチド・キヤパシタ・フ
イルタの損失特性は、この場合、8KHz、100％
ホールドのPAM波入力に対するアパチヤ効果を
補正するような特性が与えられる。アパチヤ効果
は前述のようにホールド時間によつて異なるか
ら、入力信号のホールド時間が変つたときは、こ
れを補正するスイツチド・キヤパシタ・フイルタ
の損失特性もその都度変更しなければならない。
このように従来のスイツチド・キヤパシタ・フイ
ルタにおいては、入力信号のホールド時間が変化
したときは所望のフイルタ特性が得られなくな
り、従つて予め定められたホールド時間を有する
入力信号しか取り扱うことができない欠点があつ
た。
おいて、入力端子における入力信号V1とし
て、例えば8KHzでサンプリングされた100％ホ
ールド波が入力するものとすると、入力部のスイ
ツチド・キヤパシタCA３はスイツチング周期τ
＝１／ｆcで１サンプリング周期内に16回同じ入
力電荷を充放電してスイツチド・キヤパシタ・フ
イルタに入力する。スイツチド・キヤパシタ・フ
イルタの損失特性は、この場合、8KHz、100％
ホールドのPAM波入力に対するアパチヤ効果を
補正するような特性が与えられる。アパチヤ効果
は前述のようにホールド時間によつて異なるか
ら、入力信号のホールド時間が変つたときは、こ
れを補正するスイツチド・キヤパシタ・フイルタ
の損失特性もその都度変更しなければならない。
このように従来のスイツチド・キヤパシタ・フイ
ルタにおいては、入力信号のホールド時間が変化
したときは所望のフイルタ特性が得られなくな
り、従つて予め定められたホールド時間を有する
入力信号しか取り扱うことができない欠点があつ
た。
本発明はこのような従来技術の欠点を除去しよ
うとするものであつて、その目的は、任意のホー
ルド時間を有するPAM波信号を入力した場合に
も出力信号の特性に変化を生じることがなく、従
つてホールド時間の変化に応じてスイツチド・キ
ヤパシタ・フイルタの損失特性を変更する必要が
ないような、スイツチド・キヤパシタ・フイルタ
を提供することにある。この目的を達成するため
本発明のスイツチド・キヤパシタ・フイルタにお
いては、入力部のスイツチド・キヤパシタとして
等しい容量のスイツチド・キヤパシタをホールド
時間に対応して少くとも１個と、非オールド時間
に対応してその時間内に含まれるクロツク周期の
数に対応する個数設け、前記各スイツチド・キヤ
パシタを入力信号によつてホールド時間内に充電
するとともに、ホールド時間および非ホールド時
間内の各クロツク周期に応じて前記各スイツチ
ド・キヤパシタの充電電荷を順次前記スイツチ
ド・キヤパシタ・フイルタの積分キヤパシタに転
送するようにしたことを特徴としている。
うとするものであつて、その目的は、任意のホー
ルド時間を有するPAM波信号を入力した場合に
も出力信号の特性に変化を生じることがなく、従
つてホールド時間の変化に応じてスイツチド・キ
ヤパシタ・フイルタの損失特性を変更する必要が
ないような、スイツチド・キヤパシタ・フイルタ
を提供することにある。この目的を達成するため
本発明のスイツチド・キヤパシタ・フイルタにお
いては、入力部のスイツチド・キヤパシタとして
等しい容量のスイツチド・キヤパシタをホールド
時間に対応して少くとも１個と、非オールド時間
に対応してその時間内に含まれるクロツク周期の
数に対応する個数設け、前記各スイツチド・キヤ
パシタを入力信号によつてホールド時間内に充電
するとともに、ホールド時間および非ホールド時
間内の各クロツク周期に応じて前記各スイツチ
ド・キヤパシタの充電電荷を順次前記スイツチ
ド・キヤパシタ・フイルタの積分キヤパシタに転
送するようにしたことを特徴としている。
以下実施例について説明する。
第２図は本発明のスイツチド・キヤパシタ・フ
イルタの一実施例の構成を示す回路図、第３図は
第２図における各部動作波形を示すタイムチヤー
トである。第２図においては第１図における入力
部のスイツチド・キヤパシタCA３、積分キヤパ
シタCB１および演算増幅器Ａ１に対応する部分
のみが示されており、その他の部分については第
１図の場合と異ならない。CA３１，CA３２，
CA３３はそれぞれスイツチド・キヤパシタであ
る。
イルタの一実施例の構成を示す回路図、第３図は
第２図における各部動作波形を示すタイムチヤー
トである。第２図においては第１図における入力
部のスイツチド・キヤパシタCA３、積分キヤパ
シタCB１および演算増幅器Ａ１に対応する部分
のみが示されており、その他の部分については第
１図の場合と異ならない。CA３１，CA３２，
CA３３はそれぞれスイツチド・キヤパシタであ
る。
第３図において、ａは端子における入力信号
V1を示している。入力信号V1は例えばサンプリ
ング周波数8KHzでサンプリングされ、約7/8ホ
ールドの波形を有するものとする。第３図ａにお
いてＡはホールド時間を、Ｂは非ホールド時間を
あらわしている。ｂはスイツチド・キヤパシタ・
フイルタのクロツクパルスであつて、スイツチ
ド・キヤパシタCA３１，CA３２，CA３３以外
の全スイツチド・キヤパシタを駆動する。クロツ
ク周波数ｆcとしては例えば128KHzが用いられ
る。ｃはスイツチド・キヤパシタCA３１の切替
え状態を示し、そのハイレベルのときは端子１
へ、ローレベルのときは端子２へ接続されること
を示している。端子１は入力端子に接続され、
端子２は演算増幅器Ａ１の入力側に接続されてい
る。ｄはスイツチド・キヤパシタCA３２の切替
え状態を示し、ハイレベルのときは端子３へ、ロ
ーレベルのときは端子４へ接続され、破線部Ｃは
フローテイングとなつていずれの端子にも接続さ
れないことを示している。端子３は入力端子に
接続され、端子４は演算増幅器Ａ１の入力側に接
続されている。ｅはスイツチド・キヤパシタ・フ
イルタCA３３の切替え状態を示し、ハイレベル
のときは端子５へ、ローレベルのときは端子６へ
接続され、破線部Ｄはフローテイングとなつて、
いずれの端子にも接続されない。端子５は入力端
子に接続され、端子６は演算増幅器Ａ１の入力
側に接続されている。
V1を示している。入力信号V1は例えばサンプリ
ング周波数8KHzでサンプリングされ、約7/8ホ
ールドの波形を有するものとする。第３図ａにお
いてＡはホールド時間を、Ｂは非ホールド時間を
あらわしている。ｂはスイツチド・キヤパシタ・
フイルタのクロツクパルスであつて、スイツチ
ド・キヤパシタCA３１，CA３２，CA３３以外
の全スイツチド・キヤパシタを駆動する。クロツ
ク周波数ｆcとしては例えば128KHzが用いられ
る。ｃはスイツチド・キヤパシタCA３１の切替
え状態を示し、そのハイレベルのときは端子１
へ、ローレベルのときは端子２へ接続されること
を示している。端子１は入力端子に接続され、
端子２は演算増幅器Ａ１の入力側に接続されてい
る。ｄはスイツチド・キヤパシタCA３２の切替
え状態を示し、ハイレベルのときは端子３へ、ロ
ーレベルのときは端子４へ接続され、破線部Ｃは
フローテイングとなつていずれの端子にも接続さ
れないことを示している。端子３は入力端子に
接続され、端子４は演算増幅器Ａ１の入力側に接
続されている。ｅはスイツチド・キヤパシタ・フ
イルタCA３３の切替え状態を示し、ハイレベル
のときは端子５へ、ローレベルのときは端子６へ
接続され、破線部Ｄはフローテイングとなつて、
いずれの端子にも接続されない。端子５は入力端
子に接続され、端子６は演算増幅器Ａ１の入力
側に接続されている。
スイツチド・キヤパシタCA３１，CA３２，
CA３３はいずれも等しい容量値Ｃを有し、入力
端子側に接続さたとき入力電圧V1に応じて電
荷Ｑ＝V1・Ｃを充電し、演算増幅器Ａ１側に接
続されたときその電荷を積分キヤパシタCB１に
放電する。
CA３３はいずれも等しい容量値Ｃを有し、入力
端子側に接続さたとき入力電圧V1に応じて電
荷Ｑ＝V1・Ｃを充電し、演算増幅器Ａ１側に接
続されたときその電荷を積分キヤパシタCB１に
放電する。
従つてホールド時間Ａにおいては、スイツチ
ド・キヤパシタCA３１が積分キヤパシタCB１に
対し、クロツク周期τ＝１／ｆcごとに14回、同
じ値の電荷を供給する。一方、非ホールド時間Ｂ
においては、スイツチド・キヤパシタCA３２，
CA３３が時間τごとに順次、ホールド時間にお
けると同じ電荷を積分キヤパシタCB１に供給す
る。このようにして１サンプリング周期に属する
16回の放電によつて常に同一の電荷が積分キヤパ
シタCB１に供給される。従つて第２図に示され
た入力部の構成によるスイツチド・キヤパシタ・
フイルタにおいては、100％ホールドの場合と同
様に動作し、非ホールド時間の変化による影響が
あらわれない。
ド・キヤパシタCA３１が積分キヤパシタCB１に
対し、クロツク周期τ＝１／ｆcごとに14回、同
じ値の電荷を供給する。一方、非ホールド時間Ｂ
においては、スイツチド・キヤパシタCA３２，
CA３３が時間τごとに順次、ホールド時間にお
けると同じ電荷を積分キヤパシタCB１に供給す
る。このようにして１サンプリング周期に属する
16回の放電によつて常に同一の電荷が積分キヤパ
シタCB１に供給される。従つて第２図に示され
た入力部の構成によるスイツチド・キヤパシタ・
フイルタにおいては、100％ホールドの場合と同
様に動作し、非ホールド時間の変化による影響が
あらわれない。
第２図に示された実施例の場合、非ホールド時
間が第３図に示された時間Ｔ（＝３τ）より短い
限り、非ホールド時間の影響があらわれず、従つ
てデユーテイサイクル13/16から16/16までの任意
のホールド波形のPAM波入力を同様に取扱うこ
とができる。
間が第３図に示された時間Ｔ（＝３τ）より短い
限り、非ホールド時間の影響があらわれず、従つ
てデユーテイサイクル13/16から16/16までの任意
のホールド波形のPAM波入力を同様に取扱うこ
とができる。
第４図は本発明のスイツチド・キヤパシタ・フ
イルタの他の実施例の構成を示す回路図、第５図
は第４図における各部動作波形を示すタイムチヤ
ートである。第４図においては第３図の場合と同
様に、第１図におけるスイツチド・キヤパシタ
CA３、積分キヤパシタCB１および演算増幅器Ａ
１に対応する部分のみが示されており、その他の
部分については第１図の場合と異ならない。CA
３１，CA３２，CA３３，CA３４，……，CA３
o-1，CA３oはスイツチド・キヤパシタであつて
それぞれ等しい容量値を有する。
イルタの他の実施例の構成を示す回路図、第５図
は第４図における各部動作波形を示すタイムチヤ
ートである。第４図においては第３図の場合と同
様に、第１図におけるスイツチド・キヤパシタ
CA３、積分キヤパシタCB１および演算増幅器Ａ
１に対応する部分のみが示されており、その他の
部分については第１図の場合と異ならない。CA
３１，CA３２，CA３３，CA３４，……，CA３
o-1，CA３oはスイツチド・キヤパシタであつて
それぞれ等しい容量値を有する。
第５図において１，２，３，４，……，ｎ−
１，ｎはそれぞれスイツチド・キヤパシタCA３
１，CA３２，CA３３，CA３４，……，CA３o-
１，CA３oの切替え状態を示している。各スイツ
チド・キヤパシタはそれぞれハイレベルのとき入
力端子に接続され、ローレベルのとき演算増幅
器Ａ１の入力側に接続され、破線部分のときフロ
ーテイングとなつて、いずれの側にも接続されな
い。またａはスイツチド・キヤパシタ・フイルタ
におけるスイツチド・キヤパシタCA３１，CA３
２，……，CA３o以外のすべてのスイツチド・キ
ヤパシタを駆動するクロツク信号ｆcを示してい
る。
１，ｎはそれぞれスイツチド・キヤパシタCA３
１，CA３２，CA３３，CA３４，……，CA３o-
１，CA３oの切替え状態を示している。各スイツ
チド・キヤパシタはそれぞれハイレベルのとき入
力端子に接続され、ローレベルのとき演算増幅
器Ａ１の入力側に接続され、破線部分のときフロ
ーテイングとなつて、いずれの側にも接続されな
い。またａはスイツチド・キヤパシタ・フイルタ
におけるスイツチド・キヤパシタCA３１，CA３
２，……，CA３o以外のすべてのスイツチド・キ
ヤパシタを駆動するクロツク信号ｆcを示してい
る。
各スイツチド・キヤパシタCA３１，CA３２，
……，CA３oは、その切替え動作の繰り返えしに
おけるハイレベルからの最初の立下りで、入力端
子の入力信号を同時に充電する。第５図におい
てはこのようなサンプリングのタイミングを示
している。次にスイツチド・キヤパシタCA３１
は直ちに演算増幅器Ａ１側に接続されて積分キヤ
パシタCB１に対してその電荷を放電する。スイ
ツチド・キヤパシタCA３２はこの間その電荷を
ホールドしていて、第５図２におけるフローテイ
ング状態からローレベルになつたとき、演算増幅
器Ａ１側に接続されて、積分キヤパシタCB１に
対してその電荷を放電する。スイツチド・キヤパ
シタCA３２の放電タイミングは、クロツク信号
ｆcがタイミングの次のサイクルでローレベル
になつたときに対応する。以下同様にしてスイツ
チド・キヤパシタCA３３，CA３４，……，CA
３o-1，CA３oは、それぞれの電荷をホールドし
ていて、それぞれフローテイング状態からローレ
ベルになつたとき演算増幅器Ａ１側に接続され
て、積分キヤパシタCB１に対し、順次その電荷
を放電する。これらの各スイツチド・キヤパシタ
の放電のタイミングは、クロツク信号ｆcの毎サ
イクルのローレベルに順次対応して行われる。こ
のようにしてスイツチド・キヤパシタCA３１，
CA３２，……，CA３oはサンプリング周期Ｔs＝
ｎ／ｆcの間、クロツク周期τ＝１／ｆcごとに同
一の電荷量をｎ回積分コンデンサCB１に対して
放電する。従つて第４図に示された入力部の構成
によるスイツチド・キヤパシタ・フイルタにおい
ては100％ホールドの場合と同様に動作する。
……，CA３oは、その切替え動作の繰り返えしに
おけるハイレベルからの最初の立下りで、入力端
子の入力信号を同時に充電する。第５図におい
てはこのようなサンプリングのタイミングを示
している。次にスイツチド・キヤパシタCA３１
は直ちに演算増幅器Ａ１側に接続されて積分キヤ
パシタCB１に対してその電荷を放電する。スイ
ツチド・キヤパシタCA３２はこの間その電荷を
ホールドしていて、第５図２におけるフローテイ
ング状態からローレベルになつたとき、演算増幅
器Ａ１側に接続されて、積分キヤパシタCB１に
対してその電荷を放電する。スイツチド・キヤパ
シタCA３２の放電タイミングは、クロツク信号
ｆcがタイミングの次のサイクルでローレベル
になつたときに対応する。以下同様にしてスイツ
チド・キヤパシタCA３３，CA３４，……，CA
３o-1，CA３oは、それぞれの電荷をホールドし
ていて、それぞれフローテイング状態からローレ
ベルになつたとき演算増幅器Ａ１側に接続され
て、積分キヤパシタCB１に対し、順次その電荷
を放電する。これらの各スイツチド・キヤパシタ
の放電のタイミングは、クロツク信号ｆcの毎サ
イクルのローレベルに順次対応して行われる。こ
のようにしてスイツチド・キヤパシタCA３１，
CA３２，……，CA３oはサンプリング周期Ｔs＝
ｎ／ｆcの間、クロツク周期τ＝１／ｆcごとに同
一の電荷量をｎ回積分コンデンサCB１に対して
放電する。従つて第４図に示された入力部の構成
によるスイツチド・キヤパシタ・フイルタにおい
ては100％ホールドの場合と同様に動作する。
従つて第４図に示されたスイツチド・キヤパシ
タ・フイルタにおいては、フイルタの損失特性は
サンプリング周期Ｔs＝ｎ／ｆc時間ホールドする
PAM波入力に対してアパチヤ効果を補正してお
けば、サンプリング周期Ｔs＝ｎ／ｆcで任意のホ
ールド時間を有するPAM波信号に対して、その
周波数成分に誤差を与えることなく取り扱うこと
が可能である。さらにこのフイルタにおいては、
全くホールドされていない連続波信号に対しても
全く同様に取り扱うことができることは言うまで
もない。
タ・フイルタにおいては、フイルタの損失特性は
サンプリング周期Ｔs＝ｎ／ｆc時間ホールドする
PAM波入力に対してアパチヤ効果を補正してお
けば、サンプリング周期Ｔs＝ｎ／ｆcで任意のホ
ールド時間を有するPAM波信号に対して、その
周波数成分に誤差を与えることなく取り扱うこと
が可能である。さらにこのフイルタにおいては、
全くホールドされていない連続波信号に対しても
全く同様に取り扱うことができることは言うまで
もない。
以上説明したように本発明のスイツチド・キヤ
パシタ・フイルタによれば、入力信号のホールド
時間が変化した場合にも出力信号の特性に変化を
生じることがなく、従つて任意のホールド時間を
有するPAM波信号入力に対してスイツチド・キ
ヤパシタ・フイルタの損失特性を変更することな
く使用することができるので、回路構成上著しく
便宜であり、かつその構成も簡易であつて、経済
上も優れた効果が得られる。
パシタ・フイルタによれば、入力信号のホールド
時間が変化した場合にも出力信号の特性に変化を
生じることがなく、従つて任意のホールド時間を
有するPAM波信号入力に対してスイツチド・キ
ヤパシタ・フイルタの損失特性を変更することな
く使用することができるので、回路構成上著しく
便宜であり、かつその構成も簡易であつて、経済
上も優れた効果が得られる。
第１図は従来のスイツチド・キヤパシタ・フイ
ルタの構成を示す回路、第２図は本発明のスイツ
チド・キヤパシタ・フイルタの一実施例の構成を
示す回路図、第３図は第２図における各部動作波
形を示すタイムチヤート、第４図は本発明のスイ
ツチド・キヤパシタ・フイルタの他の実施例の構
成を示す回路図、第５図は第４図における各部動
作波形を示すタイムチヤートである。 ：入力端子、：出力端子、１，２，３，
４，５，６：スイツチド・キヤパシタの端子、
CA１，CA２，CA３，CA４，CA５，CA６，
CA７，CA８，CA９，CA１０，CA１１，CA３
１，CA３２，CA３３，CA３４，……，CA３o-
１，CA３o：スイツチド・キヤパシタ、CB１，CB
２，CB３，CB４，CB５：積分キヤパシタ、CF
１，CF２，CF３，CF４：バイパス・キヤパシ
タ、Ａ１，Ａ２，Ａ３，Ａ４，Ａ５：演算増幅
器。
ルタの構成を示す回路、第２図は本発明のスイツ
チド・キヤパシタ・フイルタの一実施例の構成を
示す回路図、第３図は第２図における各部動作波
形を示すタイムチヤート、第４図は本発明のスイ
ツチド・キヤパシタ・フイルタの他の実施例の構
成を示す回路図、第５図は第４図における各部動
作波形を示すタイムチヤートである。 ：入力端子、：出力端子、１，２，３，
４，５，６：スイツチド・キヤパシタの端子、
CA１，CA２，CA３，CA４，CA５，CA６，
CA７，CA８，CA９，CA１０，CA１１，CA３
１，CA３２，CA３３，CA３４，……，CA３o-
１，CA３o：スイツチド・キヤパシタ、CB１，CB
２，CB３，CB４，CB５：積分キヤパシタ、CF
１，CF２，CF３，CF４：バイパス・キヤパシ
タ、Ａ１，Ａ２，Ａ３，Ａ４，Ａ５：演算増幅
器。
Claims (1)
- １ 入力部のスイツチド・キヤパシタをホールド
時間に対応して少くとも１個と、非ホールド時間
に対応してその時間内に含まれるクロツク周期の
数に対応する個数を設け、前記各スイツチド・キ
ヤパシタを入力信号によつてホールド時間内に充
電するとともに、ホールド時間および非ホールド
時間内の各クロツク周期に応じて前記各スイツチ
ド・キヤパシタの充電電荷を順次前記スイツチ
ド・キヤパシタ・フイルタの積分キヤパシタに転
送するようにしたことを特徴とするスイツチド・
キヤパシタ・フイルタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7486179A JPS55166324A (en) | 1979-06-14 | 1979-06-14 | Switched capacitor filter |
| US06/156,389 US4366456A (en) | 1979-06-14 | 1980-06-04 | Switched-capacitor filter |
| EP80301931A EP0023081B1 (en) | 1979-06-14 | 1980-06-09 | A filter circuit including a switched-capacitor filter |
| DE8080301931T DE3061815D1 (en) | 1979-06-14 | 1980-06-09 | A filter circuit including a switched-capacitor filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7486179A JPS55166324A (en) | 1979-06-14 | 1979-06-14 | Switched capacitor filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55166324A JPS55166324A (en) | 1980-12-25 |
| JPS625372B2 true JPS625372B2 (ja) | 1987-02-04 |
Family
ID=13559521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7486179A Granted JPS55166324A (en) | 1979-06-14 | 1979-06-14 | Switched capacitor filter |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4366456A (ja) |
| EP (1) | EP0023081B1 (ja) |
| JP (1) | JPS55166324A (ja) |
| DE (1) | DE3061815D1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4453258A (en) * | 1981-06-02 | 1984-06-05 | Texas Instruments Incorporated | Automatic gain control circuit |
| CA1184979A (en) * | 1982-08-18 | 1985-04-02 | John G. Hogeboom | Phase comparator |
| JPH0654961B2 (ja) * | 1985-04-10 | 1994-07-20 | 松下電器産業株式会社 | サンプルホ−ルド回路 |
| EP0214523A3 (de) * | 1985-09-09 | 1988-09-28 | WILLI STUDER AG Fabrik für elektronische Apparate | Vorrichtung zur Digitalisierung von Messignalen |
| EP0214541A3 (de) * | 1985-09-09 | 1988-09-28 | WILLI STUDER AG Fabrik für elektronische Apparate | Vorrichtung zur Digitalisierung eines analogen Signales |
| IT1215374B (it) * | 1987-03-05 | 1990-02-08 | Sgs Microelettronica Spa | Filtro elettronico integrato attivo avente bassissima sensitivita' alle ariazioni dei componenti. |
| JPH04312014A (ja) * | 1991-04-11 | 1992-11-04 | Matsushita Electric Ind Co Ltd | スイッチトキャパシタフィルタおよびその回路 |
| US5453710A (en) * | 1994-05-10 | 1995-09-26 | Analog Devices, Inc. | Quasi-passive switched-capacitor (SC) delay line |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US6636406B1 (en) | 1997-04-08 | 2003-10-21 | X2Y Attenuators, Llc | Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning |
| US6650525B2 (en) * | 1997-04-08 | 2003-11-18 | X2Y Attenuators, Llc | Component carrier |
| US20030161086A1 (en) | 2000-07-18 | 2003-08-28 | X2Y Attenuators, Llc | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
| US7274549B2 (en) * | 2000-12-15 | 2007-09-25 | X2Y Attenuators, Llc | Energy pathway arrangements for energy conditioning |
| US6894884B2 (en) * | 1997-04-08 | 2005-05-17 | Xzy Attenuators, Llc | Offset pathway arrangements for energy conditioning |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US6606011B2 (en) * | 1998-04-07 | 2003-08-12 | X2Y Attenuators, Llc | Energy conditioning circuit assembly |
| US7042703B2 (en) * | 2000-03-22 | 2006-05-09 | X2Y Attenuators, Llc | Energy conditioning structure |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| US6018448A (en) * | 1997-04-08 | 2000-01-25 | X2Y Attenuators, L.L.C. | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
| US6954346B2 (en) | 1997-04-08 | 2005-10-11 | Xzy Attenuators, Llc | Filter assembly |
| US7110227B2 (en) * | 1997-04-08 | 2006-09-19 | X2Y Attenuators, Llc | Universial energy conditioning interposer with circuit architecture |
| US7110235B2 (en) * | 1997-04-08 | 2006-09-19 | Xzy Altenuators, Llc | Arrangement for energy conditioning |
| US7106570B2 (en) * | 1997-04-08 | 2006-09-12 | Xzy Altenuators, Llc | Pathway arrangement |
| US7336467B2 (en) * | 2000-10-17 | 2008-02-26 | X2Y Attenuators, Llc | Energy pathway arrangement |
| US6603646B2 (en) | 1997-04-08 | 2003-08-05 | X2Y Attenuators, Llc | Multi-functional energy conditioner |
| US7427816B2 (en) | 1998-04-07 | 2008-09-23 | X2Y Attenuators, Llc | Component carrier |
| EP1070389B1 (en) * | 1998-04-07 | 2007-12-05 | X2Y Attenuators, L.L.C. | Component carrier |
| US6157528A (en) * | 1999-01-28 | 2000-12-05 | X2Y Attenuators, L.L.C. | Polymer fuse and filter apparatus |
| SE516291C2 (sv) * | 1999-06-15 | 2001-12-10 | Ericsson Telefon Ab L M | Omkopplingsbara kondensatorer samt förfarande för viktning av en insignal |
| US7113383B2 (en) * | 2000-04-28 | 2006-09-26 | X2Y Attenuators, Llc | Predetermined symmetrically balanced amalgam with complementary paired portions comprising shielding electrodes and shielded electrodes and other predetermined element portions for symmetrically balanced and complementary energy portion conditioning |
| US6549389B2 (en) * | 2000-08-15 | 2003-04-15 | X2Y Attenuators, Llc | Electrode arrangement for circuit energy conditioning |
| US7193831B2 (en) | 2000-10-17 | 2007-03-20 | X2Y Attenuators, Llc | Energy pathway arrangement |
| CA2425946A1 (en) | 2000-10-17 | 2002-04-25 | X2Y Attenuators, Llc | Amalgam of shielding and shielded energy pathways and other elements for single or multiple circuitries with common reference node |
| JP3569681B2 (ja) * | 2001-02-02 | 2004-09-22 | 株式会社半導体理工学研究センター | 半導体集積回路における電源電流波形の解析方法及び解析装置 |
| US7180718B2 (en) | 2003-01-31 | 2007-02-20 | X2Y Attenuators, Llc | Shielded energy conditioner |
| WO2005002018A2 (en) | 2003-05-29 | 2005-01-06 | X2Y Attenuators, Llc | Connector related structures including an energy |
| KR20060120683A (ko) | 2003-12-22 | 2006-11-27 | 엑스2와이 어테뉴에이터스, 엘.엘.씨 | 내부적으로 차폐된 에너지 컨디셔너 |
| US7817397B2 (en) | 2005-03-01 | 2010-10-19 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| US7630188B2 (en) | 2005-03-01 | 2009-12-08 | X2Y Attenuators, Llc | Conditioner with coplanar conductors |
| WO2006099297A2 (en) | 2005-03-14 | 2006-09-21 | X2Y Attenuators, Llc | Conditioner with coplanar conductors |
| CN101395683A (zh) | 2006-03-07 | 2009-03-25 | X2Y衰减器有限公司 | 能量调节装置结构 |
-
1979
- 1979-06-14 JP JP7486179A patent/JPS55166324A/ja active Granted
-
1980
- 1980-06-04 US US06/156,389 patent/US4366456A/en not_active Expired - Lifetime
- 1980-06-09 DE DE8080301931T patent/DE3061815D1/de not_active Expired
- 1980-06-09 EP EP80301931A patent/EP0023081B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4366456A (en) | 1982-12-28 |
| JPS55166324A (en) | 1980-12-25 |
| EP0023081B1 (en) | 1983-02-02 |
| EP0023081A1 (en) | 1981-01-28 |
| DE3061815D1 (en) | 1983-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS625372B2 (ja) | ||
| US4210872A (en) | High pass switched capacitor filter section | |
| JPS6329849B2 (ja) | ||
| US5341050A (en) | Switched capacitor amplifier circuit operating without serially coupled amplifiers | |
| US5081372A (en) | Sample-and-hold device | |
| US5514997A (en) | Inverting delay circuit | |
| JPS61276411A (ja) | 除去フイルタ | |
| JP2003234638A (ja) | 多入力積分回路及び多入力δς変調回路 | |
| JPH0252455B2 (ja) | ||
| JPS6218095B2 (ja) | ||
| US4320362A (en) | Filter for analog signals | |
| JP3037502B2 (ja) | スイッチトキャパシタサンプルホールド遅延回路 | |
| JP3111722B2 (ja) | 線形変換装置 | |
| US4383305A (en) | Simulation circuit employing switched capacitors | |
| JPS6142450B2 (ja) | ||
| JP3109263B2 (ja) | スイッチトキャパシタサンプルホールド遅延回路 | |
| EP0620642B1 (en) | Inverting delay circuit | |
| EP0103410B1 (en) | Switched-capacitor stage with differential output | |
| JPS61224610A (ja) | スイツチトキヤパシタフイルタ | |
| US4314162A (en) | Filter circuit utilizing charge transfer device | |
| JPS60140479A (ja) | スイツチドキヤパシタ積分回路 | |
| SU1561199A1 (ru) | Синхронный фильтр | |
| JPS6148222A (ja) | スイツチト・キヤパシタ・フイルタ | |
| JPH07114346B2 (ja) | スイツチド・キヤパシタ・フイルタ | |
| JPS57139612A (en) | Capacitance type converter |