JPS6253075A - ビデオメモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はビデオ信号を所定期間遅延するのに・好適なビ
デオメモリに関する。

〔発明の背−址〕

サンプリングされデジタル符号化された画像情報を一定
時間遅延あるいは保持するためのビデオメモリには一般
に １）大容量であること ２）高速で機能すること が要釆される。１）については巣槓度が尚くビットあた
りの単価が安いダイナミック型メモリが適しており、２
）についてはスタチック型メモリが通している。日経エ
レク）ｏエクス１９８５年２月１１日号Ｐ２１９〜Ｐ２
３７に見られる様に１基本的にシリアル入出カメモリで
あるビデオメモリの！６ａを生かした大各重高速メモリ
の例が知られている。

これらのメモリは大’４に高速を必要とするビデオメモ
リに適したものではあるが、小画面表示（以下ｐ　ｔｎ
　ｐ　：　ｐｔｃｔｕｖｅ　ｔｎ　ｐｉｃｔｕνｔと略
す）やマルチフリーズなどの特殊画面効果に用いようと
すると周辺回路が複雑になる問題があった。

〔発明の目的〕

本発明の目的は、ｐｉｎｐやマルチフリーズなどの特殊
画面効果に適したビデオメモリを提供することにある。

〔発明の概要〕

ｐｇｎｐやマルチフリーズなどは、まびかれた画像情報
を通常の画像情報とを切り替えて表示することにより達
成される画像情報の切り替えを、ビデオメモリ上で行な
いやすい構成とすることにより特殊画面効果に適したビ
デオメモリが得られる。

〔発明の実施例〕

以下本発明の一実施例を第１図により説明する。第１図
において１α〜１ルは８００列×２５６行のメモリセル
アレイ、２α〜２ｎは８００ビツトのシフトレジスタ、
３α〜３ｎは入力宿子、４α〜４７Ｌは出力端子、５α
〜５ｒＬはスイッチである。

本実施例は周波数４　ｊｓｃ　（但しｆｓｃは色副搬送
波周波数であり約３．５８　ＭＨｚである）でサンプリ
ングされ、ルビットに量子化されたＮＴＳＣ−、Ｍ方式
テレビジョン信号を１フイ一ルド期間遅延するビデオメ
モリの例である。水平方向のブランキング期間が１０５
μ秒〜１１．４μ秒あるため、１ライン分の有効表示デ
ータは７４７〜７６０個であり本例では少し余裕をみて
水平方向８００列としている。また垂直ブランキングが
１９〜２１ラインあるため、有効表示データは２４１〜
２４４ラインであり行デコーダあるいは行アドレス発生
のための回路が容易であるので祈直は２５６行としてい
る。

最初に通常の１フイールド遅延檜としての動作の場合、
について説明する。この時スイッチ５は入力端子ｓ側に
固定されている。まず、水平ブランキング期間圧メモリ
セルアレイ１（１α〜１ｔｔを指す。以下ルビットが同
一動作の場合は派手省略）からシフトレジスタ２に１ラ
イン分のデータが転送される。表示期間にはシフトレジ
スタ２から周波数４ｂｃのクロックに同期してデータが
出力され、出力端子４かも１フイールド遅延したデータ
が１１鱈次破り出されると同時に入力端子３からは現フ
ィールドのデータが順次シフトレジスタに入力される。

次に水平ブランキング期間になると、シフトレジスタ２
０８００ビツトのデータを更新した後に、メモリセルア
レイ１の同一ラインにデータを転送し、再びメモリセル
アレイ１の次のラインから１ライン分のデータをシフト
レジスタ２に転送し、以下同じ動作を繰り返す。また、
表示期間中にはメモリセルアレイ１にはデータの入出力
は行なわれないため、この期１１１をセルのリフレッシ
ュに当てることが出来る。

次にマルチフリーズ画面処理を行なう除の動作について
第２図を用いて運べる。第２図において第２因α）は４
フイ一ルド分の画面の時間軸上での関係を示している。

つまりＡ、Ｂ、Ｃ。

Ｄの順に画面情報が変化して行くことを表わしている。

第２図ｂ）はフリーズ画の位置を表わしている。ここで
は画面右上［１枚だけフリーズする例を示している。第
２図Ｃ）〜ハは子画面のフリーズが行なわれる際の画面
の様子をフィールド毎に表わしている。まずスイッチ５
を入力端子５９１４１／Ｃ１，て、Ａフィールドのデー
タをメモリセルに書き込む。次１１ＣＢフィールドのデ
ータをフリーズ画面上にまびいて書き込み、この時フリ
ーズしない画素データはスイッチ５を出力端子４１１１
に切り替えて変更せず、フリーズ画面分だけデータを更
新する。１フイ一ルド分だけ変則的なりａツクを必要と
するが、７リ一ズ画面は水平垂直方向ともデータ数が少
ないために、基本的にはりａツクの間引きを行なえば対
応できる。次ＶＣＣフィールドのデータをメモリセルに
書き込みフリーズ画面の画素に対応するデータの時だけ
スイッチ５を出力端子４９１１とし、動画面の画素の場
合は入力端子Ｓ　９１１Ｊとすることで、１動画面部分
のみデータが更新される。以降、動画面部分のみデータ
を更新していくことにより、フリーズ画面と動画面との
混在が可能となる。

またフリーズ画面の画素検出部の変更だけで、マルチフ
リーズにも対応可能な構成となっている。本実施例はメ
モリセルアレイ１枚に対してラインバッファであるシフ
トレジスタ１本の構成となっており、簡単な構成でビデ
オメモリを組むことができる。

本発明の別の実施例を第５図に示す。第３図において、
１はメモリセルアレイ、２および６は約１ライン分のシ
フトレジスタ、３および７は入力端子、４および８は出
力端子、５および９はスイッチである。本実施例も第１
図と同じく周波数４　ｆＩＣでサンプリングしたＮＴＳ
Ｃ−Ｍ方式の１フイールドメモリの構成例であるが、本
実施例では１ビット分のみ図示しである。ルビット構成
のデータを扱う場合には、第３図の構成を１組用いれば
よく、メモリの制御回路は共用出来ることは容易に想像
出来よう。

８３図において、シフトレジスタ２は、第１図の実施例
で述べた様に、子画面部分のみデータの更新をしない通
常の１フイ一ルド遅延動作を行なう。これと並行してシ
フトレジスタ６には、ｐｉｎｐの子画面表示のためのデ
ータの間引き書込みを行なう。シフトレジスタ２および
６は、メモリセルアレイ１への書き込み、および絖み出
しのタイミングが重なってはいげないという制約がある
が、完全に非同期の動作が可能であり、同期および位相
の異なったビデオ信号をメモリ上で容易に重ね合わせる
ことが可能となる。また親画面および子画面のデータを
１フイールド毎に更新することが可能であり、動画によ
るｐｉｎｐ表示が容易に可能となる。

また第４図忙示す様に第３図の実施例におけるシフトレ
ジスタ６を、バッファレジスタ１０およびセレクトスイ
ッチ１１α〜１１３からなるデータセレクタ世代とする
ことも可能である。第４図に示す実施例においては、子
画面データの間引き書き込みの際にシフトレジスタにダ
ミーのりａツクを入れる必要がな（、バッファレジスタ
の任意の場所からデータを書き込める利点がある。

第５図に本発明のまた別の実施例である。第５図におい
て、１は９１０列×２６３行のメモリセルアレイ、２Ａ
および１２は９１０ビツトシフトレジスタ、３および７
は入力端子、４および８は出力端子、５　、９　、１５
　、１４および１５はスイッチである。本実施例は周波
数４　ｆｌｃでサンプリングしたＮＴＳＣ−Ｍ方式ビデ
オ信号の１フイールドビデオメモリであり、第５図には
１ビット分のみ図示しである。

次に本実施例の動作の説明を行なう。シフトレジスタ２
および６は交互に、１ライン分の動作を行ない連続的な
データの１フイールド遅延を行なう。さらに旺しく述べ
ると、まずメモリセルアレイ１からシフトレジスタ２へ
１ライン分９１０ビットのデータが転送される。スイッ
チ５゜１３および１４は上１１１１１Ｋ接続され、入力
端子３からシフトレジスタ２へ９１０ビツト連続してテ
−タが転送されると同時に、シフトレジスタ２から出力
端子４へ９１０ピツト遅絖して１フイールド遅延した借
方が出力されろ。シフトレジスタ２が９１０ビツト分の
データを入出力している間に、シフトレジスタ６はメモ
リアレイ１から次うイニ／の９１０ビツトのデータをあ
らかじめ読み込み、シフトレジスタ２が９１０ビツト目
のデータを転送した直後に、スイッチ１３および１４を
同時に下側（シフトレジスタ６側）に接続し、さらにス
イッチ９を上側に接続して、連続して９１０ビツト分の
データを入力端子３からシフトレジスタ６にＣ，送する
と同時とシフトレジスタ６から出力端子４１Ｃ１フイー
ルド遅延したデータを出力する。そしてシフトレジスタ
６は、入力端子５および出力端子４と接続してデータを
転送している間に、シフトレジスタ２はメモリセルアレ
イ１にデータを転送し、さらに次に出力する１ライン分
のデータをメモリセルアレイ１から読み出すのである。

また、シフトレジスタ１２は第３因に示したシフトレジ
スタ６と同様の働きをする。すなわち、まずメモリセル
アレイ１からシフトレジスタ１２に１ライン分のデータ
を転送し、入力１子３から入力されるビデオ信号と非同
期で入力されろ（同期がとれていても別にかまわない）
ビデオ信号を間引きしながら、シフトレジスタ１２中の
１ライン分のデータの中のＰｆｒ定の位置のデータを更
新した後に、メモリセルアレイ１にデータを転送するこ
とにより、動画と動画によるＰｔｎＰ表示を可能にして
いる。シフトレジスタ１２はＰ　ｉ＋％Ｐなどの特殊画
面処理に用いるため、ブランキング期間のデータを扱う
ことは必ずしも必要ない。

すなわちシフトレジスタ１２は必ずしも９１０ビツトで
ある必要はなく８００ビット程度で十分である。また第
４図に示した様にデータセレクタを用いることも可能で
ある。

本実施例によれば、２本のシフトレジスタ２゜６を交互
に用いているために、ブランキング期間にデータの入出
力を止めることな（、連続して入出力が可能となる。

〔発明の効果〕

本発明によれば、特殊画面効果に適したビデオメモリを
得ることができるので、特殊画面処理に伴なう回路規模
の増加を少なくすることが出来る。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図の実施例の動作を説明する模式図、第３図は
本発明の第２の実施例を示すブロック図、第４図は本発
明の第３の実施例を示すブロック図、第５図は本発明の
第４の実施例を示すブロック図である。 １・・・メモリセルアレイ ２．６．１２・・・シフトレジスタ １０・・・パンファレジスタ 第　１　図 塞　２　回 ＱフＡ−＋（Ａ’ １　Ｓ■

Claims (1)

1. 【特許請求の範囲】 １）サンプリングしてデジタル信号に量子化したビデオ
   信号を所定時間遅延しまたは保持するビデオメモリにお
   いて、 列方向に約１ライン分の容量を持つメモリ セルアレイと、メモリセルアレイと列方向長さを等しく
   するラインバッファと、上記メモリセルアレイと上記ラ
   インバッファ間において並列にデータを転送しあうデー
   タ転送手段と、上記ラインバッファから１ライン分連続
   してデータを読み出すと同時に１ライン分連続してデー
   タを書き込むデータ書込み手段とを有することを特徴と
   するビデオメモリ。 ２）特許請求の範囲第１項記載のビデオメモリにおいて
   、データ書き込み手段が、ラインバッファをシフトレジ
   スタにて構成されていることを特徴とするビデオメモリ
   装置。 ５）サンプリングしてデジタル信号に量子化したビデオ
   信号を所定時間遅延しまたは保持するビデオメモリにお
   いて、 列方向に約１ライン分の容量を持つメモリ セルアレイと、メモリセルアレイと列方向長さを等しく
   するＮ本の（Ｎは自然数）ラインバッファと、上記メモ
   リセルアレイと上記Ｎ本のラインバッファの内選択され
   た任意のラインバッファとのあいだで並列にデータを転
   送しあうデータ転送手段と、上記Ｎ本のラインバッファ
   のそれぞれから３ライン分連続してデータを読み出すデ
   ータ読み出し手段と、上記Ｎ本のラインバッファのそれ
   ぞれに１ライン分連続してデータを書き込むデータ書き
   込み手段と、前述の１ライン分連続してデータを書き込
   む際に任意のビットをマスクしてデータを変更しないか
   、書き込みを同時刻に読み出されているデータを循環さ
   せるかして実質的にラインバッファ内の一部のデータを
   書き替えない手段とを有することを特徴とするビデオメ
   モリ。 ４）特許請求の範囲第３項記載のビデオメモリにおいて
   、ラインバッファの本数Ｎが２あるいは３であることを
   特徴とするビデオメモリ。