JPS62501172A - 静電２進切り替え装置及びメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 静電２進切り替え装置及びメモリ装置 発明の背景 この発明はアレイ、切り替えマトリクス、メモリ等とし℃使用される静電的に制 御可能な電気機械２進装置に関する。この出願は、「アレイ　オブ　エレクトロ スタテイカリ　アクチュエイテツド　バイナリ　デバイセス」（Ａｒｒａｙ　ｏ ｆ　Ｅｌｅｃｔｒｏｓｔａｔｉｃａｌｌｙ　Ａｃｔｕａｔｅｔｄ　Ｂｉｎａｒｙ Ｄｅｖｉｃｅｓ）で、１９８４年８月２１日付けの本出願人による出ｍ第６４２ ，７５２号、「アレイ　オブ　エレクトロスタテイカリ　アクチュエイテツド　 バイナリ　デバイセスセス　アンド　メソズ　オブ　マヌファクチュア」（Ａｒ ｒａｙ　ｏｆ　Ｅｌｅｃｔｒｏｓｔａｔｉｃａｌｌｙ　Ａｃｔｕａｔｅｄ　Ｂｉ ｎａｒｙＤｅｖｉｃｅｓ　ａｎｄ　Ｍｅｔｈｏｄｓ　ｏｆ　Ｍａｎｕｆａｃｔｕ ｒｅ）で１９８４年８月２１日付けの出ｋｍ　６４２，９９７号、及び「アレイ オブ　エレクトロスタテイカリ　アクチュエイテツドバイナリ　シャッタ　デバ イセスＪ　（Ａｒｒａｙ　ｏｆＥｌｅｃｔｒｏｓｔａｔｉｅａｌｌｙ　Ａｃｔｕ ａｔｅｄ　Ｂｉｎａｒｙ　５ｈｕｔｔｅｒ　Ｄｅｖｉｃｅｓ）で１９８４年８月 ２１日付けの出願第６４２，９９６号の一部継続出願である。

従来技術には静電表示素子の種々の例がある。米国特許１，９８４，６８３、及 び３，５５３，３６４に示されているような１つの種類の装置には進入灯と平行 に伸びるフラップ（複数）を備えた光弁があり、この各フラップは透過表示装置 又は反射表示装置のいずれかのために光路を横切って傾斜角度に静電的に転向可 能である。米国特許横切って傾斜角度に静電的に転向可能である。米国特許３． ８９７，９９７は、湾曲した固定電極の光反射特性に影響を与えるようこの固定 電極の周りを静電的に包む電極を開示し℃いる。１９７０年１２月７日付けのエ レクトロニクス（ＥＬＥＣＴＲＯＮＩＣ３）の７８ないし８３頁、及び、１９７ ０年８月のＩ、Ｂ、Ｍのテクニカル　ディスクロージャ　ブレティン（Ｔｅｃｈ ｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ　Ｂｕｌｌｅｔｉｎ）　Ｍ２Ｓ巻、第３号に 記載されている様な他の従来技術は変形可能な材料の選択部分を静電的に帯電し 、それにより。

その光の透過又は反射特性を変えるための電子銃を使用している。

表示のために使用可能な静電制御素子の区域における別の教示事項は次の米国特 許から得ることができる：４．３３６．５３６　カルト（Ｋａｌｔ）他４．２６ ６．３３９　カルト（Ｋａｔｔ）４．２３４．２４５　トダ（Ｔｏｄａ）他４． ２２９，０７５　ウェブ（Ｕｅｄａ）他４．２０８．１０３　カルト（Ｋａｌｔ ）他４．１６０．５８３　ウェブ（Ｕｓ　ｄａ　）他４．１６０，５８２　ヤス オ（Ｙａｓｕｏ）４．１０５，２９４　ベック（Ｐｅｃｋ）４．０９４，５９０ 　カルト（ｘａｌｔ）４．０６５．６７７　ミチャロン（Ｍｉｃｈｅｒｏｎ）３ ．９８９．３５７　カルト（Ｋａ　ｌ　ｔ　）３．８９７，９９７　カルト（Ｋ ａｌｔ）８８８２４１　クールマン（Ｋｕｈｌｍａｎｎ）本発明はシンプソン（ Ｓｉｍｐｓｏｎ）の米国特許４，２４８，５０１及びシンプソン（Ｓｉｍｐａｏ ｎ）他の４．２３５．５２２に開示された材料から出発するものである。

背景的な関心については、次のものがある：Ｗ、Ｒ，アイケン（Ａｉｋｅｎ）　 ：　［アン　エレクトロスタティック　サインーザ　デスナック　システムＪ　 （ＡｎＥｌｅｃｔｒｏｓｔａｔｉｃ　Ｓｉｇｎ−Ｔｈｅ　Ｄｉｓｔｅｃ　Ｓｙｓ ｔｅｍ）、ササイアティ　フオ　インフォメーション　ディスプレイ（Ｓｏｃｉ ｅｔｙ　ｆｏｒ　Ｉｎｆｏｒｍａｔａｏｎ　Ｄｉｓｐｌａｙ）　１９７２年６月 、１０８ないし１０９頁、 Ｊ、Ｌ、プルニール（Ｂｒｕｎｅｅｌ）他：「オプティカル　ディスプレイ　デ バイス　ユージング　バイステーブル　エレメンツＪ　（Ｏｐｔｉｃａｌ　Ｄｉ ｓｐｌａｙ　Ｄｅｖｉｃｅ　Ｕｓｉｎｇ　ＢｉｓｔａｂｌｅＥｌｅｍｅｎｔｓ） 、１９７７年４月１５日、アプライド　フィジックス　レターズ（Ａｐｐｌｉｅ ｄ　Ｐｂｙｓｉｃｓ　Ｌｅｔｔｅｒｓ）第３０巻、第８号、３８２ないし３８３ 頁、及び Ｒ，Ｔ、ガラエヤ（Ｇａｌｌａｇｈｅｒ）　：　ｒマイクロシャツターズフリッ プ　ツウ　フオーム　キャラクターズ　イン　ドツト−マトリクス　ディスプレ イＪ　（ＭｉｃｒｏｇｈｕｔｔｅｔｓＦｌｉｐ　ｔｏ　Ｆｏｒｍ　Ｃｈａｒａｃ ｔｅｒｓ　ｉｎ　Ｄｏｔ−Ｍａｔｒｉｘ　Ｄｉｓｐｌａｙ）、１９８３年７月１ ４日、エレクトロニクス（Ｅｌｅｃｔｒｏｎｉｃｓ）。

８１ないし８２頁。

本発明はメモリ、スイッチングマトリクス等のための静電装置を提供する。この 装置は静電２進素子の７レイの形状をとり、この各素子は適切な駆動電圧で特定 の素子をアドレスしてその素子の状態を静電的に変化させるために行と列に接続 された複数の電極区域を有している。

各素子は、作動されると、コンデンサを形成する。容量の有無によりアレイの状 態は高周波信号又はパルス信号を用い℃読み、どの素子がコンデンサのように動 作するのかを決定することができる。コンデンサから非コンデンサへ状態を素子 が変化できることにエリアレイは作動されるとパルス信号を提供する切り替え装 置とし℃使用することができる。この切り替えマトリクス又はアレイは別のアレ イを制御するために使用することができる。

シンプソン（Ｓｉｍｐｓｏｎ）の米国特許第４，２４８．５０１号、シンプソン （Ｓｉｍｐｓｏｎ）他による米国特許第４．２３５．５２２及びシンプソン（Ｓ ｉｍｐｓｏｎ）他による米国出願第６４２．７５２、号、同第６４２，９９７号 、及び同第６４２，９９６号は静電作ｗＪ２進素子の種々の構成を示しており、 この構成においては、可撓性のあるフラップ、巻回体、又はシャッタが電極区域 への適切な電圧印加により２つの位置又は状態の間で駆動される。これには、こ れらの２進素子の行列アレイが開示されているが、このアレイでは２進素子は個 々にアドレスされて英数字表示装置としてその目的のために状態を変化する。上 記の特許及び出願に開示されたいろいろの素子は本発明の２進素子として適当で あるので、これらのいくつかの開示内容は言及によりこの明細書に組み込む。本 明、’ｌ（Ｂｍ、の開示は上記の開示内容のいずれかに見られる７時定実施例に 従って実施可能な静電２進素子の適当な一般形状を示し説明する。

詳細な説明 第１図は簡略化した静電２進素子１０を図式的に示し、この２進素子１０はステ ータ１１上の山形和章の形状の（シェブロン−Ｃｈｅｖｒｏｎ）の間隙により分 離されたＸ、　Ｙ？［極及びラッチ又は保持（ＨＤ）電極と、渦巻き形状で示し た静電的ｉて吸引可能なフラップ１２を有する。Ｘ′成極区域への電圧印加によ りフラップ１２は巻回状態から真っすぐになる方向に一部伸展される。Ｙ電極区 域への電圧印加により更に真っすぐな方向に伸展され、そして、ラッチ電極区域 ＨＤへの電圧印加によりフラップ１２の巻回状態から平１こく真っすぐな状態へ の伸展が完了する。

ラッチ電極区域が電圧を印加されたままである限り、ＸとＹの電極区域のだめの 駆動電圧は消滅させることができ、そして、フラップ１２は平たく伸展されたま まとなる。

第２図は５４個の２進素子又は画素の小さな６×９素子アレイ２０であり、その うちのあるものは可視文字、ここの場合は数「６」、を形成するために作動され る。選択された素子の作動はアレイ２０の特定のアドレスにある２進素子のＸと Ｙの電極区域に駆動電圧を加えることによって達成されろ。各行の全てのＸ電極 区域は共に且つその行のＸ入力（リード線１４）に電気接続されて（・る。各列 の全てのＹ電極区域は共に且つその列のＹ入力（リード線１６）に接続されてい る。したがって、文字「６」の左側を形成するためＫは、動入力リード＆！Ｙ１ と行入力リードｉＸ１ないしＸ１０が順次電圧を印加される。同様Ｋ、文字の右 側を形成するためには、動入力リード線ｘ６と行入力リード線ｘ１ないしＸ５及 びｘ９が順次電圧を印加される。選択されアドレスされた各素子又は画素は状態 を変化し、そして、入力リード線１８によりアレイ２０の全てのラッチ電極ＨＤ への電圧印加により、その変化された状態にラッチされる。各画素１０はＸ９、 Ｙ６のような別個のアドレスを有して（Ｓる。

したがって、第２図の小さなアレイ２０を制御するに必要な外部切り替え装置と リード線の数は、全部で１６個の入力を切り替えるために、９個のＸ入力＋６個 のＹ入力＋１個の保持入力に対するものとなる。

５７６Ｘ６７６のアレイの３８９，３７６個の画素を制御するに必要なｘ、ｙの 入力リード線又は外部切り替え装置の数は１２５２＋保持入力である。アレイの ための切り替え装置の数は次の式により与えられろ。

ｓ　＝　ａ’、／Ｗ ここでＳは最小のスイッチ数、Ｎは画系数、ｄは数学間なアレイの次元数であり 、例えばＸ、Ｙアレイの場合、ｄは２に等しく、そして、ｘ、ｙ、ｚアレイの場 合、ｄは３に等しい。

この２次元のアレイでは、５＝２２．／３）口弓コ”６＝１２４８個が外部切り 替え装置である。

アレイを制御するに必要な外部切り替え装置の数を減少する１つの方法はそのア レイの次元数を増加することである。Ｘ１Ｙアレイが２次元であると考えると、 Ｘ１Ｙ、Ｚアレイは３次元である。第３図は第１図の２進素子１０に似た２進素 子３０を示すが、更にＺ電極区域とリード線１γを有するとして示しである。ア レイの中の１群の素子のＺ電極区域は共に接続されている。第２図においては、 ６個の２群（ＺｌないしＺ６）が破線により境界づけられた９個の画素の群とし て示されている。

特定の画素例えば１０のアドレスはＸ９、Ｙ６、ｚ２となる。３８９．３７６個 の画素からなる３次元アレイの場合は、外部切り替え装置の故は５＝３３ヤζ１ ］「「Ｔ１函、又は同数の画素よりなる２次元アレイの場合に要求される数の約 ５分の１である。

多数の素子又は画素よりなるアレイを制御するに必要な外部切り替え装置の数を 減少する他の方法はこの画素アレイのＸとＹのリード線の前段に切り替えアレイ を使用することである。第４図は、例えは、全部で１２５２本のリード線となる ５７６本のＸリード線９２と６７６本のＸリード線９１を有する５７６Ｘ６７６ の画素アレイ９０を示す略図である。ここには、そのＸリード線９２のための切 り替えアレイ９４とＸリード線９１のための切り替えアレイ９Ｔが示され℃いろ 。５７６本のＸリード線９２を制御するためては、切り替えアレイ９４は、２４ 本の「Ａ」リード線９５及び２４本のｒＢＪリード線９６として分配することが できろ２５７６＝４．８本のリード線を必要とする。同様に、６７６本のＹリー ド線は、２６本のｒｃＪ　リード線９８と２６本ｒＤＪリード線９９として分配 される２６７６＝５２本のリード線を持つＹ切り替えアレイ９７に、より制御す ることができる。切り替えアレイの使用により、外部切り替えされる外部リード 線の数は１２５２本の代わりに４８＋５２＝１００本となる。

特定の画素、例えはＸ＝２５０、Ｙ＝３３０のアドレスはＸ切り替えアレイの適 切なＡリード線とＢリード線のアドレスとＹアレイの適切なＣリード線とＤリー ド線−のアドレスを必要とする。その選択された画素（Ｘ＝２５０、Ｙ＝３３０ ）のアドレスはこの代わりに（Ａ。

’　Ｂ）；（Ｃ，Ｄ）となる。ここで、Ａ、Ｂ、Ｃ，ＤはＸとＹの切り替えアレ イのマトリクスてより決まる変数である。

各部リード庫の数の大幅な減少（この実施例では１２５２本の代わりに１００本 ）により大きな数のアレイを制御するハードウェアの価格がかなり減少されろ。

しかしながら、画素アレイが作動される前に２つの切り替えアレイは応答しなけ ればならないので応答速反は減少される。

第５図は、ＸとＹの切り替えアレイ９４と９７で使用するに適当な容量性切り替 え装置として静電作動素子かいかに使用できるかを示す構成図である。この容量 性切り替え装置は画素に似た静電素子であるので、それらは、例えば、同時に、 そし℃、表示画素を形成するのと同じホトエツチング又は印刷技術により画素表 示アレイ９０の縁部に形成することができろ。表示装置からのＸとＹのリード線 は直接ＸとＹの切り替えアレイと接続され、そして、ホトエツチング又は印刷段 階の一部として形成される。したがって、外部接続を要するのはＸとＹの切り替 えアレイのアドレスのためのはるかに少いリード線だけである。

第５図の構成図はＸ切り替えアレイの画素１１０とＹ切り替えアレイの画素１１ ２を示す。これらのＸとＹの）切り替えアレイの画素は必ずしも可視表示素子で はなく、静電作動の容量性切り替え素子である。静電的に吸引されるフラップ１ ０Ｘと１０Ｙはその巻回状態を破線で、そして、その作動又は伸展状態をそれぞ れの導電区域Ａ、Ｘｎ７ｉびＣ，Ｙｎにより暗示しである。ステータ２０Ｘと２ ０Ｙはそれぞれ導電性の区域ＣＯＭ　Ｘ、　Ｂ、　ＣＯＭ　Ｘ。

とＣＯＭ　Ｙ、Ｄ、ＣＯＭ　Ｙを有している。

ステータの共通電極区域ＣＯＭ　Ｘは共通電極区域ＣＯＭＹのように共に接続さ れて交流源に接続されている。Ｘ切り替えアレイ９４の適切な行へ交流を加える ことによりその行のフラップ１０Ｘの全てのＡ領域には電圧が印加され、そして 、適切な列への交流の提供によりその列のステータの全てのＢ領域には電圧が印 加される。この実施例では、行と列の交差点に存在する容量性切り替え画素は図 示の画素１１０である。作動されるのはＸ切り替えアレイの唯一の画素であり、 これが作動されろと、電極区域Ｘｎは容量的に帯電され、それてより、表示アレ イ９０の行Ｘｎ（所望の行）を駆動する出力信号を発生する。同様に、Ｙ切り替 えアレイ９７の容量性切り替え画素１１２は作動されて電極区域Ｙｎで表示アレ イの選択された列Ｙｎに対し駆動信号を提供する。

駆動信号Ｘｎ、　Ｙｎ（ＸとＹの切り替えアレイの出力）の同時発生により表示 アレイの目標画素の作動が行われる。

したがって、表示画素為、ＹｎはＸ切り替え画素１１０（Ａ、Ｂ）とＹ切り替え 画素１１２（Ｃ，Ｄ）をアドレ・スすることによりアドレスされる。ここで、Ａ 、Ｂ、Ｃ。

ＤはＸとＹの切り替えアレイの選択された列と行を表すアドレス成分であり、こ れにより、大きな表示アレイの目標画素の別々のアドレス成分を表す。このよう にして、表示アレイを制御するに必要な外部切り替え装置の数は第・１図に関し て上述したように大いに減少される。

切り替えアレイの縦ｄ接続は外部リード線の数を更に減少するために続けること ができる。この技術の有用さは表示アレイの画素の数が増加するにしたがって増 大する。例えば、犬面槓の表示アレイは、色画素の三原色の場合、無制限な大き さの平坦な非常に薄いテレビジョン・スクリーンになる。その三原色の数の限定 は技術によるものではなく放送信号の基準による。縦属接続された周辺の切り替 えアレイにより信号発生器、ＴＶ受像機、又はビデオ・レコーダへの実際的な数 の麿よりなるケーブルによる接続が可能となる。

リード線の減少も、各素子がｘ、ｙ、ｚ・・・Ｎの駆動入力のための′電極区域 を有する３次元以上のアレイの使用により達成される。これについては本出願人 の米国４２３５５２２の６欄以降を参照。容量性切り替えアレイ及び数学的な３ 次元以上のアレイの組み合わせにより、必要とされろ外部リード線及び別々の構 成要素が太いに減少される。単一の３次元アレイを駆動するために３個の２次元 切り替えアレイを使用することは６次元アレイに等価である。したがって、上述 のように３８９，３７６個の画素アレイに必要な１００本のリード線は、この組 み合わせ技術を６次元アレイを達成するために使用すると（１００／　６　）　 ””　２１００万以上の画素を制御することができる。

第６図は第１図及び第３図の２進素子に似た２進素子６０の断面略図である。こ の図で、移動可能なフラップ又は電極１２は、渦巻き形状をしていて静電的に吸 引されて巻回状態から、複数のステータ電啄区域ＣＯＭ、ＨＤ、ｘｌｙ、　ｚ、 　及びＨＤを有する、絶縁材料のステータ１１の上に存在する平たく伸展された 状態になる。破國はフラップ１２０巻回された状態を示し、実線は平たく伸展さ れた状態を示す。フラップ１２はポリエチレンテレフタラートのような膜の上に 蒸漬されたアルミニウムのような導電性の面を少なくとも有する。この導電性の 面は。

直接電気接続はされずに電気的に自由に浮動状態にある。

素子はアドレスされ作動され℃、ステータ１１の幾つかの電極区域間に電圧を加 えることにより平たく伸展された状態になる。ひとたび平たく伸展されろと、フ ラップ１２はラッチ又は保持電極区域ＨＤにおいて電圧が連続するために平たく 伸展された即ち作動された状態にラッチされたままとなる。ひとたび平たく伸展 されると、Ｘ、Ｙ、及びＺ電極に対する駆動電圧は消滅する。込択され平たく伸 展されたフラップは本出願人による出願第６４２７５２号に教示する適切な電極 切り替えシーケンスにより巻回状態へと駆動することができろ。

停電中、メモリの喪失を防止するために、ラッチ又は保持電極区域ＨＤはエレク トレット、シロち、静電荷の水入保持が可能なポリエチレンテレフタラートのよ うな材料にすることができる。作動のためには、ラッチ又は保持電極の２Ａ電性 の電極区域があるのでエレクトレットの永久電荷には打ち勝つことができる。各 素子の状態は停電の場合にエレクトレットのラッチ効果により保持される。

今まで開示した主題は本質的には巻回されているか又は平たく伸展されているか の何れか、光の反射であるか否か、ホールか否かの２進のラッチ可能なゲート素 子のアレイ又は分野である。同様なアレイはコンピュータのためのメモリとして 使用することもできろ。選択された素子が巻回から伸展され得るようにそして他 の素子が巻回を伸展され得ないようにひとたびプログラムされると、それはメモ リとなる。

作動されてフラップ、巻回体又はシャッタがステータ電極の上に存在させられる と、はぼ平行で平坦な電極区域が誘電体により分離されるのでその２進素子はコ ンデンサとして働く。作動され得るものと作動され得ないものを持つ素子列はメ モリとして役立つことができる。このメモリを読み取るために、アレイの各素子 は、この素子がステータの上に存在することができる場合にはその上に存在させ るための駆動シーケンスを有する。素子がステータの上に存在しているか否かを 確認するために、信号パルスがその素子の一方の電極に送られ、そして、その素 子の他方の電極は信号検出器に接続される。もしもステータの上に素子が存在す る場合には、信号は素子がステータの上て存在１−る場合にのみ得られろ容量結 合によって検出される。

第７図は３次元ｘ、ｙ、ｚアレイ４Ｘ４Ｘ４として配列された６４個の素子のア レイである。明確化のため、Ｘ、Ｙ、Ｚ′ｊｇ、惟区域のみが示され、そして浮 ｍＳ体即ちフラップ１２は、Ｘｌ、Ｙｌ、Ｚｌのアドレスを持つ上部左側の素子 ６０について破線で示されている。

唯一の素子６０が作動されているという事実はｚｌないしＺ４のうちの任意のも のの間で切り替え可能な高周波信号源Ｒｆｌちパルス源７５、ＹｌないしＹ４の うちの任意のもの間で切り替え可能な第１の信号センサ７６、及び、Ｘｌないし Ｘ４のうちの任意のものの間で切り替え可能な第２の信号センサＴ７を設けるこ とにより確認することができる。信号源７５が２１に切り替えられた時のみ、信 号源７５はコンデンサ（素子６０）に会う。信号はＹｌとＸｌに容量結合され、 そして、信号センサ７６．７７がそれぞれＹｌとＸｌに切り替えられる時のみ信 号センサ７６．７７によって検出できる。これにより、素子６０が作動されたと いう事実は検出され、アドレスはＸｌ、Ｙｌ、ｚｌに分解される。

メモリ・アレイの列と行の各交点におけるコンデンサとなりつる能力の有無に関 する情報はこのメモリ・アレイに記憶される。そして、電荷のアナログ値は測定 されず、２進の有無のみが測定され、それにより、電気雑音又は不規則信号又は 周波数の帯域幅問題にあまり鋭敏でない安定した信頼性あるメモリが提供される 。

第７図の７レイは、後で積層される複数の基板膜上にホトエツチング又は印刷技 術により製造することができろ。各電極区域ごとの導体リード線は不所望の相互 接続を防止するために平面に配置され℃いる。１つの電極区域の導体リード線が 他の電極区域のリード線上を越える場合、接地された導電性の面？有する別の平 面部材は正しくないリード線に信号が移るのを防止するための隔離シールドとし て役立つ。−見したところの回路の複雑さは低価格の製造が可能な幾つかの印刷 された又はホトエツチングされた「美術品」の層に分けられる。何百何千の素子 からなるアレイはほんの数センチメートル四方の区域で製造することができる。

この場合、アレイの価格が安い（膜上の印刷のみ）だけではなく、外部接続及び スイッチ装置の数も少ないのでコンピュータ又は他の応用ハードウェアの価格全 体も切り下げられる。

図面の簡単な説明 第１図は本発明に使用されるに適当な２進素子の斜視図である。

第２図は２進系子アレイの図式表示図である。

第３図は２進素子の別の実施例の斜視図である。

第４図は主アレイを制御する２つの切り替えアレイを示す構成図である。

第５図は容量性スイッチ素子として使用するに適当な２進素子の断面略図である 。

第６図は２進素子の別の実施例の断面略図である。

第７図は本発明の２進素子を使用する容量性メモリの回路購成図である。

ＦＩＧ、３ 子 １）ｙＪ　運　杏　翰　牛 ＡｈＪＮＥＸ　Ｔｏ　Ｔｈｔ　ＩＮＴＥＲＮＡＴＩＯＮＡＬ　５ＥＡＲＣ！（Ｒ Ｅ：’ＯＲＴ　ＯＮ

Claims (20)

【特許請求の範囲】
1. １．静電作動される２進素子の列と行よりなるアレイを備えたメモリ装置であつ て、その各２進素子は前記アレイの他の２進素子とは別々に動作可能であり、各 ２進素子は作動される時にのみ電気コンデンサとして作動し、それにより、各列 と行の交差点における容量の有無が前記メモリ装置内に記憶された情報を表すメ モリ装置。
2. ２．請求の範囲第１項のメモリ装置であつて、静電作動される各２進素子がステ ータ部材と少なくとも導電性の面を有する静電的に吸引可能な部材とを有し、前 記ステータ部材と前記吸引可能な部材が複数の電極区域を有し、前記吸引可能な 部材は、作動されると、前記ステータ部材の上に存在して誘電体材料によりそこ から分離されるメモリ装置。
3. ３．請求の範囲第２項のメモリ装置であつて、前記静電的に吸引可能な部材は可 のフラップであるメモリ装置。
4. ４．請求の範囲第３項のメモリ装置であつて、前記フラップは前記ステータ部材 から離れる方向へ向かう永久的な機械光バイアスを有するメモリ装置。
5. ５．請求の範囲第４項のメモリ装値であつて、前記フラップは作動されない時に は巻回するようバイアスを与えられているメモリ装置。
6. ６．請求の範囲第１項のメモリ装置であつて、静電作動される各２進素子は複数 の電極区域を有するステータ部材と少なくとも導電性の面を有する静電的に吸引 可能な部材とを有し、この吸引可能な部材は、作動されると、前記ステータ部材 の電極区域の上に存在して誘電体材料によりそこから分離されるメモリ装置。
7. ７．請求の範囲第１項又は第６項のメモリ装置であつて、前記アレイの１つの行 の中の各２進素子の第１の電極区域は共に且つその行のための入力リード線に接 続されており、前記アレイの列の中の各２進素子の第２の電極区域は共に且つそ の列の入力リード線に接続されているメモリ装値。
8. ８．請求の範囲第７項のメモリ装置であつて、前記アレイ内の一群の２進素子の 中の各２進素子の第３の電極区域は共に且つその群の入力リード線に接続されて いるメモリ装置。
9. ９．静電作動される２進素子の列と行よりなるアレイを有し、各２進素子は少な くとも導電性の面を有する静電的に吸引可能な部材と複数の電極区域を有するス テータ部材を有し、前記吸引可能な部材は、作動されると、前記ステータ部材の 上に存在して誘電体材料によりそこから分離され、それにより、容量性のメモリ 素子として作動することができるメモリ装置。
10. １０．静電作動される２進素子の列と行よりなるアレイを有し、各２進素子は少 なくとも導電性の面を備えた静電的に吸引可能な部材と複数の電極区域を備えた ステータ部材を有し、前記吸引可能な部材は、作動されると、前記ステータ部材 の上に存在して誘電体材料によりそこから分離されるメモリ装置を作動作する方 法であつて、 ａ）前記吸引可能な部材を静電的に吸引して前記ステータ部材の上に存在させる ために前記アレイの選択された２進素子の電極区域に電圧を加えることによりそ の選択された２進素子を作動し、 ｂ）前記選択された２進素子の電極区域の１つに信号パルスを送ることによつて その選択された２進素子が作動されたどうかを確認し、そして ｃ）信号センサを前記選択された２進素子の他の電極区域へ接続することによつ て前記信号の存在を検出する段階を含み、前記信号は前記吸引可能な部材が前記 電極区域に容量結合する時にのみ検出可能であるメモリ装置を作動する方法。
11. １１．２進容量素子のアレイを含むメモリを電気的に読み取る方法であつて、信 号パルスを２進容量素子に送り、そして、その信号を検出することによつてその ２進容量素子が容量性の状態にあるかどうかを検出するメモリを電気的に読み取 る方法。
12. １２．素子の列と行よりなるアレイを有し、前記アレイの各素子は少なくとも第 １と第２の電極区域を有し、前記アレイの１つの列の各素子の第１の電極区域は 共に且つその列の入力リード線に接続されており、前記アレイの行の各素子の第 ２の電極区域は共に且つその行の入力リード線に接続されており、各素子の前記 第１と第２の電極区域は誘電体材料によりその素子のための電極区域から分離さ れており、各素子ごとの電極区域の上に存在しうる導電材料の有無によりその素 子がメモリ素子として作動されるメモリ装値。
13. １３．請求の範囲第１２項のメモリ装値であつて、前記電極区域のための導電材 料が静電的に吸引可能な導電部材を有するメモリ装置。
14. １４．２進素子の列と行よりなる主アレイを有し、その各２進素子はこの２進素 子が配置されている交差点おける行のための駆動電圧と列のための駆動電圧との 同時の存在により作動され、 前記主アレイの列の駆動電圧は２進素子よりなる第１の切り替えアレイにより制 御され、前記第１の切り替えアレイの各２進素子は、前記第１の切り替えアレイ の２進素子が配置されている交差点の列の駆動電圧とその行の駆動電圧との同時 の存在により作動され、前記主アレイの行の駆動電圧は２進素子よりなる第２の 切り替えアレイにより制御され、前記第２の切り替えアレイの各２進素子が配置 されている交差点の列の駆動電圧と行の駆動電圧との同時の存在により作動され る２進装置。
15. １５．請求の範囲第１４項の２進装置であつて、前記主アレイの２進素子の作動 には第３の駆動電圧の同時の存在が更に要求され、この第３の駆動電圧は２進素 子よりなる第３の切り替えアレイにより制御され、この各２進素子は前記第３の 切り替えアレイの２進素子が配置されている交差点の列の駆動電圧とその行の駆 動電圧との同時の存在により作動される２進装置。
16. １６．請求の範囲第１４項又は第１５項の２進装置であつて、前記王アレイ及び 前記第３の切り替えアレイの２進素子は静電作動の２進装置であり、その各２進 素子はステータ部材、静電的に吸引可能な部材、及び電圧を印加されると前記吸 引可能な部材を静電的に吸引する複数の電極区域よりなる２進装置。
17. １７．請求の範囲第１６項の２進装置であつて、前記第３の切り替えアレイの２ 進素子は、複数の電極区域を有するステータ部材と複数の電極区域を有するフラ ップ部材を有し、前記電極区域のあるものへの電圧印加により前記フラップ部材 は前記ステータ部材の上に存在し、それにより、駆動信号を前記主アレイへ通す コンデンサが形成される２進装置。
18. １８．複数の電極区域を有するステータ部材、少なくとも導電性の面を有する静 電的に吸引可能な部材を有し、前記電極区域のあるものへの電圧印加により、前 記吸引可能な部材が前記ステータ部材の上に存在し、誘電体材料により前記２つ の部材の電極区域が分離され、それにより、作動時にコンデンサが形成される静 電作動容量性切り替え素子。
19. １９．素子の列と行のアレイを有し、各素子が容量装置の一方の側を含む電極と 、前記電極区域の上に存在して誘電体材料により前記電極区域から分離された電 極面積とを有し、前記電極面積の導電性の材料の存在は容量装置の他方の側を含 み、完全な容量装置の有無が前記アレイのその素子の状態を決定するメモリ装置 。
20. ２０．容量装置となることができる素子の列と行のアレイを有し、このアレイの 各素子の状態が、この素子が容量装置となつているか否かにより決定されるメモ リ装置。 発明の詳細な説■