JPS62500346A - 電話交換機の交換プロセッサインタフェ−ス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電話交ＩＡＩＮの交換プロセッサインタフェース本発明は複数の端末装置を取扱 かう交換機のシステムプロセッサインタフェース装置に関する。端末装置の各々 は関連するボート回路によって、交換機の交換ネットワークに接続されている。

交ＨＡ”Ａｙトワークは交換システム；システムプロセッサに接続され、これを 相互接続する制御信号回路およびその間に制御信号をやりとりするためボート回 路の動作を制御するためのシステムプロセッサを含む関連するボート回路を相互 接続するごとによって端末！Ａ置の間のネットワーク接続を設定する。

謹員及± 蓄積プログラム制御電話交換機は電話機、ディジタル端末、パーソナルコンピュ ータおよび大規模メインフレームコンピュータを相互接続するために使用される 。電話交換機はアナログ電話機を使用している加入者の間の音声接続と同様の方 法で、これらのコンピュータ設備の間の通信接続を設定する。コンピュータ設備 はモデムによって、電話交換機の通信対に接続される。標卓の電話機もまた通信 対に接続されており、宛先のコンピュータ設備に対して呼を発生ずるのに使用さ れる。発呼の結果として、発信電話機から宛先のコンピュータ設備に対して交換 ネットワークを通して通信接続が設定される。次にユーザはモデムをオンライン に切替えて、モデムはコンピュータ設備からのディジタル信号をアナログ信号に 変換して、これは交換ネットワークによって、宛先のコンピュータ設備に関連し たモデムに伝送される。宛先のモデｌ、は受信されたアナログ信号をディジタル 信号に変換して、宛先のコンピュータ設備で使用する。従って、電話交換機は華 に二つの指定されたエンドポイントの間の通信路を提供し、これがこの場合コン ピュータ設備に接続されていることになる。

蓄積プログラム制御の電話交換システムはその動作を管理するためにコンピュー タを使用する。単一のあるいは複数の同期的に動作するシステムプロセッサが電 話交換機に接続されていて、呼設定と交換ネットワーク動作を制御する。ライン 走査、プロトコル変換等の低レベルの時間がかかる仕事を実行するために電話交 換機はハードワイヤされたマイクロプロセッサを頻用し、これによって高レベル の呼処理ルーチンを実現するためにシステムプロセッサを自由にする。

これらの二つのコンピュータ環境の間には明らかな差がある。

一方では、コンピュータは電話交換機に布線されていて固定的な電話交換機の制 御０　ｎ能を実行し、一方他の状況においては、電話交換機はアナログ電話機上 ノドの相互接続と同様の方法で顧客所有のコンピュータ設備を相互接続する。

コンピュータ端末を持った電話機の加入者が交換機を制限的にしか利用できない という問題は交換機で利用できる？）１作は交換機の製造会社によって予め組込 まれた動作だけであるということがら来る。本発明に従えば、この問題はシステ ムプロセッサのインクフェース装置がボート回路のひとつに接続されており、ひ とつのボート回路の制御信号回路を経由してシステムプロセッサ“に直接信号ア クセスできるようにするシステムプロセッサインタフェース装置によって解決さ れる。

溌Ｊ１の要約 本発明のインタフェース回路は布線接続された電話交換機のコンピュータ設備と 顧客所有の交換機によって接続可能なコンピュータ設（＋ｉｆｆの間のこのよう な差を除去するものである。汎用の通信インクフェースが提ＩＪｊされ、これが 顧客が提供した設ＯｉＩを１５ｔＱの電話交換機のシステムボ−１・回路を経由 して交換ネソ１−ワークと布線接続された電話交換機のコンピュータ設備の両方 に接続するようになっている。この汎用通信インタフェースによって、顧客は電 話交換機のプロセッサと直接交信することができるようになり、これによって顧 客に対して電話交換機の呼処理データとサブルーチンに対する直接アクセス権が 与えられる。

電話交換機には通信対を経由して端末装置にアクセスするためのボート回路が設 けられる。これらのボート回路は音声、データおよび制御信号を多重化した通信 対上のヘースバンド信号を送受する。電話交換機はこの信号の音声およびデータ 成分を交換ネットワークを通して他方のボート回路に転送し、ここから関連する 端末装置に送る。この信号の制御成分は制御ｆｆＵ信号チャネルを通して電話交 換機のシステムプロセッサに転送される。

これらのボードＪ路は限定された信号チャ皐ル通信機能だけを現在提供している 。端末装置はオンフック、オフフック、ダイヤル、リンギング、ボタンおよびラ ンプの状態のような呼設定清和だけを送受信す、も。

本発明は、電話交換機の交換ネットワークに対する既存の音声およびデータｊ） Ｆ信路だけでなく、通信対に接続されたコンピュータとシステム７°ロセソサの 間の通信路を設定するために電話交換機の既存の制御信号チャネル機能を利用す る汎用通信インタフェースを含む。コンピュータはこの汎用通信インタフェース を経由して電話交換システム中の任意の通信対に接、涜される。コンピュータは 電話交換機のシステムプロセッサと直接交信できるようになり、これによって次 のようなことが可能になる：電話交換機を直接顧客がプログラミングすること、 新らしい機能とサービスの創設、あるいは電話交換機に追加の呼処理機能を４え るごと。

この機能の例は呼処理サブルーチンとそれに関連するデータヘース（扱者コンソ ール／番号案内のような）をコンピュータに設けることである。電話交換機はこ の場合コンビニー夕と共同動作して制御信号チャネルを通してシステムプロセッ サとコンピュータの間でやりとりされる適切な信号によって呼を処理するように 、コンピュータと同期して動作する。扱者コンソールの動作の場合には、交換機 は汲者宛の呼をコンピュータに接続された電話機に転送し、同時に、制御信号チ ャネルを通してコンピュータに対して呼制御情報を送信する。コンピュータの所 にいる扱者はコンピュータが同時に適切な扱者呼処理ルーチンを実行していると きに、関連した電話機で呼を受信する。これによってコンピュータの所にいる人 は例えば扱者コンソールと番号案内の機能を組合わせて提供することができる。

扱者は被呼者の名前をコンビニーりに入れ、コンピュータは番号案内データヘー スを使用して、被呼者の電話番号を読む。コンピュータは次に、自動的に呼転送 要求メソセージを発生する。呼転送メソセージは制御信号チャネルを経由してシ ステムプロセッサに送信され、これは交換ネットワークを起動して呼を転送する 。コンピュータはこのようにしてこのようにリアルタイム性の強い仕事を与える 負荷から電話交換システムのプロセッサを開放し、現在二つの別々な機能である 番号案内と扱者サービスを統合する。コンピュータは電話交換機のどの通信対に も接続できるからこの汎用の通信インタフェース構成によって顧客に対しての融 通性を向上できる。従って、上述の例において、任意の場所の任意の従業員は任 意のときに、電話交換機の既存の扱者コンソール装置で必要となるような専用な 布線を必要とすることなく、扱者コンソール／番号案内サービスを提供できる。

図面の簡単な説明 第１図は本電話交換システムの全体のシステム構成を示すブロック図。

第２図は汎用通信インタフ二−スの詳細図；第３図は汎用通信インタフェースの 動作を制御するファームウェアの詳細図； 第４図乃至第６図は電話交換機のボート回路の詳細図；第７図は第４図乃至第６ 図を配列する方法を示す図；第８図はＤＣＰ信号プロトコルの詳細図；第９図は ＨＤＬＣメソセージフレームの詳細図である。

割里至圧服友■凱 本発明の電話交換機を第１図に図示する。本システムはその各各がボート回路１ １１−１５８に接続された複数の端末装置Ｔｌ１−Ｔ５８を含んでいる。この端 末装置は電話機とディジタル端末装置およびコンピュータ設備を含んでいる。交 換ネットワーク１０１は多数のボートデータ／制御インタフェース回路１７１− １７５に接続されたタイムスロット入替回路を含む。第１図に示した各々のボー トデータ／制御インタフェース回路（例えば、１７１）は８個のボート回路（１ １１−１１８）を取扱かい、これらのボート回路を交換ネットワーク１０１とシ ステムプロセッサ１００に接続するように動作する。交換ネットワーク１０１は システムプロセッサ１００の制御下に動作し、関連するボート回路１１１−１５ ８を相互接続することによって端末装置の間の通信接続を設定する。

濱末又叉 標準のディジタル端末ＴｌはＲ３２３２信号出力を生ずるが、これは限定された 伝送範囲しか持たない。ディジタル端末インクフェースモジュール（例えば、Ｄ ＴＩＩ）はディジタル端末ＴｌｌのＲ３２３２信号出力を反転バイポーラ変調コ ード信号に変換し、この信号は通信路ＴＲ］、１を通して大きな距離伝送されて 電話交換機のボート回路路１１１に伝えられる。ディジタル端末インクフェース モジュールＤＴＩＩはディジタル端末の完全な一部であるかあるいは既存のディ ジタル端末Ｔｌｌと関連する通信対ＴＲ１１の間に接続されている。

この信号交換の他に、ディジタル端末インタフェースモジュールＤＴＩＩは１１ １のようなボート回路とそれに関連するＴｌｌのようなディジタル端末の間のデ ータ伝送を実行するのに特定のメツセージフレームフォーマット（ＤＣＰ）を使 用する。このＤＰＣフォーマントはフレーミングビットと３つのフィールド、す なわち制御信号データを伝送するＳフィールドと情報データを伝送する二つの■ フィールドから成る。これはＩＥＥＥ１９７９通信の国際会Ｘｉ　（Ｉｎｔｅｒ ｎａｔｉｏｎａｌ　Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｃｏｍｍｕｘｉｃａｔｉｏｎ ）の会議録として出版されたＮ、アカリノ　（Ａｃｃａｒｉｎｏ）他の「ローカ ル集積音声とデータデジタル回線網へのフレームモードカスタマアクセスＪ　（ Ｆｒａｍｅ−Ｍｏｄｅ　Ｃｕｓｔｏｍｅｒ　Ａｃｃｅｓｓ　ｔｏ　Ｌｏｃａ＋Ｉ ｎｔｅｇｒａｔｅｄ　Ｖｏｉｃｅ　ａｎｄ　Ｄａｔａ　Ｄｉｇｉｔａｌ　Ｎｅｔ ｗｏｒｋ　）と題する論文に記載された周知のデータ伝送フォーマントである。

このＤＣＰデータ伝送フォーマットにおいて、■フィールドの内の一方はＰＣＭ 符号化された音声情報の伝送に使用することができ、一方他方（あるいは両方） の■フィールドはバルクデータあるいは対話データの伝送に使用することができ る。

メツセージフォーマット 電話交換機によって取扱かわれる端末装置は種々のタイプの装置でよく、第１図 に図示した端末装には同時に音声とデータの伝送機能を持つようになっている。

このシステムでは、ユーザからの音声を受信するすべての端末装置は受信された アナログ音声信号をディジタルデータセグメントの集合に変換し、その各々は８ ビ・７トのＰＣＭ符号化された音声サンプルから成っている。ディジタル信号を 発生する端末装置（例えば、キーボード）はデータメツセージを受信して発生す るが、これは−最に８ビツトより長い。これらのデータメツセージの典型的なフ ォーマット（ＩＩＤＬｃ）を第９図に図示する。ここでは各データメソセージは データメツセージの始めと終りにフラグキャラクタを含み、またデータ、制御お よびアドレスフィールドと誤り検査の目的のサイクリック冗長検査フィールドを 持っている。

１号エヱ主上 この電話交換機は二つの信号チャネルを持っており、これはボート回路によって 使用される二つのＤＰＣメツセージフレーム形式を反映している。詳しく述べれ ば、制御信号チャネル（Ｓチャネル）はシステムプロセッサ１００と端末装置Ｔ ｌｌ−７５８の間で制御メツセージ（Ｓフィールドビット）を伝送する。Ｓチャ ネルは各端末（例えば、Ｔ１１）から、関連したディジタル端末インタフェース モジュール（ＤＴＩＭ）ＤＴＩ　１、通信リードＴＲ１１、ボート回路１１１、 リードｐＨを通り、次にボートデータ／制御インタフェース回路１７１を通り、 Ｉ１０バスを経由してシステムプロセッサ１００に到る。交（＾システムはまた 情報チャネル（Ｉチャネル）を持ち、これは８ビットＰＣＭ符号化された音声信 号やバルクデータ（８ビツトバイトの形をとる）のような情報データ（Ｉフィー ルドセグメント）を交換ネットワーク１０１と端末装置Ｔｌｌ−７５８の間で伝 送する。■チャネルは各端末（例えば、Ｔ１１）から関連するディジタル端末イ ンタフェースモジュール（ＤＴ　Ｉ　Ｍ）　ＤＴ　１１、通信リードＴｒｌｌｌ 、ボート回路１１１、リードｐＨを通り、次にボートデータ／制御インタフェー ス回路１７１を通り、リードＦＡＩを経由して交換ネットワーク１０１に到る。

従って、ディジタル端末とそれに関連したディジタル端末インクフェースモジュ ールは実際のデータ信号（音声およびデータ）を制御信号と多重化する。この多 重化された信号は次に、通信対を通して関連するボート回路に送られ、ここで多 重分離される。

実際のデータ伝送は交換ネットワークによって伝統的な方法で指定された宛先に 交換され、制御信号はシステムプロセッサに与えられる。再び、これらの制御信 号は標準のオンフ、り／オフフッタの状態、ボタン操作、ランプの点滅、リンギ ング信号などで、すべての電話交換機に共通したものである。

本汎用通信インタフェースの構造と動作を存効に説明するために、既存のボート 回路、特にＳチャネルについてまず説明するものとする。

±チ」ｊ翼り工友瓜 システムプロセッサ（１００）は、起呼ディジタル端末（Ｔ１１）被呼ディジタ ル端末（７５８）に接続する過程で、ディジタル端末Ｔｌｌと７５８の相互接続 のために交換ネットワーク１０１中のタイムスロットを割当てる。交換ネットワ ーク１０１は端末装置Ｔｌｌ−７５８の間のデータ（Ｉチャネル）の伝送を制御 する。詳しく述べれば、交換ネットワーク１０１はボートデータ／制御インタフ ェース回路１７５を経由して、ディジタル端末Ｔ、５８から受信された各々の８ ビツトのデータセグメントをボート回路　１】１に送る。ボート回路１１１はこ うして受信された各々のデータセグメントをディジタル端末インタフェースモジ ュール（ＤＴＩＭ）ＤＴＩ　ｌを経由してディジタル端末Ｔｌｌに送信し、また ディジタル端末ＴＩＩからの応答データセグメントをＤＴＩＭ　ＤＴＩＩを通し て、ディジタル端末７５Ｂに送信する。ボート回路１１１はＤＴＩＭ　ＤＴＩＩ から受信された応答データセグメントをボートデータ／制御インクフェース回路 １７１を経由して交換ネットワーク１０１に送信する。交換ネットワーク１０１ は受信されたデータセグメントを記憶し、ディジタル端末ＴｌｌおよびＴ５８か らこの呼に割当てられたタイムスロットの間に受信されたデータセグメントを入 替える。この動作によって、これらのディジタル端末が相互に接続される。

旦±ヱ主土傅去ユ 制御すなわちＳチャネル伝送はシステムプロセッサ１００によって制御される。

システムプロセッサ１００は交換ネットワーク１０１に接続された各々のボート 、トランクおよびサービス回路を周期的に走査し、システムプロセッサ１００の 制御メソセージが存在するかどうかを見付ける。各走査サイクルの間で、システ ムプロセッサ１００はＩ１０バスを経由してボートデータ／制御インタフェース 回路１７１−１７５に対してタイミング、アドレスおよび制御情報を送る。各々 のボートデータ／制御インタフェース回路（例えば、１７１は）マルチプレクサ を持ち、これは各走査サイクルの間にＩ１０バスで受信された信号を解釈して、 それに伝送されたアドレス信号がボートデータ／制御インクフェース回路（１７ １）によって取扱かわれるボート回路（例えば、１１１）のひとつを示すかどう かを判定する。各走査サイクルの間でもし一致が見付かれば、ボートデータ／制 御インタフェース回路１７１は識別されたボート回路１１１を動作して、システ ムプロセッサ１００によってボートデータ／制御インタフェース回路１７１に対 して送られた制御メソセージを読む。

ボー［−回路１１１はシステムプロセッサ１ｏｏによってボートデータ／制御イ ンタフェース回路１７１に書き込まれた制御メツセージを読み、制御メツセージ をボート回路１１１中の制御メソセージレジスタ（図示せず）に与える。ボート 回路路１１１はこの制御メツセージを１時に１ビツトの割合で制御メツセージレ ジスタからディジタル端末インタフェースモジュールＤＴＩＩに送る。

ディジクル端末インクフェースモジュールＤＴＩＩはこれらの直列ビットをディ ジタル端末Ｔｌｌのコマンドに組立てる。ディジタル端末Ｔｌｌはこれらのコマ ンドに応動してランプの点灯、可聴リング信号の発生のような指示されたＦＪＪ 作を実行する。

もしディジクル端末Ｔ１．１に応答が存在しなかったり、システムプロセッサ１ ００に返送する他の制御メツセージが存在するときには、ディジクル端末インタ フェースモジュールＤＴＩＩは空きビットをボート回路１１１に送信する。もし ディジタル端末Ｔ１１がシステムプロセッサ１００に送るべき制御メツセージを 持てば、これは１時に１ビツトずつボート回路１１１の制御メンセージレジスタ に占き込まれる。ボート回路１１１はシステムプロセッサ１００に対して制御メ ツセージがディジタル端末Ｔｌｌがら到着したことを示すためにそのステータス レジスタ（図示せず）にデータレディビットをセットする。システムプロセッサ １００はＩ１０バスおよヒホートデータ／制御回路１７１を通してボート回路の ステータスレジスタを周期的に走査して、セットされたデータレディビットをめ る。“１”が見付かったとき、システムプロセッサ１００はボート回路１１１の 制御メンセージレジスタに記憶された制御メツセージを読み、ステータスレジス タ中のデータレディビットをリセットする。

本発明の汎用通信インクフェースは制御信号チャネル（Ｓチャネル）を使用して 、通信対に接続されたコンピュータと電話交換機のシステムプロセッサの間の直 接通信リンクを提供する。この目的で使用されるコンピュータは、例えば、フロ ッピーディスクメモリーを持つパーソナルコンピュータで良い。パーソナルコン ピュータとシステムプロセッサの対話を理解するには、ボート回路について詳細 に調べなければならない。これを実行するために、汎用ボート回路について説明 する。この説明は電話交換機と典型的なディジタル端末接続の理解のためであり 、この基礎の上で、汎用通信インタフェースの説明を行なう。

凪二、ｈｔｉｒｉ匂辻ゴ（ＬＡ 第４図、第５図および第６図は第７図に図示するように配置されて、第８図に図 示したＤＣＰフレームフォーマットでＳビット信号メソセージを受信し、発生す ることに関連したボート回路に力点をおいて、ボート回路の詳細を図示している 。

通信対ＴＲ１８は関連する端末装置であるコンピュータ７１８への１６０キロビ ット／秒のデータリンクを形成する。１６０キロビツトの周波数は２０ビツトの メソセージセグメント（第８図に図示する）をコンピュータＴ１．８とボート回 路１１８の間で８Ｋｔｌｚの周波数で送信することから生ずる。交代バイポーラ 変調がデータ信号を伝送するのに使用される。

μ活ｌ ボート回路１１Ｂの受信部の動作についてまず説明する。コンピュータＴ１８か らのメツセージセグメントは、ＤＣＰフレームフォーマットで受信されて、通信 対ＴＲ１８を通してライン受信器４０１に与えられる。ライン受信器４０１は各 々の受信されたメツセージセグメントのフレームビットから同１υ１をＬＷ　Ｒ し、り一ド４０２を通して残りのフィールドを（Ｓフィールドと二つの■フィー ルド）を直列形式でフレームデマルチプレクサ４０４に与える。ライン受信器４ ０１の同期回路は受信クロ・ツク信号を発生し、これをリード４０３を通してデ マルチプレクサ４０４の制御部、受信フォーマツタおよびクロック検出器４０８ に与える。

ライン受信器４０１は受信信号を通信対ＴＲｌ８の雑音環境から分離して、これ をデマルチプレクサ４０４の入力に与えられる論理レヘル信号に変換する。デマ ルチプレクサ４０４はＳフィールドと二つの■フィールドを多重分離する。二つ の！フィールドの情報はコンピュータＴ１Ｂからのデータ信号を形成する。この データ信号はり一ドＲＩ＋　とＲＩ２を経由してマルチプレクサ４０５に延長さ れ、これは信号を多重化し、これを時分割多重化されたバスＰＣＭに与える。各 々の■フィールドは時分割多重バスＰＣＭの異るタイムスロットを占有し、従っ て、各々の■フィールド中の情報はそれに関連したタイムスロットが生ずるたび に、直列に送出される。この情報は通常のタイムスロ・ノド入替機能を実行し、 各々のＩフィールドをその呼の宛先であるボートに接続するシステムのタイムス ロット入替ｖ装置に与えられる。本発明はＩフィールド情報の処理あるいは交換 には関与していないので、ここではこれ以上詳細に述べることはしない。スイッ チマルチプレクサ４０５から、バスＰＣＭへのインタフェースは、スイッチマル チプレクサ４０５とスイッチデマルチプレクサ４４８を制御するためのデータお よびクロック信号を共に含んでいる。

Ｓフィールド情報は第８図のメソセージセグメントのｌビ、トを含み、リード４ ６０を経由して受信フォーマット４０７に与えられる。リード４６０はＳフィー ルド情報を伝送する８キロビット／秒の直列チャネルを含む。受信フォーマツタ ４０７はこの信号に対する従来のフラグ検出動作を実行する。すなわち、これは ０のあとに６個の１が続き、そのあとに０があるような第９図に示すパターンを 探し、リード４６０上にフラグが現われている間はそのパターンに同期する。受 信フォーマット４０７がフラグ以外のシーケンスを検出すると、これは信号メツ セージキャラクタが受信されたときであるから、これはフラグ以外のバイトの各 々に対して直並列変換の実行を開始する。フラグ以外のキャラクタが受信されて いる間は、受信フォーマツク４０７はこれが５個の“１”のあとに０が続くシー ケンスを検出したときにはいつでも、通常のＯ削除の機能を実行する。メソセー ジキャラクタがフラグキャラクタの受信と混同しないようにするために、これは ＨＤ　Ｌ　Ｃのプロトコルに従って実行される。受信フォーマツタ４０７はフラ グ以外のキャラクタについてこの直列から並列への変換を実行している間に、各 メツセージの終りで、フラグキャラクタの受信を検出する。これは次に信号を生 し、これはり一ド４１２を通して与えられて、受信されたキャラクタについての メソセージの終りを指定する。この終絡はＲＣＶＥＯＮ　（受信メツセージ終了 ）と呼ばれている。受信フォーマツタ４０７は各キャラクタが並列形式に形式さ れたあと、これはり一ド４１１に与え、これから受信ＰＩＦＯ４１４に与えられ る。受信フォーマツク４．０７はまたリード４１３を通して、ＰＩＦＯ４１４へ の留りのストローブを制御するための信号を発生する。リード４１３上の信号は り一ド４１１と４１２上の信号と同時に現われ、従ってこれはＦＩＦＯ４１４に ストローブすることができる。

言ＦＩＦＯ４，１４ 受信ＦＩＦ０４１４は４８ワードの９ビフト／ワードノＦＩＦＯとれたキャラク タを表わす８ビツトと各々の受信されたキャラクタ力（メツセージのＨ１＆のニ トヤラクタであるかと′う力）を示すリード４１２上の“メツセージ終了”信号 を表わす１ビツトである。受信ＦＩＦＯ４１４の入力に与えられたキャラクタは 通常の方法で受信ＦＩＦＯ４１４の出力に与えられる。これらの８ビツトはリー ド４１Ｇを通して、３状襲ゲート４１７に与えられる。各キャラクタに関連して メソセージ終了信号はリード４１９を通してカウンタ４２１に与えられる。メソ セージ終了信号はキャラクタが実際にメツセージの最終キャラクタであるときに だけ生じ、そのとき、メツセージ終了信号はカウンタ４２１を計数値１だけ増分 する。

３状態ゲー１−４１７はり一ド４２０上のレジスタ読み出し信号によって付勢さ れる。この信号はシステムプロセッサ１００によって発生され、システムプロセ ッサ１００がＦＩＦ○４１４の内容を読みたいと思ったときに、Ｉ１０バスを通 し、ボートデータ／制御インタフェース回路１７１とリードＤＡＴＡを通して、 ボート回路１７１に与えられる。システムプロセッサ１００は上述した動作を実 行するために、この経路を通してアドレスデコーダ４３３に一義的なアドレス信 号を与え、これを動作してＦＩＦＯ４１４とゲート４１７に延びたり一ド４２０ 上に出力を生ずる。

第４図、第５図および第６図に図示したボート回路１１１を含む各ボート回路に は、複数のＩ１０バスアドレスが与えられている。

種々のアドレスはそのボート回路が実行できる種々の機能を表わしている。特定 の機能はデコーダ４３３に関連するＩ１０バスアドレスを与えることによって開 始される。従って、Ｆ　Ｉ　Ｆ　０４１４からキャラクタを読み出すために、シ ステムプロセッサ１００はリ−１”　４２０に関連したボートアドレスをＤ　Ａ 　Ｔ　Ａリードを通してアドレスデコーダ４３３に与える。アドレスデコーダ４ ３３はこのアドレスに応動して、リード４２０を駆動し、ＦＩＦ○４１４の出力 におけるキャラクタをリード４１６を通して、ゲート４１７を通してリードＤＡ ＴＡに与える。このキャラクタは次にボートデータ／制御インタフェース回路１ ７１とＩ１０バスを通してシステムプロセッサ１００に与えられ、これはこのキ ャラクタを記憶し完全なメツセージが完成されるまで他のキャラクタを記憶する 。

レジスタ読み出しリード４２０はＦＩＦＯ４１４の０ＵＴＳＴＢ端子に延びてい る。ＰＩＦＯ４１４はこの信号の前縁に応動してＦＩ　ＦＯ４１４に記憶された 次のキャラクタに進み、従ってこれは次のレジスタ読み出し動作で読むことがで きる。従って、リード４２０上のレジスタ読み出し信号は二つの機能を実行する 。第１はゲート４１７を動作してＦＩＦＯ４１１１上にそのときあるキャラクタ をリード４１６を通して出力し、ゲート４１７を経由してＤＡＴＡリードに与え ることである。レジスタ読み出し信号の前縁によって、ＦＩＦＯ４１４中の次の キャラクタはＦ　Ｉ　Ｆ　０４１４の出力に進められる。

ＦＴＦ０４１４の９番目のビットはリード４１９上のメツセージ終了ビットであ る。この信号は二つの機能を実行する。第１の機能はステータスゲート４２６の 入力にメツセージ終了読み出し信号を与えることである。ステータスゲート４２ ６は、システムプロセッサ１００がボート回路１１１に対してステータスレジス タ読み出し機能を実行したときに、読み出すことができる。ステータスゲート４ ２６は一義的なアドレスを持ち、システムプロセッサ１００がこのアドレスをｒ １０バスに与えたときに、アドレスはデコーダ４３３によって復号され、デコー ダは付勢信号を１ノ−ト４２９を通して与えて、ステータスゲート４２６を付勢 する。

ステータスゲート４２６は存在する信号をリード４１９に与え、ＤＡＴＡリード に与えて、システムプロセッサ１００に送信する。

ＩＪ　−Ｆ’　４２９の付勢によってステータスレジスタデー１−４２４乃至４ ２９のすべてが付勢される。

リード４１９上のメツセージ終了読み出し信号ビットの第２の機能はＲＭ　Ｓ　 Ｇカウンタ４２１を減分することである。カウンタ４２１はそのときＦＩＦＯ４ １４の中に記憶されているメツセージの数を示す計数値を有している。カウンタ ４２１はリード４１２中のメツセージ終了受信信号によって増分され、リード４ １９を通してＦＩＦＯ４１４からメソセージ終了読み出し信号が読み出されたと きに減分される。従って、カウンタ４２１の現在の計数値はＦＩＦＯ４１４中に 現在記憶されている完全なメツセージの数を表わす。リードＤＲ上のカウンタ４ ２１の出力はシステムプロセ、す１００がステータスゲート４２１−４２８を走 査したときに、データ’１Ｎ（ｌｉ＃完表示を読み出すようにすることを許す信 号である、リード４２２が付勢信号を伝送したときにＤＲ倍信号ゲート４５８を 通して延長され、ここからこの信号はり一ド４０６を通して走査レジスタゲート ４２３とゲート４２５の入力に延ばされる。

システムプロセッサ１００はＩ１０バスに適切なアドレスを与えることによって 、レジスタゲー１−４２３あるいはＦＩＦＯ４１４のいずれかを読むことができ る。これらのいずれかのアドレスはデコーダ４３３によって復号される。デコー ダ４３３の適切な出力は付勢されて、適切な４２３あるいは４１７のような３状 態ゲー１−を動作し、データがＤ　Ａ　Ｔ　Ａ　ＩＪ−ドに与えられるようにす る。

システムプロセッサ１００は第４図、第５図および第６図のボート回路に対して メソセージを発生して書き込み、コンピュータＴ１８に送る。これはボート回路 路１１８の書き込み部分を利用して実行される。ボート書き込み動作についてシ ステムプロセ・７す１００が実行する第１のステップは送信ＦＩＦＯ４４０が満 杯であるかメツセージを受信できるかを判定することである。もしＦＩＦＯ４４ ０が満杯でなければ、システムプロセッサ１ｏｏはメツセージの第１のバイトを ボート回路１１８に書き込む。システムプロセッサ１００はまずＩ１０バスに通 切なアドレス信号を与えることによってこの状態を実行する。与えられる信号は ボート回路１１８の書き込み部にいずれが接続されているかを示す信号である。

デコーダ４３３はこのアドレスを復号し、リード４３５上にＷｒ！ＥＧ信号を発 生する。この信号は３状態ゲート４３４を付勢し、これによってそのときＩ１０ バス上にあるメンセージ情報はゲート４３４を通り、リード４５７を通−、てＦ ＩＦＯ４４０の入力に与えられる。リード４３５上のごの信号ばまたＦ　Ｉ　Ｆ ○４４０のｌＮ５ＴＢ入力に与えられて、そのときり一ド４５７上にあるメソセ ージ情報をＦｒＦＯ４４０にストローブする。

このときＰＩＦＯ４４０にストローフ゛されるのは第９ビ・ンＩ・、すなわち、 メツセージ終了書き込みピントであり、これはり−ト′４３６を通してＦＩＦＯ ４４０に与えられる。この信号はこのビットに関連したキャラクタは送信された メツセージの最終のキャラクタであることを示す。システムプロセッサ＋００は メソセージの各キャラクタをＦＴＰＯ４４０に順次に吉き込む。メツセージの最 終キャラクタをＦＩＦＯ４４０の入力に書き込む直前に、システムプロセッサ１ ００はゲー１−４３２を通して制御レジスタ４３１に書き込み、これはり一ド４ ５９を駆動して、リード４３６上にツノセージ終了書き込み信号を発生ずる。こ の信号はメツセージの最終バイトがＷＲＥＧ信号によって、リード４３５にスト ローブされると同時にＦＩＦＯ４４０にストローブされる。リート４３６上の信 号はり一ド４３５上のＷＩ？ＥＧ信号の後縁によって最後のハイドがＦＩＦＯ４ ４０に書き込まれたあとで、自動的にす七）卜される。

辺上Ｆ　Ｉ　Ｆ　Ｏ４４０ 送信１）　Ｉ　Ｆ　０４４０は９ビツト／ワードの４８ワードのＦＩＦＯとして 構成されている。９ビツトの内の８ビットはキャラクタ情報を表わし、各ワード の第９ビツトはメツセージ終了書き込み信号の有無を表わす。送信Ｆ■ＦＯ４４ ０はＷＢＦと呼ばれる書き込みバッファ満杯出力を持つ。ＰＩＦＯ４４０の４８ ワードがすべて満杯であれば、ＷＢＦ信号はり一ド４３０を通してステータスレ ジスフゲート４２７に与えられる。このゲートはＦＩＦＯ７ＩＯ４に書き込む前 にシステムプロセッサ１００によって周期的に読み出される。ＰＩＦＯ４４０が 満杯になったときに、ゲート４２７の出力はシステムプロセッサ１００に対して 、ＦＩＦＯ４４０はしばらくの間それ以上のハイドを受理できないことを知らせ る。メツセージ書き込みの途中で、もしＦＩＦＯ４４０が満杯であることがわか れば、システムプロセッサ１００はメソセージの残りを待行列に入れ、先に格納 されたメソセージが送出されてＦＩＦＯ４４０が少くともあと１バイトを受理で きるようになるまで、負荷を止める。

ＦＩＦ０４４０の出力はり一ド４４１と４４２に与えられる。

リード４４２は８ビツトで表わずキャラクタ情報を伝送し、リード４４１はメソ セージ終了ビツトをＩ方送する。ＦＩＦＯ４４０はリード４４３を通して送信フ ォーマット４４５からストローブ信号を受信する。リード４４２上のキャラクタ 情報とり−ドル４１上のメツセージ終了信号は送信フォーマツタ４４５の入力に 与えられる。

送信フメーマソタ４４足 送信フォーマツタ４４５は通常はＦＩＦＯ４４０にメソセージが存在しないとき には、接続する顧客電話機に対してチャネルを通してフラグキャラクタを連続的 に発生して送信する。このときに送信フォーマツタは０と６個の１と０から成る フラグキャラクタを次々に発生する。ＰＩＦＯ４４０が空でないときには、送信 フォーマツタ４４５はＦＩＦＯ４４０からのキャラクタを取り出し、これをＳチ ャネルを通して送信プロセスを開始する。この動作は受信されたキャラクタにつ いて並直列変換とトランスペアレンジ−を確保するのに必要なＯ挿入状態を実行 する。従って、送信フォーマツタがリート４３９を通して送信フォーマツタ４４ ０が空でないことを判定したときに、まずフラグキャラクタを送出し、次にフラ グキャラクタの送信の終りで、これはストローブ信号を発生し、これはり−Ｆ　 ４４３を通してＦＩＦＯ４４０に与えられる。この信号は送信フォーマツタ４４ ５の内部ではり一ド４４２上のキャラクタ留部とリード４４１上のメソセージ終 了信号を送信フォーマツタ４４５に格納するために使用される。このストローブ 信号の後縁はＦＩＦＯ４４０を歩進させ、ＰＩＦＯ４４０中の次のキャラクタを ＦＩＦＯ出力に運びために使用される。

送信フォーマツタ４４５ば受信された情報に対して並直列変換を実行する。これ はまたり−Ｆ４４６を通してフラグ以外のキャラクタを送出しているときにＯ挿 入機能を実行する。すなわち、メツセージの送信されたビットの流れに５個の連 続した１が存在すれば、送信フォーマツタ４４５は５番目の１と次の送信される ビットの間に０を挿入する。従って、送信フォーマツタ４４５はそれが受信した 各キャラクタを送出し、各キャラクタに関連したメツセージ終了ビットをチェッ クする。メツセージ中の最後のキャラクタがＦＩＦＯ４４０から受信されたとき 、リード４４１は１セツトされる。これは送信フォーマツタ４４５に対して、こ のキャラクタがメソセージ終了であることを示し、送信フォーマツタ４４５はこ のキャラクタのあとフラグを挿入する。送イ３フォーマツタ４４５はこれを実行 し、次にリード４４４上の送信空き信号をチェックする。もし空き信号が存在す れば、送信フォーマツタ４４５は送信フラグの発生を継続する。もし空きフラグ が存在しなければ、送信フォーマツタ４４５は次にＦＩＦＯ４４０からの次のキ ャラクタを読み取る。この新らしい信号は次のメツセージの第１のキャラクタで ある。送信フォーマツタ４４５は次のメツセージの第１のキャラクタがもし存在 すれば、これを処理し、」−述したのと同様の方法で、以下のメツセージのすべ ての他のキャラクタを処理する。

システムプロセッサ１００は制御レジスタ４３１の中に初期化ビットを書き込む ことができる。このビットによってメツセージカウンタ４２１および４３８とＦ ［ＦＯ４１４および４４０はクリアされる。これはポート回路１１８から実効的 にすべての情報を除去する。

リード４０９はクロック検出器４０８をステータスレジスタゲ−１４２４と接、 続する。クロック検出器４０８はリード４０３上のクロ、クバルスをライン受信 器４０１から受信する。このとき、クロック検出器４０８はリード４０９を通し てＯをレジスタゲート４２４に与える。これはシステムブロセノ４ｊ■００がレ ジスタゲー）４２４−４２８を読んでいるときに、受信データの流れから誘４さ れたクロックパルスが】ｍ信対ＴＲ１８を通してライン受信器４０１によって受 信され、リード４０３を通して検出器４０８に与えられていることをシステムプ ロセッサ１００が判定できるようにする。これがシステムの正常の動作状態であ る。もし何かの理由で、ライン受信器４０１がデータの流れを受信できなくなる と、検出器４０８はクロックパルスを受信せず、リード４０９を１にセットし、 システムプロセッサ１００がゲート４２４を読んで、この条件を判定できる。例 えば、関連した端末装置Ｔｌｌが通信対ＴＲＩＩから切断されたとき、この条件 が生ずることになる。

リード４２２はＡＮＤゲート４５８の下方の入力を制御レジスタ４３１に接続す る。この経路は通常は制御レジスタによって付勢状態に保たれる。これはゲート ４５８を付勢し、カウンタ４２１のＤＲ比出力リード４０６を通して走査レジス タゲート４２３に与えられるようにする。このデータ準備完信号はシステムプロ セッサ゛１００に対して少（ともひとつのメソセージがそのとき受信ＦＩＦＯ４ １４に入っていることを知らせる。

アドレスデコーダ４３３はフリップフロップを含み、従ってアドレスが適切な制 御信号と共にシステムブロセ、す１００によってＩ／○バスに与えられたときに 、これらの制御信号はアドレスをデコーダフリツブフロップにラッチする。これ らのフリップフロップの出力はアドレスを復号し、各々の異るアドレスに一義的 な出力信号を与える回路に延びている。これらの出力信号のひとつはり〜ド４５ ９に延びる。この信号はデータがＩ１０バスに現われ、データを制御レジスタ４ ３１のラッチにストローブするのに使用される。このデータは制御レジスタ４３ １にランチされるから、保持されることになる。制御レジスタ４３１は後述する システムブロセノ４Ｊ′１．００によって制マゴｎされるボート回路１１１の状 ！声を３己土ａするフリップフロップ送信ツノセージカウンタ４３８は受信メソ セージカウンタ４２１と同様に動作し、ＦＩＦＯ４４０が完全なメソセージを現 在含んでいるかどうかを示す。送信メンセージカウンタ４３８はメソセージがＦ ＩＦＯ４４０に入れられときに、リード４３６を通して増分される。送信メソセ ージカウンタ４３８はメツセージがＦＩＦＯ４４０から読み出されるときにリー ド４４１を通して残分される。

送イ３フォーマツタ４４５の出力はり一ト′４５６を通してフレームマルチプレ クサ４４９に延長される。スイッチデマルチプレクサ４４８はハスＰＣＭ上のＰ ＣＭタイムスロット信号を受信し、それに割当てられたタイムスロットからボー ト回路１１８によって使用する■１および■２フィールドの信号を分離し、これ をリード４５３および４５４に与える。送信メソセージカウンタ４３８の出力は り一ド４３９を通して送信フォーマ、り４４５に延び、これは送信メツセージカ ウンタ４３８の内容が０になったとき、これを知らせる。これはＦＩ　Ｆ　Ｏ　 ４　４　０にはメツセージは含まれず、送信フォーマツタ４４５はフラグキャラ クタを発生ずべきことを意味する。

１１、１２信号はリード４５６上の直列化されたＳヂャネルビソトと共にフレー ムマルチプレクサ４４９によって受信される。

各フレームで１回、フレームマルチプレクサ４４９は８ビットの■１フィールド と、８ピッ１−の１２フイールドと、１ピノ１〜のＳフィールドをフレーミング 信号に挿入し、これをリード４５２を通してライン送信機４５０に与え、これが Ｆフィールドビットを追加する。ここから結果として得られた第８図の２０ビツ トのフレームは通信対ＴＲ１Ｂを通して、コンピュータＴ１８に延びる。

ライン送信機４５０とフレームマルチプレクサ４４９はクロック発生器４５５か らの出力信号の制御下に動作する。スイッチデマルチプレクサ４４８はその制御 信号をハスＰＣＭから受信する。

級通ー信インタフェースーｉ２皿 本汎用通信インタフェースは通信対ＴＲＩＢに接続され、コンピュータＴＩ８と 電話交換機の間に２木の通信路を設定するように動作する。通信路の一方は音声 通信チャネルであり、これはコンピュータＴ１８に関連した電話機のハンドセ− ／　ｔ−　２　０　９から電話交換ネットワーク１０１に延びる。他方の通信路 はデータ通信チャネルであり、これは電話交換機のＳ（制御信号）チャネルを経 由して、コンピュータＴ１８からシステムプロセッサ１００に延びている。これ らの２木の通信路は第８図のＤＣＰフォーマットの通信対ＴＲ１８に多重化され た２木のチャネルを交換することによって形成される。すなわちＳ（制御信号） チャネル；ｆ（情報チャネル）であり、後者はＰＣＭ符号化された音声のための １１とデータのための１２の二つのサブチャネルから成る。汎用通信インタフェ ースは■２とＳチャネルの信号を直接ＲＳ２３２コネクタの対を経由してコンピ ュータＴＩ８に与え、一方１１チャネルの信号はＣＯＤＥＣ２０７を通して音声 ）ｊ１信のために電話ハンドセント２０９に与えられる。従って、汎用通信イン タフェースはＳチャネルのメツセージに対して完全に透明である。汎用通信イン タフェースは単にコンピュータ′「１８に対してＳチャネルを通してシステムプ ロセッサ１００に対して直接アクセスできるようにする。

汎用通信インタフェース（第２図に図示）は多数のインタフェースとプロトコル 交換装置を含むマイクロコンピュータ’ｒｌＱ御の回路である。コンピュータ７ １８はＥＩＡ制御、ＡＳＣＩＩデータおよびタイミング信号を発生し、これはプ ロトコル変換回路２０２によって、Ｒ３２３２信号から、５ボルトの論理信号レ ヘルに変換される・プロトコル変換回路２０２はまたコンピュータＴ１８から受 信された信号をマイクロプロセッサ２０５と互換性のあるフォーマットに変換す る。プロトコル変換回路２０２および２０４は市販の素子である。これらの素子 はＩＢＭのハイシンクあるいはＮＤＬＣプロトコルを持つ信号を伝送する高速通 信線をマイクロプロセッサ２０５のようなマイクロコンピュータシステムに接続 するように動作する。プロトコル交換回路（２０２および２０４）はコンピュー タ７１８のような接続された装置に対する二本の独立な直列受信／送信チャネル を実現する。直列チャネルは直列プロトコル（ＨＤＬＣ）を持つ信号を伝送し、 プロトコル変換回路２０２は直列プロトコルを復号して、そごに含まれたメツセ ージを受信バッファ（図示せず）に記憶する。マイクロプロセッサ２０５は受信 バッファの内容を周期的に読み出し、ＨＤ　Ｌ　ＣプロＩ・コルに変換して直列 チャネルを通してコンピュータ７１Ｂに送信するように、プロトコル変換回路２ ０２中の送信バッファにメツセージを書き込む。マイクロプロセッサ２０５によ って処理されたこれらのメソセージは上述した１ビツトのＳチャネルメソセージ と８ビツトのＩチャネルメソセージである。同様に、プロトコル変換回路２０４ はディジタルラインインタフェース回路２０３を通して通信対ＴＲ１８と接続さ れる。

メモリー２０６に記憶されたプログラム命令はＳチャネルで使用されるＨ　Ｄ　 Ｌ　Ｃプロトコルを取扱かう。実際Ｓチャネルには２木の制御サブチャネルがあ り、各１チヤネルに対応して１本の制御サブチャネルがあるようになっている。

マイクロプロセッサ２０５はこれらのＳチャネル（３１、Ｓ２）の各々について 別々のプロトコル状咋を保持するようになっている。

プロトコル変換回路２０４はコンピュータＴ１８からデータが受信されてないと きには空きフラグを発生する。これらの空きフラグはディジタルラインインクフ ェース２０３によって周期的に読み取られてＩチャネル（ボー）・回路１１１、 ボートデータ／制御インタフェース回路１７Ｉ）を通して交換ネットワーク１０ １に送られる。しかし、コンピュータＴ］８が一度データメソセージの送信を開 始すると、プロトコル変換回路２０４は受信されたデータメツセージをフォーマ ット化し、これをプロトコル変換回路２０４中のデータメソセージメモリー（図 示ぜず）に８ビツトの増分で記憶する。

ディジタルラインインタフェース２０３は通信リードＴＲ１８を経由して汎用通 信インタフェースをボート回路１１８に接続する。ディジタルラインインタフェ ース２０３は制御回路（図示せず）とボート回路１１８によって通信リードＴＲ １８を通して汎用通信インタフェースに直列に送信されたメンセージフレームか らクロック信号を回復する位相制御ループ（図示せず）を含んでいる。これらの 回復されたクロック信号はディジタルラインインタフェース２０３によって使用 され、ボート回路１１８からメソセージフレームを受信し、ボート回路１１８に 直列に送信するようにメツセージフレームを発生する。

プロトコル変換回路２０４のデータメツセージメモリーからのフォーマット化さ れたデータメソセージの時点で、ディジタルラインインタフェース２０３は二つ の８ピツＩ・バイト（１１および＋２＞を読み取る。同様に、ディジタルライン インタフェース２０３はプロトコルに変換回路２０４中のマイクロプロセッサに よって記憶された制御メツセージの時点で、１ピッＩ−（Ｓ）を読み取る。ディ ジタルラインインタフェース２０３は第８図のメツセージフレームを生成するた めに二つの８ビ、トのデータバイト（１１および１２）と１ビツト（Ｓ）の制御 メソセージを組合わせる。結果として得られたメソセージフレームは通信リード ＴＲ工８を経由して直列の形式でディジタルラインインタフェース２０３によっ てボート回路１１８に送られる。

ボート回路１１８によって汎用通信インタフェースに送られたメツセージフレー ムは汎用通信対インタフェースによって逆に受信され復号される。ディジタルラ インインタフェース２０３は通信リードＴＲ１Ｂを通してボート回路１１８によ って直列に送信されたメツセージフレームを受信する。ディジタルラインインタ フェース２０３は受信された８ビツトのデータバイトと制御ビットをプロトコル に変換回路２０４に記憶する。マイクロプロセッサ２０５は８ビツトの増分でプ ロトコル変換回路２０４から制御メツセージを受信し、これを解釈する。もし制 御メソセージによってコンピュータ７１８に信号を与えることが要求されれば、 マイクロプロセッサ２０５は制御メソセージをプロトコル変換回路２０２に格納 して、制御メツセージはコンピュータＴ１８に転送される。プロトコル変換回路 ２０２はマイクロプロセッサ２０５から二つの８ビツトデータバイトを読み、こ れをＥＩＡインタフェース２０１を通してコンピュータＴ１８る送信する。プロ トコル変換回路２０２は伝送の正確さを保証するために受信されたデータメソセ ージのＣＲＣコードを計算する。

■通信インタフェースのソフトウェア−％３１’ｆｆｌメモリー２０６に記憶さ れるプログラム命令すなわちソフトウェアを説明図の形で第３図に図示する。第 ３図に示すように（角をまるめたポクス）、マイクロプロセッサ２０５によって 実行されるタスクは６種ある。

１、　メインルーチン（３００） ２、　コンピュータのエンキューハンドラ（３０１）３、　コンピュータのデキ ューハンドラ（３０２）４、交ｔＡａのエンキューハンドラ（３０３）５、交換 機のデキューハンドラ（３０４）６、　タイマ 図に示すように、次のようなデータ構造もある。

１、　システムプロセッサ１００からコンピュータＴ１８へのメソセージのため の８１およびＳ２メツセ一ジ待行列（３０６，２、コンピュータＴ１Ｂに送られ るメツセージのためのＰＣへの待行列（３０８） ３、　コンピュータＴ１８から受信されたメソセージのための８１およびＳ２メ ソセ一ジ待行列（３０９，３１０）４、　システムプロセッサ１００に転送され たメツセージのための交換機へのメソセージ待行列（３１１）５、３１およびＳ ２チヤネルの各々のＩＩ　Ｄ　Ｌ　Ｃ的なプロトコルのためのプロトコル状態情 報（３１２，３１３）６、　システムプロセッサ１００に送ることができるすべ ての可能なメツセージのためのテンプレートの集合（３１４）待行列ハンドラタ スクとタイマタスクの各々は割込みハンドラとして実現されている。タイマ３０ ５の仕事ばＳチャネルの各々についてカウンタを減分するから、メインルーチン はプロトコルのタイムアウトがあるかどうかを判定することができる。

メインルーチン（３００）は実行すべき仕事があるかどうかを連続的にチェック する無限ループである。メインルーチンの読んだ待行列のいずれかが空きでない ときには、実行しなければならない仕事が存在することになる。これらの待行列 はコンピュータＴ１８からのＳｌおよびＳ２待行列（３０９，３１０）とシステ ムプロセッサ１００からのＳｌおよびＳ２待行列（３０６，３０７）で、これは それぞれコンピュータＴ１８あるいはシステムプロセッサ１００で生じたメツセ ージを含んでいる。

交換機エンキューおよびデキュータスク（３０３，３０４）の仕事はシステムプ ロセッサ■ＯＯとの間でＳチャネルメツセージを送受信することである。プロト コルコンバータ２０２からＳチャネルのメツセージハイドを受信するときに、デ キュータスク（３０３）は対話していつメソセージの終りが到着するかを判定す る。次にデキュータスク（３０３）はメツセージそのものを読み、Ｓｌチャネル あるいはＳ２チヤネルのいずれを通してメソセージが到着したかを判定する。こ の時点で、デキュータスクはＳチャネル番号とメソセージの大きさを付ける。さ らに、マイクロプロセ、す２０５は待行列う・イタのポインタを調整してメイン ルーチンがメツセージが待行列（３０６，３０７）にあることが判定できるよう にする。

メインルーチン（３００）は交換機人力キュー（３０Ｇ、３０７）の一方が空で なく、これを検出する。ある種のメソセージはプロトコルを満足するだけのため に交換機から受ｆδされる。

この種のメツセージが受（３されたときにはメインルーチン（３００）によって プロトコルを満足するための適切な動作が行なわれる。

他のメソセージはコンピュータＴ１８るよって解釈されるべき情報メツセージで ある。この場合に、メインルーチン（３００）はこのメツセージをＰＣへの待行 列（３０８）に移動し、特定のＳチャネルで使用するＨ　Ｄ　Ｌ　Ｃ的なプロト コルを満足するのに必要なすべての機能を実行する。通常はメツセージテンプレ ートに適切なシーケンス番号を付け、これを交換機への待行列（３１１）にエン キューし、タイムアウトカウンタをリセットすることによって確認信号がシステ ムプロセッサ１００に返送される。ＰＣエンキュータスク（３０１）はここでメ ソセージをエンキューし、これをプロトコル変換器２０２を経由してコンピュー タ７１８に与える。

ＰＣデキュータスク（３０２）は直列ポートを経由してコンピュータＴ１Ｂから メツセージを読み、（プロトコル変換器２０２）　。

これを先に交換機デキュータスク（３０４）について述べたのと同様の方法でデ キューする。この場合には二つのフォーマントが存在することに注意していただ きたい。

１、　システムプロセッサ１００に行くべき“実際の”Ｓチャネルメンセージ（ Ｓチャネルメソセージフォーマット）２、　汎用通信インタフェースによって解 釈されるべきコマンド。

汎用通信インタフェース制御メツセージの例は、汎用通信インタフェースに対し て、音声路を通してタッチトーン信号を送信するものである。これはそれによっ て音声呼についてのダイヤルを実ｔテする方法である。

もしメツセージが汎用通信インタフェースのコマンドとして解釈されれば、これ はマイクロプロセッサ２０５によって実行され、さもなければ、これは交換機へ の待行列（３１１）に出される。

交換機エンキュータスク（３０３）は次にＤＣＰリンク（通信対ＴＲ１８）を通 してこれをシステムプロセッサ１００に送出する。

メインルーチン＜３００）はまた周期的に３１およびＳ２チヤネルのタイムアウ トカウンタの値を、Ｓ１状態、Ｓ２状１１Ｌｉ　（３１２，３１３）を検査し、 プロトコルタイムアウトの存在を判定する。

もし存在すれば、適切な動作が実行される。

これによって汎用通信インタフェースはコンピュータＴ１８とシステムプロセッ サ１００の間の直接の通信チャネルを実現する。

コンピュータ７１８とシステムプロセッサ１００の間の信号プロ１〜フルの不整 合はプロトコル交換装置２０２．２０４の選択によって処理され、プロトコル変 換装置２０２．２０４の間のメ・７セージの転送はメモリー２０６に記憶された プログラム命令の制御下で動作するマイクロプロセッサ２０５によってＵＮＩ　 御される。マイクロプロセッサ２０５は必要なメツセージ待行列を作り、プロト コル変換デバ・イス２０２．２０４の動作を調整する。この構成によって顧客に よって提供されたコンピュータ設備と電話交換機のシステムプロセッサの間に存 在する障壁が除かれることになる。

以上本発明の特定の実施例について開示したが、添付の請求の範囲の中で種々の 構成上の変更は可能であり、また意図されている。以上の要約および明細書に含 まれている事項に限定する意図はない。以上の装置は本発明の原理の応用を例示 するものにすぎない。本発明の精神と範囲を逸脱することなく他の構成を当業者 はｉｊｌ常に工夫できる。

Ｆ／６４ 妬 ＦＩ６．５ 国際調査報告 ｌｓ＋ｅＩ、ｌ＋。。６．［、。ｏｌｌｃｌ＋：。、。ＰＣＴ／ＵＳ　Ｂ５１０ １６８０ＡＮＮＥＸＴｏ’１ｎ２ＩＮＴＥＦＬ）＋１へＴｌ０ＮＡＬＳＥ、’ｌ ＲＣＨＲＥＰＯＲＴＩＪＮ

Claims (5)

【特許請求の範囲】
1. １．各々が交換機の交換ネットワークの関連するポート回路に接続された複数の 端末装置を取扱かい、交換ネットワークは関連するポート回路を相互接続するこ とによって端末装置の間のネットワーク接続を設定するようになっており、交換 機の動作を制御するシステムプロセッサ（１００）と、その間で制御信号をやり とりするためにシステムプロセッサ（１００）とポート回路（１１１、１１８） に接続され、それを相互接続する制御信号回路（１７１）とを含む、交換機のシ ステムプロセッサインタフェース装置において、 ポート回路（１１８）のひとつの制御信号回路（１７１）を経由して、システム プロセッサ（１００）に対して直接信号アクセスを提供するためにポート回路（ １１８）のひとつに接続されたシステムプロセッサインタフェース装置（ＤＴ１ ８）とを含むことを特徴とするシステムプロセッサインタフェース装置。
2. ２．各々が交換機の交換ネットワークの関連するポート回路に接続された複数の 端末装置を取扱かい、交換ネットワークは関連するポート回路を相互接続するこ とによって端末装置の問のネットワーク接続を設定するようになっており、交換 機の動作を制御するシステムプロセッサ（１００）と、その間で制御信号をやり とりするためにシステムプロセッサ（１００）とポート回路（１１１、１１８） に接続され、それを相互接続する制御信号回路（１７１）とひとつのポート回路 の制御信号回路（１７１）を経由してシステムプロセッサ（１００）に、ひとつ のポート回路（１８１）を経由して交換ネットワーク（１０１）に共に直接アク セスできるようにするためにポート回路（１１８）のひとつに接続されたシステ ムプロセッサインタフェース装置（ＤＴ１８）とを含むことを特徴とするシステ ムプロセッサインタフェース装置。
3. ３．請求の範囲第１項あるいは第２項に記載のシステムプロセッサインタフェー ス装置において、 システムプロセッサインタフェース装置（ＤＴ１８）はコンピュータ設備に接続 されており、 コンピュータ設備による信号出力に応動して、信号を含むメッセージを発生する 手段と、 発生手段と制御信号回路（１７１）の両方に接続されて制御信号手段回路（１７ １）を経由してシステムプロセッサ（１００）に対してメッセージを送信するデ ータラインインタフェース（２０３）と を含むことを特徴とするシステムプロセッサインタフェース装置。
4. ４．請求の範囲第３項に記載のシステムプロセッサインタフェース装置において 、 データラインインタフェース（２０３）はメッセージの信号プロトコルを信号制 御手段（１７１）によって要求されるプロトコルに翻訳する交換プロトコル変換 回路を含むことを特徴とするシステムプロセッサインタフェース装置。
5. ５．請求の範囲第３項に記載のシステムプロセッサインタフェース装置において 、 発生手段は システムプロセッサ（１００）に対して送信するために予め定められたメッセー ジの集合を記憶するメモリー（２０６）と；信号に応動して信号の情報内容を反 映するように予め定められたメッセージのひとつを選択するプロセッサ（２０５ ）とを含むことを特徴とするシステムプロセッサインタフェース装置。