JPS62500340A - 電荷蓄積空乏領域放電保護装置及び方法 - Google Patents

電荷蓄積空乏領域放電保護装置及び方法

Info

Publication number
JPS62500340A
JPS62500340A JP60503547A JP50354785A JPS62500340A JP S62500340 A JPS62500340 A JP S62500340A JP 60503547 A JP60503547 A JP 60503547A JP 50354785 A JP50354785 A JP 50354785A JP S62500340 A JPS62500340 A JP S62500340A
Authority
JP
Japan
Prior art keywords
region
substrate
ions
impurity
lifetime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60503547A
Other languages
English (en)
Inventor
バーカー,チヤールズ ジエイ
ウイルソン,シド アール
Original Assignee
モトロ−ラ・インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトロ−ラ・インコ−ポレ−テツド filed Critical モトロ−ラ・インコ−ポレ−テツド
Publication of JPS62500340A publication Critical patent/JPS62500340A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電荷蓄積空乏領域放電保護装置及び方法発明の背景 発明の分野 本発明は、一般的には半導体デバイスの空乏領域(depletion reg ion) f %離(ionizing )放射線又は粒子、又はその他のスプ リアスキャリヤによる放電から保護するために内部遮蔽を備えるための構造物お よび製作方法に関するものでアク、更に詳しく云うとデバイス基板内に吸収され た電離放射線又は粒子による、又は付近の領域から注入又はポンプ(pump  )されたキャリヤによる望ましくない放電を防ぐためにターイナミツク電荷蓄積 デバイスの空乏領域を遮蔽する改良された手段および方法に関する。
背景技術 電荷蓄積は半導体デバイスおよび集積回路にしばしば用いられる技術である。そ の動作が厳密に電荷蓄積に依存するデバイスの例としてはダイナミックランダム アクセスメモリ、バケットブリゲート(bucket bri −gade ) シフトレジスタおよび電荷結合イメージングデバイスがある。その他の多くの糖 類の半導体デバイスおよび集積回路もまた電荷蓄積音用いている。空乏領域電荷 蓄積はドープしたP領域とN領域を隣接させることによって形成された物理P− N接合を用いて行われる。しかし、空乏領域はまた例えはMOSコンデンサ(c apacftor )などによっても生じる。十分に大きな電圧がMOSコンデ ンサ又はそれと同等の物の両端に印加されると、P−N接合に発見される空乏領 域に類似した空乏領域が半導体表面とバルク(bulk)との間に作られる。そ のようにして生じた空乏領域は電荷蓄積デバイスのために同様に十分使用できる 。こ\で用いられている”接合への電荷の蓄積″という意味は、永久的にドープ したP−N接合又は誘起された電界(field 1nduced )によって 作られるか又は任意の他の手段によって作られた空乏領域に蓄積された電荷を含 むことを意図している。
電荷蓄積の使用に関連して生じる重要な問題は、蓄積された電荷が空乏領域に達 する少数キャリヤ又は電子−正孔キャリヤ対によって放電されやすいことである 。これらの自由キャリヤは多数の源、例えば接合領域内での発生、近くの別の接 合からの注入、又は接合領域の外からの、即ち底の方にある半導体基板のバルク (bulk )内からの拡散から生じることがある。放電の結果として、蓄積さ れた電荷によって表わされる情報が減衰する。もし放電が著しいと、電荷の形で 蓄積された情報は完全に失われることがある。この結果、蓄積された情報を表わ す電荷は通常定期的にリフレツシュされなければならない。電荷蓄積空乏領域内 で作られる、又はその空乏領域に達する単位時間あた9の自由キャリヤ数が多け れば多い程、この蓄積された情報は一層しばしばリフレッシュされなければなら ない、即ち失われた電荷は一層しばしば置換されなければならない。
空乏領域内での熱キヤリヤ発生は蓄積された電荷を散逸させる可能性がある。熱 キヤリヤ発生とキャリヤ寿命とは関係がある。空乏領域における熱キヤリヤ発生 を最小限にするために、キャリヤ寿命をできるだけ長くしなければならない、従 って、電荷蓄積のために用いられる空乏領域をそのなかに作る長寿命材料を得る ために大きな努力が払われる。しかし、寿命が長くなればなる程、デバイスの他 の場所からのキャリヤ、例えば底の方の基板において発生した、又は近くの接合 から注入されたキャリヤが空乏領域に拡散して蓄積された情報企放電する確率が 高くなる。従って、蓄積された′電荷の散逸に寄与しそれによってより頻回のリ フレッシュ全必要とするかもしれないすべてのキャリヤ源を減らそうと試みる場 合には、矛盾する要件に直面することになる。
半導体材料内に吸収された電離放射線および粒子はイオン化によって自由キャリ ヤ全発生させる。一般に屯荷蓄績デバイスの空乏領域は比較的薄いので、そこで は直接的にはイオン化事象は殆んど起きない。更に、空乏領域はデバイス表面近 くにしばしば位置しているので、比較的低エネルギーの放射線又は粒子だけがそ こで吸収される可能性がある。これらの低エネルギー粒子は表面保護層によって 容易にろ過して取り除くことができるので、容易に避けられる。しかし、よりエ ネルギーの強い放射線又は粒子は表面の層を通過して基板のバルク(bulk  )に吸収される。基板内で起きるイオン化事象によって自由にされたキャリヤ対 は、半導体基板が長い寿命を有すると容易に空乏領域に拡散できる。これらのバ ルクで発生したキャリヤは多くの種類の電荷蓄積デバイスにおいて蓄積時間が短 い重要な原因となることが発見されている。
インディヒユージング(in−diffusing )キャリヤの放電効果全減 少させる1つの方法は、バルク寿命を短くしてより多くのバルク発生キャリヤが 蓄積デバイスの空乏層に達する前に再結合するようにすることである。例えばシ リコンデバイスに普通用いられる2つのキャリヤ寿命制御方法は電子衝煤(bo mbardmen、t )と金ドーピングである。電子衝撃は結晶格子に欠陥を 導入することによって寿fit k短くすると考えられる。寿命制御のために衝 撃によって生じた格子欠陥を用いる場合の不利な点は、そのような欠陥がその後 の高温処理ステップの期間中にアニールアラ) (anneal out )す ることである。金ドーピングは寿命を制御するもう1つの方法である。しかし、 金ドーピングは必要な空間分M(5patial resolution )が できない0例えば1金は通常の処理温度では非常に急速にシリコン内へ拡散する ので、金は非常に短い時間でウェハの厚さ全体全通って移動する。更に、これら の方法で得ることができる寿命短縮量はすべてのインディヒユージングキャリヤ (in−diffusing carriers)の迅速な再結合にとって不十 分なことがしばしばある。
寿命制御構造を提供するために提案されているもう1つの方法は、寿命の短い基 板で始め、その上に寿命の長い表面層全成長させそのなかに電荷蓄積デバイスを 作ろうと試みることである。しかし、この方法は基板が汚染したり又はエピタキ シャルrf1(epi−1ayer )に欠陥を生じさせそのためその寿命を短 くする傾向があるので実用的であることは証明されていない。
更に最近になってアルゴンが寿命の局所的短縮を得る手段として研究されるよう になった。しかし、イオン注入アルゴンによる寿命短縮は結晶格子に対する物理 的損傷に王に関係があるように思われる。イオン衝撃の場合と同様に、この効果 は注入後加熱によって著しくアニール(anneal )される。この点は大き な欠点となる。という訳は、実用的デバイス製造方法は処理したウェハをその後 の製造ステップの期間中に高温に加熱する必要が一般にあるからである。
従って、注入された自由キャリヤ又はバルクで発生した自由キャリヤから電荷蓄 積デバイスを遮蔽する手段および方法に対する必要が今尚存在している。従って 、本発明の目的はバルクで発生したキャリヤ又は注入されたキャリヤから電荷蓄 積接合全遮蔽する改良された手段および方法を提供することである。
本発明のもう1つの目的は、電荷蓄積デバイスの製作のだめの長寿命領域金偏え ると同時に、バルクで発生した又は注入されたキャリヤのインディヒユージョン (1n−diffusion )に対する遮蔽として働く隣接する短寿命領域を 備える改良された手段および方法を提供することである。
本発明の更にもう1つの目的は、そのようなキャリヤ遮蔽の位置、側面の範囲お よび厚さを制御する改良された手段および方法を提供することである。
本発明の更にもう1つの目的は、そのようなキャリヤ遮蔽における非常に高い密 度の寿命短縮中心全達成する改良された手段および方法全提供することである。
本発明の更にもう1つの目的は、そのようなキャリヤ遮蔽における寿命短縮中心 の密度全先行技術ではこれまでに得られなかった値にまで高める手段および方法 を提供することである。
本発明の更にもう1つの目的は、半導体基板と化学的に反応して安定した再結合 中心を作る不純物音用いて自由キャリヤ遮蔽を得る改良された手段および方法全 提供することである。
本発明の更にもう1つの目的は、その効果が加熱によって殆んどアニール(an neal )されない自由キャリヤ遮蔽を得る改良された手段および方法を提供 することである。
発明の要約 上述の、およびその他の目的および利点の達成は、第1および第2主表面を有す る半導体基板と、第1主表面に隣接し1つ又は複数の電荷蓄積デバイス金含むよ うに適合した長寿命領域と、高寿命領域の下にある半導体基板中の短寿命領域と 金言み、短寿命領域はキャリヤ再結合中心全作る反応性イオン全@む、放射線か ら遮蔽された電荷蓄積デバイス全作る手段が提供されている本発明によって行わ れる。寿命全短縮する不純物は基板材料中のその不純物の固体溶解限度を超える ドースレベルにまで注入する( implant)することが絶対に必要である 。短寿@領域は第1および第2王表面の離隔距離に比べると小さく第1王表面に はy平行に位置している所定の厚さのブレーナ(planar )領域kgむこ とが望ましい。シリコンの場合には、短寿命領域は周期律表の第3又は第5列か らのものでない寿命短縮不純物イオンの注入によって作ることが好ましい。約3 0 ppm原子を超える濃度およびI X 10 ”/ amzを超えるドース 1で注入された酸素イオンは短寿命領域を作るのに有用である。
主表面および電荷蓄積デバイス領域を含むように適合したその表面に隣接した第 1領域金有する半導体基板を備え、基板の溶解温度で基板中の反応性不純物イオ ンの固体溶解限度を超えるドース壕で第1領域の下の第2領域に寿命短縮反応性 不純物イオンを注入し、注入した物質を第1所定温度にまで加熱し不純物イオン と基板材料とを化学的に反応させ第2領域にキャリヤ寿命を短縮した安定帯を作 ること金含む放射線を遮蔽した電荷蓄積デバイス全作る方法も更に提供されてい る。電荷蓄積デバイスは注入ステップ前、加熱ステップ後、又は注入ステップと 加熱ステップとの間に作ってもよい。注入ステップは基板の溶解温度における寿 命短縮不純物イオンの固体溶解限度金少なくとも1けたの大きさだけ超えるドー ス1で寿命短縮反応性不純物イオンを注入すること金甘むことが望ましい。
別の実施例では、基板表面を寿命短縮反応性不純物イオンの注入前又は注入後に 電荷蓄積デバイスの製作に適したエピタキシャル層によって覆うと便利かもしれ ない。酸素は反応性寿命短縮不純物イオンとして用いるのに適した材料である。
炭素は注入された酸素イオンの反応を制御するための核形成中心として作用する ため基板に含めてもよい。酸素をシリコンに用いる場合には、酸素イオン金I  X 1015/ cm” f超えるドースおよび/又は約10”/cm’e超え る最高レベルまで注入することが望ましい。
図面の簡単な説明 第1図は先行技術による電荷蓄積デバイス領域を含む半導体基板の一部の簡略化 された概略的断面図を示す。
第2図は本発明による電荷蓄積デバイス領域を含む半導体基板の一部の簡略化さ れた概略的断面図を示す。
第3図は本発明の別の実施例による電荷蓄積デバイス領域およびバイポーラデバ イス領域ヲ含む半導体基板の一部の簡略化された概略的断面図全売す。
第4図は本発明の更に別の実施例による電荷蓄積デバイス領域を含む半導体基板 の一部の簡略化された概略的断面図を示す。
第5図A〜第5図■は本発明による種々の製造段階中の代替の製造順序を用いた 電荷蓄積デバイス領域を有する半導体基板の一部の1m略化された概略的断面図 を示す。
第6図は種々の注入エネルギーおよびドースについて基板表面からの深さの関数 としての期待されたシリコン中酸素濃度に対する計算値?示す。
第7図Aおよび第7図Bはj1ii々の酸素注入ドースについて基板表面からの 深さの関数としての正規化有効寿命のグラフ全売す。
第8図はエピタキシャル法で被覆した酸素注入シリコン基板中のN”Pダイオー ドについて漏れ電流(I)対空乏深度(ω)、および漏れ電流電荷と空乏深度と の比(dI/dω)対空乏深度(ω)のグラフ金示す。
図面の簡単な説明 第1図はそこに電荷蓄積デバイス領域12および14ヲMする半導体基板11の 一部10ヲ示す。電荷蓄積デバイス領域12は基に11の電子伝導形とは反対の 電子伝導形にドープされているので、デバイス領域校と基板11との間にはP− N接合が存在する。領域りの周りには幅12bの空乏領域12aがある。MO3 構造14は基板11上にある誘電体14b ′(i:覆っている金属¥IL極1 4aを宮む。適当にバイアスされると、MO8構造14は電極14aの下にある 基板11の表面11uの部分を空乏化しく deplete )、幅14e k 有する空乏領域14dを作る。空乏領域14dは電極14aに印加された電荷、 又は誘電体領域14b内にトラップ(trap )された電荷から起きる。空乏 領域14dはこの印加された、又はトラップされた電荷により引き起こされる。
印加された。又はドラッグされた電荷が取り除かれると、空乏領域14dは消失 する。基板11と反対の電子伝導形全有するドープされた領域13もまた備えら れていて近くの接合と電荷蓄積領域12および14との相互作用を示す。
基板11がエネルギーをもった粒子又は放射線、例えば射f’JJ (ray)  15aによって示されているアルファ粒子、父は射線0ay) 15bによっ て示されている′I!離放射線にさらされると、粒子又は放射線の一定の割合が 表面吸収されると、イオン化事象が起きて第1し1に示すように電子−正孔自由 キャリヤ対が作られる。同様に、粒子15aもその進路に沿って一連のイオン化 事象を起こすことができ、そのうちの1つが深さ15cにおいて起きるものとし て描かれている。イオン化事象によって作られた自由キャリヤ対の寿命が十分に 長いと、それらの対は距離16ヲ越えて拡散し空乏領域12a又は14dに達す ることができ、そこでそれらの対はデバイス領域12又は14に蓄積されていた 電荷を放電するのに寄与する。
エネルギー金有する粒子又は電離放射線の吸収によって基板ll内に発生した自 由キャリヤは半導体電荷蓄積デバイスにおける蓄積された情報消失の主要な原因 であることは技術上周知である。基板内のキャリヤ寿命が長ければ長い程キャリ ヤ拡散距離は長くなり、自由キャリヤ全作るイオン化事象が空乏層の拡散距離内 で起きる確率は高くなる。そのなかに電荷蓄積デバイス12又は14ヲ作る基板 11用として短寿命材料を用いることはできない。という訳は、基板11のバル クにおける寿命を短縮する物理的機序もまた空乏領域12a又は14dを横切る 漏れ電流の発生−再結合を増加させ、それによりたとえ基板11から到着する自 由キャリヤがなくてもこれら空乏領域が電荷全蓄積する能力を低下させるからで ある。デバイス性能を良くするためには、空乏領域を長寿a材料内に置くことが 絶対に必要である。
金およびその他同種類の物質のような周知の寿命短縮物質(lifetime  killers )は局所的な寿命短縮物質として1吏用することはできない。
金はシリコン中にきわめて迅速に拡散するので、速やかにウェハの厚さ全体に侵 入し、それによりあらゆる場所の寿命を位かくするので、電荷蓄積デバイスをそ のなかに作る長寿命表面層がどこにも存在しなくなる。更に、金は活性(act ive)デバイス領域において優先的に分離する(aegregate )傾向 があるが、これは電荷蓄積デバイスにとって特に望ましぐない。
アルゴンはシリコン内での拡散速度は金よりも遅いが、アルゴンもまた効果的な 自由キャリヤ再結合領域を作るための実際的な寿命短縮物質ではない。という訳 は、アルゴンで得られる寿命類縮は最初Iよ約10−4のファクタ(、fact or )であるが、注入したウェハの加熱後には約10−2に低下するからであ る。これは十分な遮蔽全行うには不十分である。更に、金もアルゴンも大部分の 半導体材料と化学的に反応しないので、これらの材料によって作られた寿命短縮 物質コンプレックスは本来不安定である。
IJf、荷蓄積デバイスの挙動に悪影響を与える更にもう1つの機序(mech anism)は近くの接合13によって示される。近くの接合13が順方向にバ イアスされると、少数キャリヤが矢印13aによって示されているように基板に 注入される。電荷蓄積デバイス周囲の材料は長寿命材料でなければならないので 、注入されたキャリヤ13aのかなシの部分は電荷蓄積デバイス球および14の 空乏領域12aおよび14dに達し、丁度電離粒子又は放射線15a−bによっ てバルク内に発生するキャリヤが行うのと同じように放tt起こさせることがあ る。同様な効果は電荷ボンピング(charge pumping )と呼ばれ る現象によって基板11の表面を横切って通っている導体により、またその他の デバイス領域によって生じるかもしれない。これらの導体又はデバイスの電圧が 例えばメモリ書込み又は読出動作の期間中に変化すると、少数キャリヤが電荷蓄 積デバイス’kfむ近くの表面領域内に注入されるかもしれない。そのような注 入および電荷ボンピング効果は電荷蓄積デバイスの性能を低下させるので望まし くなく、避けるべきである。ダイナミックランダムアクセスメモリは行又は列妨 害(disturb )効果としてしばしば現われるそのような現象に特に感受 性を示す。従って、そのような現象および効果から電荷蓄積デバイスを遮蔽する ことは特に重要である。
先行技術のこれらの、およびその他の欠点は本発明によって作られた第2図の構 造で克服できる。第2図はそこに電荷蓄積デバイス12および14が作られてい る半導体基板310部分を示す。射線15は電離粒子15a又は放射# 15b を示す。接合13は第1図に関連して説明したのと同じ機能を有する。電荷蓄積 デバイス12および14は表面31uに隣接する基板31の帯31aに作られて いる。基板31は長寿命材料のものが選ばれているので、帯31aもまたこの性 質を有する。このことは、デバイス12および14に存在する再結合一発生電流 がきわめて小さく、デバイス12および14は本来すぐれた電荷蓄積性を有する こと全保証する。電離粒子又は放射線15によって基板31の部分31bに発生 する電子−正孔対が帯31aのデバイス12および14に達するのを防ぐために 、非常に寿命の短い帯又は領域31cがデバイス帯31aのすぐ下に置かれてい る。デバイス帯31aの厚さは、デバイス12および14に関連した空乏領域1 2aおよび14dが膨張して短寿命領域31cと接触してはならないという要求 と矛盾しないためできるだけ薄くすることが望ましい。ドープした領域130近 くに非常に寿命が短い帯31c金置くことによって、非常に寿命が短い帝31c もまたドープした領域13から基板31へ注入されるキャリヤ13aの大部分全 吸収するシンク(sjnk)としての役目をする。これは近くの接合13から、 又は少数キャリヤ金デバイス構造の表面領域へ注入する点で同じ方法で挙動する 隣接する電荷ポンプ領域から注入された少数キャリヤに対する電荷蓄積デバイス 12および14の感度を低下させる。
帯又は領域31cが射線15によって発生した、又は領域13から注入された、 又は電荷ボンピングによって注入されたキャリヤの効果から電荷蓄積デバイス1 2および14ヲ効果的に遮蔽するためには、領域31cにおける寿命がきわめて 短いことが絶対に必要である。領域31Cにおける再結合中心の密度が非常に高 くて、領域又は帯31cに入る殆んどすべての自由キャリヤが電荷蓄積デバイス に達する前に再結合しなければならない。
反応性寿命短縮不純物を基板材料中の不純物の通常の固体溶解限度を大幅に超え る濃度にまで注入することによって、非常に高濃密の永久的寿命短縮不純物を領 域又は帯31cの幅32cにおけるよう基板31内の狭い帯に作シうろことが発 見されている。例えば、酸素原子は表面から1ミクロン又はそれ以上下に位置す る厚さ1〜2ミクロンのバンド(band )で、シリコンの溶解温度でシリコ ン中の酸素の固体溶解度を大幅に超える過飽和最高濃度でもってシリコンウェハ 中に注入できる。更に、そのような過飽和酸素帯は、基本表面の単結晶性を破壊 することなしに、又は上にある材料中に高品質の電荷蓄積デバイスを作ることを 不可能にするほどの高密度の表面欠陥を生じさせることなしに基板内で制御され た深度において作ることができることが発見されている。更に、過飽和酸素帯は その後の熱処理の期間中安定しているので、注入後の高温処理ステップは著しい アニーリング(annealing) k生じさせない、即ち過飽和酸素帯中の 非常に短い自由キャリヤ寿命は注入後の加熱で短縮したり、又はなくならないこ とが発見されている。過飽和酸素帯の安定性は、酸素が半導体材料と化学的に反 応して安定した5iOz相を作る能力を有することによると考えられる。この安 定したSiOx相はきわめて局在的であシ、非常にこまかく分割されており、過 飽和酸素濃度のためにその後の加熱ステップの期間中に半導体結晶中で再溶解す ることができない。
注入されたイオンの過飽和濃度と基板31の材料との反応によって形成できる再 結合中心の高濃度の結果として、帯31cにおける自由キャリヤ寿命は、他の方 法、例えば結晶内の溶液中にすでにある不純物の反応又は活性化によって、又は 拡散によって導入された不純物を用いることによって得られるその寿命よシも著 しく短くなる可能性がある。通常溶液中の不純物の濃度は、基板の融点における 基板中のその不純物の固体溶解度によって制限される。その融成物に溶解してい る更にそれ以上の量は凝固すると分離される。従って、溶解した、又は拡散する 不純物の沈殿は固体溶解度によって決定される濃度に本来制限される。
イオン注入を用いると、そこに電荷蓄積デバイスを作ることができる長寿命帯3 4aの下の基板31内に(if31ck埋込むことができる。反応性イオンの過 飽和帯の注入によって、非常に低い値の有効寿命(例えば15〜200ピコ秒〕 が帝31cに得られる。基板材料と反応すると、半導体および注入したイオンか ら形成されたこれらの高濃度のコンプレックスは、基板31のバルク部分3ib 内に吸収された射線15が発生させた電子−正孔キャリヤ対から、又は領域13 から注入された又は電荷ポンピングによって導入された少数キャリヤから電荷蓄 積デバイス12および14金遮蔽する作用をする。
先行技術と比較した場合の本発明のもう1つの特徴が第3図に示されており、こ の第3図は電荷蓄積デバイスエ2および14および従来のバイポーラデバイス5 3ヲ宮む上部表面51uQ有する基板51の部分力の概略形を簡略化した断面図 で示す。従来のバイポーラデバイス53は分離壁53a、埋込層領域53b、コ レクタ領域53c。
ベース領域53dおよびエミッタ領域538′t−含む。本発明による厚さ52 dのイオン全注入した短寿命キャリヤ遮蔽帯51dが点51eまでだけ横に延び ておシ、バイポーラデバイス53によって占められている領域内までは延びてい ない。キャリヤ遮蔽のこの側方への局在化はキャリヤ遮蔽51dの注入期間中に バイポーラデバイス53を含ませようとする基板51の部分をマスクすることに よって容易に達成される。
本発明のもう1つの芙施例が第4図に示されておシ、この第4図においては上方 表面6Luを有する半導体基板61の部分60ヲ簡略化した概略的断面図で示す 。イオン注入によって作られた短寿命遮蔽領域61dは基板61内に位宣し、基 板61の厚さ62dのバルク部分61b内に起きたイオン化事象によって発生し た自由キャリヤから電荷蓄積デバイス比および14全保護する役目全する。
しかし、電荷蓄積デバイスLおよび14 ’ji−基板61の表面61uに直接 に置くのではなく、エピタキシャル層63t−基板61の表面61u上に成長さ せ、デバイス化および14を層63の表面63uに作る。層63はデバイス12 および14の空乏領域を含むのに十分な厚さ63aを有することが望ましい、と いう訳は、層63は層は高度の完全度をもって作ることができるかもしれないか らである。これはデバイス化および14の特性を改善させる。層63が高度の完 成変音もつためには、エピタキシャル層63が厚さ62aの領域61aによって キャリヤ遮蔽帯61dから分離することが望ましい。遮蔽帯61d iエピタキ シャル層より以前に作るためには、阜さ62aはエピタキシャル層63内に伝播 するかもしれない表面61uの注入欠陥の発生を不可能にするのに十分な大きさ でなければならない。0.5〜1ミクロンの距離が厚さ62aにとって十分であ ることが発見されている。
例 第2図・〜第4図のデバイス構造は下記に述べる方法によって作ることができる 。第5図A−第5図工は種種の完成度の段階において本発明によって作られ、ま た種々の代わりの製作方法によって作られたデバイス12〜14 ”d−含む半 導体基板71の部分70の簡略化した概略的断面図を示す。本発明の第1実施例 では、電荷蓄積デバイス領域比および14は技術上周知の方法によって基板(第 5図A−第5図B)の表面71uに作られている。電荷蓄積デバイス領域12お よび14を作った後に、デバイス領域12および14ヲ介してイオン74ヲ注入 し、表面7113下の深度72a VCおいて幅72bの埋込層領域71C1− 作シ自由キャリヤ遮蔽として作用させる(第6図C)。
酸素はシリコンに自由キャリヤ遮蔽領域71c f:作るのに適した材料である ことが発見されている。表面71uの下の遮蔽領域71cの深さは注入エネルギ ーを変えることによって変化させることができる(第6図参照)。
例えば約400 ke Vのエネルギーで位置をシリコンに注入すると、注入さ れた酸素分布の中心は表面71uより約1ミクロン下に位置する。800 ke  Vでは注入分布中心は表面71uの約2ミクロン下で、り F) 、3,50 0 ke Vではその中心は表面71uより約4ミクロン下である。特定の濃度 レベルにおける注入された分布の幅はエネルギーと総ドースによって決まる。種 々の注入エネルギーおよびドースについての濃度対表面からの深度のプロフィル は第6図に示しである。第6図のプロフィルはシリコンおよび酸素の既知の特性 に基づいて計算されている。これらの計算されたプロフィルは深さの関数として 電気的寿命測定から推定した分布ピークの位置および分布の幅の対応する値とよ く相関し、注入した不純物プロフィル全無理なく表わすものと考えられる。
第5図りおよび第5図Eは本発明の方法2作る代わりの順序を示す。第5図Aに 示されている裸の基板71から始めて、寿命短縮不能物74を基板71に注入し く第5図D)、基板71における厚さ72aの長寿命領域71aの下に横たわる 幅72bの短寿命遮蔽領域71c f作る。
短寿命遮蔽領域71cの注入に続いて、電荷蓄積デバイス領域比および14を従 来の技術を用いて基板71の表面71uに作る(第5図E)。これが好ましい方 法である。
成る場合には、電荷蓄積デバイス12および14をエピタキシャル層に作ること が望ましい。完全した構造が第5図工に示されており、この図では基板71はそ の上に厚さ73aのエピタキシャル層73 t−有し、この層73に電荷蓄積デ バイス領域しおよび14が作られている。幅72bの短寿命キャリヤ遮蔽領域7 1eは幅の厚さ72aのもとのま\の(undisturbed )領域71a の下の基板71に位置している。第5図工の構造を得る方法は第5図F−第5図 Hに示してちる。エピタキシャル層全利用するプロセスの第1実施例では、裸の 基板71(第5図A)にイオン74ヲ注入し、第5図りに示しであるように短寿 命埋込遮蔽471cg作る。次にエピタキシャル層73を第5図Fに示されてい るように基板71の表面71uに実施されている。
このプロセスの代わシの実施例では、埋込んだ短寿命遮蔽層71cを作る前に、 裸の基板71(第5図A)をエピタキシャル層73で被覆する(第5図G)。次 に、エピタキシャル法で被覆した基板にイオンを注入し、第5図Hに示しである ように埋込んだ短寿命遮蔽層71Cを作る。
第5図A、第5図り、第5図F、又は第5図A、第5図G、第5図I(のIll 序に従って埋込んだ短寿命遮蔽層71c’i言みエピタキシャル層73が上に載 っている基板71の組合せがひとたび得られると、技術上周知の従来の方法によ ってデバイス領域り、13又は14がエピタキシャル層73に作られる。当業者 は、注入ステップがエピタキシャル層73の実施前に行われる(例えば第5図D )か、又はエピタキシャル層73の実施後に行われる(例えば第5図H)か、に よって相異なる注入エネルギーを使用しなければならないことを認識するであろ う。注入エネルギーの差は、イオン74が貫通して、注入が層73の形成前に行 われるか又は形成後に行われるかに応じて基板71の表面71uの下の深さ72 a1又はR73の表面73uの下の深さ72 a + 73 aにおいて領域7 1cに堆積しなければならない材料の厚さの差を考慮するのに必要である。
実験結果 注入領域の中心(i−ff面71u下約0.5〜5ミクロン又はそれ以上の深度 にはソ位置させるように短寿命遮蔽領域71c f基板71内に注入できること が発見されている。試験ではこれは上に横たわる領域71aの性質を著しく低下 させずに達成できることが示されている。この点は重要である。という訳は、領 域71aが領域71eの注入によって悪影響全うけると、層71aに作られた電 荷蓄積デバイス12および14が悪影響全うけ、その性質が低下するからである 。同様に、領域71aが領域71Cの注入によって悪影響をうけると、その上に 成長したエピタキシャル層73もまた性質が低下する。
研摩した転位のないシリコンウェハを測定に用いた。
02源から誘導したO+イオンを用いてエクストリオン(Extrion )型 400−10インプランタ(1nplanter)内で400kaVで酸素注入 を行った。総ビーム電流は0+の約100マイクロアンペアでアシ、その約60 %がウエノ・に突きささった( 5tack)。エクストリオンインプランタハ 米国、マサチューセッツ州、グロスターにあるバリアン社(Varian+ I nc−)のエクストリオン部門によって製造されている。02ガスとともに供給 されたデュオプラズマトロンソース(Duo−plaamatron 5our ce ) f用いてゼネラルイオネツクスタンデトロン(Generallon ex Tandatron )インプランタ内で3,500 ke Vで注入を 行った。ビーム電流はO+4′の約2マイクロアンペアであり、その殆んど全部 がウエノ・に突きささった(stuck )。ゼネラルイオネツクスイングラン タに関する注入は米国、オハイオ州、ディトンにあるユニバーサルエネルギーシ ステムズ社(Unfersal EnergySystems ) を介してえ た。代表的な注入ドースおよびエネルギーは第1表に示しである。注入は一般に 株のシリコンウェハに行われた。仝大−−A);−−′−−しかし、サンプル5 W5−AおよびBは注入前に帆02 ミクロンの酸化物層で被覆した。この収化 物層はイオン貫入深度に容易に評価できる影響を与えるには薄すき゛た。注入期 間中ウェハ温度k fa制御する試みは行われなかった。注入後ウェハは第1表 に示すように加熱し、その酸素とシリコン基板材料と全反応させ、再結合中心を 活性化して安定した5iOzコンプレツクスを作った。一般的に云って、酸素注 入はテストダイオードおよびMOSコンデンサを作る前に行った。エピタキシャ ル層を用いた場合には、酸素注入バ一般にエピタキシャル層形成前に行った。エ ピタキシャル層、ダイオードおよびMOSコンデンサは技術上周知である従来の 技術を用いて作った。
第3図のデバイス領域12〜14に類似したダイオードおよびMOSコンデンサ は従来のデバイス製作技術を用いて第5図A−@5図Iに関する一般手続概略に 従って作った。例えば酸素注入P形シリコンウェハは酸素中で約1000℃で酸 化させ、マスキングのだめの表面酸化物層を作った。フォトレジスト層を適用し て表面酸化物層の開口部の範囲をきめ、その開口部を通して燐ドーパントを用い て約950℃r(おける従来の拡散によってN”Pダイオードを作った。 接会 形底後、ウニハラ900℃および1050℃で再酸化し、MOSコンデンサ用の ゲート酸化物を作った。従来の技術を用いて金属層を蒸着させパターン全形成し 、MOSコンデンサの電極およびN−Pダイオードとの接点を作った。
個々のウェハの平均バルク寿命値は技術上周知の方法を用いてダイオード−関す る逆回復時間測定値から計算した。発生寿命値は周知のツエルブス) (Zer bst)法を用いてダイオードに隣接す不Mosコンデンサに関するキャパ7タ ンス緩和時間測定値から計算した。寿命測定のほかにも、ダイオードの漏れ電流 t一定電圧関数として測定した。MOSコンデンサおよびN”Pダイオードの空 乏層全注入された短寿命帯を通して一掃(sweep )できるようにするため に、開始ウェアおよびエピタキシャル層の抵抗率および酸素注入深度を選んだ。
この方法により短寿命帯の有無が、コンデンサおよびダイオード特性、および計 算された帯における寿命の長さから検出できた。酸素注入から保護されている場 所における半導体表面の寿命も参考のため測定した。第1表に識別しである下記 のサンプルについてのこれらの測定結果は第7図A、第7図Bおよび第8図に示 しである。
第1表 酸素注入エネルギー、ドース。
5WI−A 400 3X10157X10194 5 (30@900)SW I−B 400 1XIO”2X10” 4 5 (30@900JSW2−A  3,500 3 XIO” 3 Xl0190 4 [30@900JSW2 −B 3,500 1 XIO” I XIO” 0 4 (300900JS W3−A 3.500 1 X]、0” I XIO” 0 4 (60080 0+5W3−B3,500 3X10”3X10” 0 4 30@1050; 又は5W3−03,500 6X10′56X10” 0 4 60@105( F)SW5−A 400 3 Xl0157刈0” 4 5 (30@900+ 5W5−B 400 1XI(1162X10” 4 5 30@1050J“ エピタキシャル層の厚さ”の列の数字は注入されたウェハの上のエピタキシャル 層の厚さである。第1衣に示されている“最高深度”は上にあるエピタキシャル 層ヲ含む注入濃度プロフィルのピークの表面下推定深度である。エピタキシャル 層を用いた場合には、テストデバイスはエピタキシャル層に作った。第1表のサ ンプルの場合には、注入深度とエピタキシャル層の厚さは協同して(in ta ndem )変化したので、注入プロフィルはテストデバイスが作られた表面下 約4〜5ミクロンに位置した。この手続音用いるとエピタキシャル層を用いた場 合の結果とエピタキシャル層ヲ用いなかった場合の結果とをかなシ直接的に比較 できた。
注入貫入深度および濃度プロフィルは、注入したイオンの停止距離およびその結 果生じるプロフィルを推定するための技術上周知の方法を用いて計算した。これ らの計算結果は第6図に詳細に示しである。本発明の方法によって得られた第1 表に示されている最高酸素濃度は、シリコン中の酸素の固体溶解限界、即ち約1 −2刈0”/ cm8f犬幅に上回っている点に注目すべきである。
第1表に示されている熱サイクルのほかに、第1表のウェハはテストダイオード およびMOSコンデンサの製作期間中に更に注入後加熱をうけた。これらの追加 加熱サイクルは最初の酸化の場合にはtooo℃で90〜165分間、燃拡散期 間中は950℃で25分間、再酸化の期間中は900℃で75〜1155.)間 、ゲート酸化の場合には1050℃で135分間であった。エピタキシャル層で 被覆されたウェハは、テストデバイスの製作前のエピタキシャル層の成長期間中 は1160℃で4分間の追加加熱サイクル全実施された。
第7図Aおよび第7図Bは、第1表のサンプルについて表面における寿命に正規 化されたN+ PダイオードのI−V特性から計算した有効寿命を構造中への深 さの関数としてグラフで示したものである。r−v特性から計算された有効発生 寿命は、隣接するMOSコンデンサに関する緩和時間測定値から決定した値に対 して検査した。これらの値は一般的によく一致した。
酸素注入分布のピークは構造物表面から4〜5ミクロン下にあると推定された。
表面における有効寿命は別個に決定され約150マイクロ秒であった。第7図A 〜第7図Bの種々の曲線は第1表の値に対する対応を示すためにラベルが付けら れている。第7図Aおよび第7図Bのすべての曲線は、零バイアス空乏領域深度 においてisoマイクロ秒の表面寿命値へ向う傾向を示している。空乏領域深度 は第7図Aおよび第7図Bの底部の尺度で与えられておシ、表面からの深度は第 7図Aおよび第7図Bの上方の尺度で与えられている点に注意せよ。深度はいづ れもミクロンで測定されている。
第7図Aおよび第7図Bに呈示されている結果は、約3X1015イオン/cm 2のドースでは、有効寿命は約150マイクロ秒の表面値から150 + 1秒 以下の値にさがることを示している。これは10 〜10 の範囲における寿命 短縮比である。一般的に云うと、ドースが多ければ多い程注入された帯における 寿命はより多く短縮される。約1×1016イオン/cm2のドースでは、有効 寿命は約150マイクロ秒の表面値から約2〜200ピコ秒の範囲Kまでさがる 。これは10−7もの明らかな燈縮比である。従って、本発明の方法はもとのま \の(undi3−turbed )表面層の下に埋込まれたきわめて寿命の短 い層全提供する。
第7図に呈示されているデータは3,500 ke V酸素イオン音用いて注入 したエピタキシャル層のないサンプルに対応する。第6図に示すように、注入分 布のピークは表面下約4ミクロンのところにあると予想され、約1018/cm ’の濃度における半値増はI X 10”/ cm2のドースでは約1ミクロン 、1×1070mのドースでは約1.5ミクロンと推定される。従って、約xx to15/em”以上のドースでは表面から約3ミクロンの深さで、I X 1 0”/ cm”に近づくドースでは表面から約2.5ミクロンの深さで寿命の有 意の短縮が観察されるはずである。第7図Aにグラフで示しである:4昔の低下 はこれらの予測とかなりよく対応し、予想されるように、より大量のドースの曲 線はより浅い深度でより速やかな低下を示す。
第7図Bのデータは、400 keVで注入され、厚さ約4ミクロンのエピタキ シャル層で上を覆われたサンプルに対応する。第6図の計算は、400keVで 行われた酸素注入の幅は3,500 ke Vで行われたその幅よシ大幅に狭い 。従って、第7図Bにおける寿命の低下は第7図Aと比べて表面からよシ深いと ころで起き一層徐々に起きるはずである。これが観察される事実である。
このことは表面下の注入された分布の深さは、注入エネルギー又はエピタキシャ ル層の厚さ、又はその両方を変えることによって制御できることを示している。
これらのサンプルに観察された注入した領域についての寿命の非常に低い値およ び非常に大きな寿命短縮比は、下記に更に詳しく説明するように注入した酸素を 活性化させるために、又は注入を行った後のエピタキシャル層およびテストデバ イスの製作に関連してウェハ全長い間加熱した後に測定される点にも注目すべき である。従って、先行技術の方法と違って、反応性イオンの過飽和層を注入する 本発明の手段と方法は、寿命短縮中心が注入後の加熱期間中にアニールする著し い傾向全示しにくい。このことは本発明によって得られる非常に短い寿命は非常 に安定していることを示す。これは非常に望ましい性質である。
注入した酸素は相異なるバイアス値tこおけるN+Pダイオードの漏れ電流全直 接に1illl定することによって観察できる。これらの結果は400 ke  Vで3 X 101sイオン/am”のドースまで注入され次に厚さ4ミクロン のエピタキシャル層で被覆したサンプルASWI−Aについて第8図に与えられ ている。N”Pダイオードはエピタキシャル層に作られ、その面積は6 X 1 0−” am2 であった。
第8図の実線曲線は漏れ電流(I)対空乏深度(ω)のグラフである。空乏領域 幅はバイアス電圧を変えることによって変化する。対数−均等目盛が第8図には 用いラレテいる。零に近いボルトバイアスでは空乏層は非常に薄いので、ダイオ ードの下にある注入された酸素帯内まで延びない。表面材料は非常に長い寿稲を 有しており従って非常に低い熱発生率を有するので、漏れ電流はこれらの条件下 では非常に少なく、例えば約to−1,0アンペアである。漏れ電流がそのよう に少ないという事実は、注入された領域の上の表面層が注入プロセスによって損 傷金うけていないということ、又は少なくとも生じたかもしれない損傷がテスト デバイスがそのなかに作られているエピタキシャル層内まで伝播していないこと のも91つの証拠である。ダイオードに対するバイアスが大きくなるにつれて、 空乏領域は拡が9、漏れ電流は多くなる。空乏領域が寿命の短い(熱発生率の高 い)注入された帝に触れていない限りにおいては、漏れ電流は比較重化々に増加 する。しかし、バイアス電圧が拡張する空乏領域が寿命の短い(熱発生率の高い )注入された帯金通過する点まで高まると、漏れ面光は劇的に増加する。このこ とが起きるのは短寿命を与える同じ深い再結合中心が大きい熱発生電流を与える からである。漏れ電流の大きな変化は空乏深度がごく僅かに変化しても起き、短 寿命注入帯は計算された注入プロフィルから予想されるように非常に薄いことを 示すことが第8図から知ることができる。ひとたび空乏領域が注入された帯金体 を包み込むと、漏れ電流は再び頭打ちになる。という訳は、空乏領域が更に拡張 しても著しくより多い再結合一発生中心を取シ込む(sweep−in )こと をしないからである。
なお大きな空乏幅では、漏れ電流の漸増が通常のダイオードについて予想される ように再開する。
第8図の破線曲線は空乏深度の関数としてのI−ωプロットのヌローブ(dI/ dω)k示す。空乏領域が埋込まれた短寿命注入領域全通り抜ける点に対応する 大きなピークが観察される。破線曲線上の星印によって示されるこのピークは接 合テコク・ン1表面下約5ミクロンと計算された。
第8図の曲線は、本発明の教示によって作られた短寿命遮蔽領域又は帯は、注入 された基板又はエピタキシャル層の表面を乱したシ又は損傷させず、それは非常 に薄いものであシ、深い再結合一発生中心の非常に高い密度を与えるという直接 的な観察証拠を与える。
本発明の1つの特徴は、短寿命遮蔽領域は区域の点でも深度の点でも局在化でき ることである。区域局在化は注入期間中にウェハ表面全マスクすることによって 、例えばレジスト又はその他の注入抵抗性材料の重い(heavy) 1m ’ x用いることによって行われる。この方法により、自由キャリヤ遮蔽帯を作る寿 命短縮イオンをウェハの成る区域には注入できるが他の区域には注入できないよ うになる。更に、第6図、第7図Aおよび第7図Bから明らかなように、注入し た帯の深度は注入エネルギーおよび/又はエピタキシャル層の厚さw wra節 することによって変えることができる。最小深度はデバイス空乏層が遮蔽領域内 に貫入しないという要件によって定められる。最大深度はよシ大量のエネルギー 注入および/又はより厚いエピタキシャル層を用いることによって多数ミクロン の範囲にわたって変化することができる。しかし、最大遮蔽効果は、遮蔽帯を空 乏層に接触させずにできる空乏層に近づけておいた場合に得られる。例えば深い 空乏層全収容するために大きな深度が必要な場合には、エピタキシャル層構造を 用いることが好ましい。という訳は、第6図にみられるように、より大きなイオ ン貫入深度を得るためにエネルギーを増やすと、同一ドースでも一定濃度におけ る注入された帯の幅は広くなシ、ピーク濃度は低下するからである。従って、基 板に浅い短寿命遮蔽領域金用いている電荷蓄積デバイスはその後その上にエピタ キシャル層で被覆すると、性能が良くなることが期待され、好ましい。
基板全注入期間中又は注入後に加熱して注入した不純物と基板材料とを反応させ 、非常に多くの深い再結合中心を与える化学的に結合したコンプレックスを形成 すると、注入された不純物の寿命短縮作用は安定していることが発泡されている 。このプロセスはこ\では一般に活性化と云われる。シリコン中の注入された酸 素は5iOXコンプレツクスを作ると考えられる。これらのコンプレックスは透 過電子顕微鏡音用いて観察されており、非常に小1 < 、fllえは約100 オングストローム(10−8m)の大きさに分割されているようにみえる。
このコンプレックスはより大きな転位によって取りかこまれている。活性化され た再結合中心が安定性全作ち、基板内で再溶解されたりさもなければアニール( anneal away ) L/ないようにするためには注入された不純物の 濃度は半導体材料中のイオンの固体溶解限度を上回らなければならない。活性化 加熱はいかなる種類の加熱手段で行ってもよい。第1表のサンプルの場合には、 活性化力り熱は一般に!老雰囲気内でシリコンのような半導体の拡散又は酸化に 一般に用いられる種類の通常の管状炉内で行った。時間および温度は第1表に示 しである。
しかし、活性化プロセスは等温加熱技術を用いて行うことが好ましい。米国、マ サチューセッツ州、グロスターにあるパリアン−エクストリオン社(Var j 、an −Extrion )が製造しているIA−2000型急速等温アニー リング(RIA)装置が適している。注入されたウェハ又は基板をRIA装置の 真空室に入れ、そこでウェハ又は基板は高温、例えば900〜1300℃に保た れている高温ヒータブロックからシャッタによって熱から絶縁され分離される。
アニーリングサイクルを開始するためには、シャッタ?すばやく側方へ移動させ 、ウェハがヒータからの高温放射線に突然さらされるようにする。
ウェハの熱質量は小さいので、その温度はきわめて急速に上昇する。ウェハのう しろに置かれた光高温計がその温度を測定するのに用いられる。ひとたびウェハ が所望するアニーリング温度に達すると、シャッタが閉じられ、再びウェハの小 さい熱質量とウェハがらの急速な放射エネルギー消失の故に、ウェハ温度は室温 に向って非常に急速に下がる。従って、RIA装置を用いると、数秒又は数十秒 の間にウェハを室温から900〜1300℃へ加熱し、室温付近まで冷やすこと ができる。
例えば、5〜30秒で1100 ℃以上に加熱し、更に5〜30秒で約800℃ 以下に温度を下げることができる。この処理は注入した寿命短縮不純物イオンの 活性化には特に望ましい。という訳は、この処理は注入された不純物分布を拡げ る可能性のある実質的な熱拡散のための時間を見越しておかなくても活性化が行 われる。
J、L、クルマ(cbruma )らによる係属中の米国出願第588 、62 8号に報告されているように、RIAかAsのような通常のドーパントの非常に 高濃度の注入をアニールするのに用いられる場合には、RIAアニーリング又は 活性化の結果として注入された分布は評価できるほどは横の方へ広からず、不純 物分布はRIA前よシRIA後の方がよシ急勾配になる(steep )ように 思われる。この同じ効果が寿命制御のためにこ\で用いられている不純物の種類 によっても観察されると考えられる。従って、注入した不純物を用いて寿命短縮 遮蔽層を備えるためにRIA 全周いることはきわめて望ましい。
という訳は不純物は後になってから著しく拡がることなく活性化されうるからで ある。対数−均等目盛の濃度プロフィルで非常に急勾配のス刀−1・(skfr り全もった非常に高濃度の寿命短縮物質物金得ることができる。このことによシ 最犬遮蔽効果全つるためにキャリヤ遮蔽領域を空乏領域貫入帯の近くに置くこと ができる。
酸素はキャリヤ遮蔽領域金作るのに適当な不純物イオンであることが発見されて いるが、その他の不純物も使用できる。しかし、不純物の選択は特別の要件によ って制約される。一部の不純物は適当ではない。例えば、寿命短縮物質として有 効であるためには、不純物は深い再結合中心、即ち使用される半導体材料の禁止 帯の幅の中央付近に位置する再結合レベルを与えなければならない。キャリヤ再 結合全促進する深い中心XUレベルの作用は、1967年にニューヨークのジョ ンウイリーアンドサンズ社(John Wiley and 5ons )から 発行されたA、S、グローブ(Grove )著“半導体デバイスの物理および 技術″の第5,2章”再結合プロセスの反応速度論”に説明されている。
また、高そ度の浅いドナー又はアクセプタレベル2与える不純物もあまり望まし くない。という訳は浅いドナー又はアクセプタレベルは一般に通常の温度でイオ ン化されるからである。従って、そのような不純物は電子伝導率および形に大幅 な変化を生じさせ、このことは一般に望ましくない。シリコンに注入されると、 元素周期律表のnla族およびVa族からの多数の元素は高密度の浅いレベル全 与えることが一般に知られている。そのような元素の例は[n821NからのB  、 hiおよびGaであり、Va族からのP + A3および5b−cある。
そのような元素は望ましくない。こ\で用いられている”周期律表”という語+ ;:上県、1.)Q Jlダ州、ボウカラトンにあるCRCプレス社発行の1物 理化学ハンドブツモ “元素の周期律表″全天う。
寿命短縮不純物による電子伝導率に対する何らかの効果が通常観察される。とい う訳は、多数の寿命短縮不純物もまた成る程度の浅いドナー又はアクセプタレベ ルを与えるからである。例えば酸素は弱いN形不純物であるが、それでも適当で ある。窒素もV、族に含まれるがそれでも寿命短縮物質として有用な元素と思わ れている。という訳は、窒素はシリコン中で強いドーパント原子になるとは考え られないが、深い再結合レベル全方えると予想されるからである。
更に、非常に急速に比較的低温度で拡散する不純物は有用ではない。という訳は 、その後の加熱ステップの期間中にそれらの不純物は電荷蓄積デバイスの空乏領 域によって占められている表面部分へ拡がる可能性があるからである。このこと は電荷蓄積デバイスにおける漏れ電流を増加させ、その電荷蓄積性を低下させる 。金は深い再結合中心を与える材料の例であるが、その拡散率があまりにも昼す ぎる。シリコンをベースにしたデバイスでは、デバイス役作に重要な温度範囲、 応す己拡欣率りの値?有する寿命短の不純物は有用とはIHlわfL 7a:い 1、 最後に、大部分は注入期間中に不純物又は粒子が生じさせる格子損傷により、又 は反応しなかった沈殿物(例えばガスの泡)によって深い再結合中心金与える不 純物又は粒子は、その後の加熱期間中に寿命短縮効果がアニールする( ann eal away ) 傾向があるのであま9望ましくない。希ガスはこの種順 の不純物の例である。特にアルゴンは熱でアニール可能な再結合中心を与えるこ とが知られている。そのような材料は一般に基板と化学的に結合した安定したコ ンプレックスを作らない。
要約すると、本発明によシ自由キャリヤ遮蔽領域の形成に用いるのに適した不純 物イオンは、深い再結合中心又はレベルを与え、基板材料と化学的に反応し、そ の後の加熱の期間中に殆んど再吸収又はアニール(anneal out) L ない結合コンプレックス全作シ、その後のデバイス製造および使用に必要な温度 で半導体基板内の所定の帯において注入されたイオン全維持すること全不可能に するほど高い拡散率を有しない元素のなかから選ばなければならない。更に、高 密度の浅いドナー又はアクセプタレベル全方えない元素のなかから元素金遣ぶ0 とが望ましい。シリコンの場合には、の関係を満足させる拡散率を有する材料は 適当とは思われず、周期律表のI[[a族およびVa族からの共通のドナーおよ びアクセプタは望ましくない。
シリコン中の炭素は溶液から沈殿し深い再結合レベル全作る酸素の性質に影響全 英えることが発見されている。このことが起きる正確な機序ははっきりとは判っ ていない。だが炭素は酸素のような寿命短縮不純物の核形成および反応を制御す る有用な手段を与える。
本発明のさらにもう1つの実施例では、炭素全半導体基板に注入し、溶解した、 又は注入された酸素、又はその他の反応性寿命短縮不純物の局在化された核形成 および反応を刺激する。炭素が存在すると、酸素は手当り次第に核形成および反 応全行うのではなく、炭素に、又は炭素の近くで優先的に反応する。従って、炭 素は基板内の寿命短縮コンプレックスの分布のより優れた制御全可能にする。代 わりの方法として、炭素全光づ最初に注入し、後から注入する酸素又はその他の 埒砧短縮物質の核形成および反応全促進するために炭素注入領域音用いて酸素又 はその他の寿命短縮不純物全注入してもよい。炭素はまた再結合中心そのものと しても機能できる。
上記に本発明全説明したが、本発明は半導体基板におけるtヒ荷蓄槓デバイスを 入射放射縁又は粒子から、又は近くの接合から又は電荷ポンピングによって注入 されるキャリアから遮蔽する改良された手段および提供するものであることが明 らかであろう。本発明の手段および方法は’[1i:荷蓄積デバイスの製作に適 した長寿命表面層のすぐ下に非常に寿命が短い自由キャリヤ遮蔽帯又は領域を提 供するものであることが更に明らかである。更に、キャリヤ遮蔽帯に与えること ができる寿命短縮不純物の濃度は非常に高く、少なくとも通常の固体溶解度全上 回る濃度である。この結果、キャリヤ遮蔽領域に本発明によって得られる寿命短 縮比も非常に大きく、例えば10−7又はそれ以上にもなる。更に選ばれた不純 物イオンは基板材料と化学的に反応し、ム゛コいところにある再結合レベル全売 す結合コンプレックス全作るので、遮蔽島の寿命短縮性は時間および温時に対し 安定している。更に、本発明の手段および方うにするために側方向にも、また遮 蔽効果の最適調整ができるようにするために深度の点でも局在化することができ る。更に、上にある表面領域又は注入された基板の表面上に成長したエピタキシ ャル層に有害な影響を与えずに、寿命の短いキャリヤ遮蔽領域をデバイス基板に 埋込むことができる。
本発明を半尋体材料と寿命短縮不純物の特定の組合せについて説明したが、本発 明の教示は本発明の教示に従って選択された他の半導体利料および/又はその他 の寿命短縮不純物にあてはまることは当業者には明らかであろう。従ってそのよ うなすべての変形は下記の請求の範囲に含まれることが意図されている。
F”lG;−、3ノ F’IC,513 F’IC,5C FIC,5I 表面力\らの深さ 、ミクロン) FIC−7A 表面力\らの深さ (ミクロン) F’IC;;−,713 逆漏れ霊ン庇 ■ (アンペア) dI/dω(アンペΣ・7ミクロン) 国際調査報告

Claims (10)

    【特許請求の範囲】
  1. 1.(補正).第1および第2主表面を有するシリコン基板と、 前記第1表面に隣接した第1寿命帯を有し、電荷蓄積デバイスを収容する第1領 域と、 第1領域の下にある第2領域とを含み、前記第2領域は周期律表のIIIa族又 はVa族からのものでない反応性不純物を含み、 前記不純物は前記第1寿命帯より短い寿命を前記第2領域に生じさせるのに十分 な深い再結合中心を与え、前記不純物は(D)0.5≦50ミクロン/平方根時 の関係を満足させる温度範囲900〜1300℃のシリコン中拡散率Dを有する 元素の種類から選択され、前記不純物は前記基板中の前記不純物の固体溶解度を 超える最高濃度を有する、 半導体デバイス。
  2. 2.(補正).前記不純物は酸素であり、前記最高濃度はアニーリング後に1× 1019不純物原子/cm8又はそれ以上の値を有する前記請求の範囲第1項の 半導体デバイス。
  3. 3.(補正).前記第2領域は約400keV又はそれ以上のエネルギーで1× 1015イオン/cm2又はそれ以上のドースまで酸素イオンを注入することに よつて作られる前記請求の範囲第1項の半導体デバィス。
  4. 4.(補正).第1表面および第1表面下で重ね合された第1および第2領域を 有するシリコン基板を含み、前記第1表面に隣接する前記第1領域は電荷蓄積デ バイスを作るのに適した第1寿命を有し、前記第1領域の下にある前記第2領域 は、前記基板中の前記不純物イオンの固体溶解度を超える不純物イオンの最高濃 度を有し、 前記不純物イオンは、 前記基板と化学的に反応し1300℃を下回る又は1300℃に等しい温度にま で加熱する期間中ほぼ不動であり、前記第2領域に入る少数キヤリヤの再結合を 促進するため深い再結合中心を与え、前記第2領域は前記第1寿命より短い第2 寿命を有するのでそこに入る殆んどすべての少数キヤリヤは前記第2領域で再結 合し、硼素,アルミニウム,ガリウム,燐,砒素又はアンチモン不純物に比べて より少数のイオン化された浅いドナー又はアクセプタを与える 元素の種類から選択される、 半導体デバイス。
  5. 5.(補正).前記不純物は酸素であり、前記最高濃度は1×1019不純物イ オン/cm8又はそれ以上の値を有する前記請求の範囲第4項の半導体デバイス 。
  6. 6.王表面および前記表面に隣接し電荷蓄積デバイスを受け入れるように適合し た第1領域を有するシリコン基板を備える工程、 (D)1/2≦50ミクロン/平方根時の関係を満足させる温度範囲900〜1 300℃のシリコン中拡散率を有する元素の種類から寿命短縮イオンを選択し、 周期律表のIIIa族およびVa族からの元素は含めないようにする工程、前記 基板中の前記寿命短縮イオンの固体溶解度を超えるドースまで前記第1領域下の 第2領域に前記寿命短縮イオンを注入する工程、 前記の注入された基板を第1温度にまで加熱して前記寿命短縮イオンを活性化し 、前記第2領域内に短縮したキヤリヤ寿命の帯を作る工程、を含む、半導体デバ イスを作る方法。
  7. 7.(補正).前記注入ステツプは、約400keVのエネルギーで1×101 5イオン/cm2又はそれ以上のドースまで酸素イオンを注入することを含む前 記請求の範囲第6項の方法。
  8. 8.(補正).シリコン基板を備える工程、前記基板の表面下所定の距離におい て、前記基板中の前記イオンの固体溶解度を超える濃度にまで酸素,窒素又は炭 素イオンの層を注入する工程、前記基板を所定の上昇した温度にまで加熱して前 記イオンと前記基板とを反応させ、高キヤリヤ再結合遮蔽層を作る工程とを含む 、 半導体基板に高キヤリヤ再結合遮蔽層を作る方法。
  9. 9.(補正).前記注入ステツプは少なくとも1桁の大きさ(one orde r of magnitude)だけ前記固体溶解度を上回るドースまで前記イ オンを注入することを含む前記請求の範囲第8項の方法。
  10. 10.(補正).前記注入ステツプは約400keV又はそれ以上のエネルギー で1×1015イオン/cm2を超えるドースまで前記イオンを注入することを 含む前記請求の範囲第8項の方法。
JP60503547A 1984-09-28 1985-08-12 電荷蓄積空乏領域放電保護装置及び方法 Pending JPS62500340A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65611284A 1984-09-28 1984-09-28
US656112 1984-09-28

Publications (1)

Publication Number Publication Date
JPS62500340A true JPS62500340A (ja) 1987-02-05

Family

ID=24631676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60503547A Pending JPS62500340A (ja) 1984-09-28 1985-08-12 電荷蓄積空乏領域放電保護装置及び方法

Country Status (4)

Country Link
EP (1) EP0197948A4 (ja)
JP (1) JPS62500340A (ja)
KR (1) KR860700314A (ja)
WO (1) WO1986002202A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093707A (en) * 1988-04-27 1992-03-03 Kabushiki Kaisha Toshiba Semiconductor device with bipolar and cmos transistors
JP3139904B2 (ja) * 1993-12-28 2001-03-05 新日本製鐵株式会社 半導体基板の製造方法および製造装置
DE19981445B4 (de) * 1998-07-29 2005-09-22 Infineon Technologies Ag Leistungshalbleiter mit reduziertem Sperrstrom
US6440805B1 (en) * 2000-02-29 2002-08-27 Mototrola, Inc. Method of forming a semiconductor device with isolation and well regions
US6784488B2 (en) * 2001-11-16 2004-08-31 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and the manufacture thereof
GB0130018D0 (en) * 2001-12-15 2002-02-06 Koninkl Philips Electronics Nv Semiconductor devices and their manufacture
US7566951B2 (en) 2006-04-21 2009-07-28 Memc Electronic Materials, Inc. Silicon structures with improved resistance to radiation events
DE102006019940B3 (de) * 2006-04-28 2007-12-27 Qimonda Ag Speicherzellenfeld von nicht-flüchtigen Halbleiterspeicherzellen mit Minoritätsträgersenke
US7755130B2 (en) 2007-05-10 2010-07-13 Qimonda Ag Minority carrier sink for a memory cell array comprising nonvolatile semiconductor memory cells

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2507366C3 (de) * 1975-02-20 1980-06-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE2625856C3 (de) * 1976-06-09 1980-04-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Halbleiterbauelement
US4259683A (en) * 1977-02-07 1981-03-31 General Electric Company High switching speed P-N junction devices with recombination means centrally located in high resistivity layer
US4247862B1 (en) * 1977-08-26 1995-12-26 Intel Corp Ionzation resistant mos structure
JPS55162258A (en) * 1979-06-05 1980-12-17 Fujitsu Ltd Semiconductor memory device
US4300107A (en) * 1979-07-18 1981-11-10 Bell Telephone Laboratories, Incorporated Trap doped laser combined with photodetector
US4291329A (en) * 1979-08-31 1981-09-22 Westinghouse Electric Corp. Thyristor with continuous recombination center shunt across planar emitter-base junction
GB2085224B (en) * 1980-10-07 1984-08-15 Itt Ind Ltd Isolating sc device using oxygen duping
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
JPS5814538A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
FR2513439B1 (fr) * 1981-09-18 1985-09-13 Labo Electronique Physique Procede de traitement de substrat de gaas, par implantation ionique, et substrats ainsi obtenus
JPS58176967A (ja) * 1982-04-12 1983-10-17 Toshiba Corp 半導体装置の製造方法
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals

Also Published As

Publication number Publication date
EP0197948A1 (en) 1986-10-22
KR860700314A (ko) 1986-08-01
WO1986002202A1 (en) 1986-04-10
EP0197948A4 (en) 1988-01-07

Similar Documents

Publication Publication Date Title
EP0417955B1 (en) Shallow junction formation by ion-implantation
US3515956A (en) High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions
Fang et al. Evidence for EL6 (E c− 0.35 eV) acting as a dominant recombination center in n‐type horizontal Bridgman GaAs
US4247862A (en) Ionization resistant MOS structure
US4206003A (en) Method of forming a mercury cadmium telluride photodiode
US7618879B2 (en) Non-uniform minority carrier lifetime distributions in high performance silicon power devices
Harris et al. Silicon self‐interstitial supersaturation during phosphorus diffusion
USH569H (en) Charge storage depletion region discharge protection
US3212940A (en) Method for producing p-i-n semiconductors
JPS62500340A (ja) 電荷蓄積空乏領域放電保護装置及び方法
McCaldin et al. Silicon heavily doped by energetic cesium ions
US10199526B2 (en) Radiation detector and a method for forming a semiconductor device
Lawrence Behavior of dislocations in silicon semiconductor devices: diffusion, electrical
US3781612A (en) Method of improving high-purity germanium radiation detectors
Mergui et al. Effect of hydrogen on high resitivity p-type CdTe
Rao et al. P N junction formation in 6H SiC by acceptor implantation into n-type substrate
Eremin et al. Elevated temperature annealing of the neutron induced reverse current and corresponding defect levels in low and high resistivity silicon detectors
Trauwaert et al. Study of electrically active lattice defects in Cf-252 and proton irradiated silicon diodes
Kramberger Solid State Detectors for High Radiation Environments: Applications of Detectors in Technology, Medicine and Other Fields
Kachurin et al. High-temperature phosphorus ion doping of silicon
Raineri Gettering by voids in silicon: A comparison with other techniques
Chu et al. Interference of arsenic diffusion by argon implantation
Nava et al. Processing high-quality silicon for microstrip detectors
Peterström Double solid phase epitaxy of germanium‐implanted silicon on sapphire
Claeys et al. Lattice defects in high resistivity silicon