JPS62500273A - 新半導体デバイス - Google Patents

新半導体デバイス

Info

Publication number
JPS62500273A
JPS62500273A JP60504030A JP50403085A JPS62500273A JP S62500273 A JPS62500273 A JP S62500273A JP 60504030 A JP60504030 A JP 60504030A JP 50403085 A JP50403085 A JP 50403085A JP S62500273 A JPS62500273 A JP S62500273A
Authority
JP
Japan
Prior art keywords
region
current
channel
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60504030A
Other languages
English (en)
Other versions
JPH0616552B2 (ja
Inventor
シモンズ,ジヨン ジヨージ
タイラー,ジオフレイ ウオルター
Original Assignee
アメリカン テレフオン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフオン アンド テレグラフ カムパニ− filed Critical アメリカン テレフオン アンド テレグラフ カムパニ−
Publication of JPS62500273A publication Critical patent/JPS62500273A/ja
Publication of JPH0616552B2 publication Critical patent/JPH0616552B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365Planar doping, e.g. atomic-plane doping, delta-doping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7373Vertical transistors having a two-dimensional base, e.g. modulation-doped base, inversion layer base, delta-doped base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • H01L29/7375Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/11Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
    • H01L31/1105Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0041Devices characterised by their operation characterised by field-effect operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 折半導体デバイス 本発明はトランジスタ、サイリスタ、光エミッタ、光検出器及び他の固体素子に 適したデバイス構造に係る。
動作速度と伝達コンダクタンスは、素子設計者がよ)優れた特性を得るために、 増加させることを無限に探し続けている二つの特性である。本発明は周知のバイ ポーラ及びMOSデバイスの特徴と特質を組合せた新しいデバイスに向けられ、 他の利点の中でも、比較的簡単な製造上の東件と低電荷蓄積と組合さった、高い 電流利得と高い伝達コンダクタンスを有する。
本発明の要約 本発明者らは反転層が二つの領域間の電気的キャリヤの流れを制御する固体素子 を意図した。デバイスは一実施例において、バイポーラ反転チャネル金属性エミ ッタトランジスタ(B I CMET NC設計され、それはより広い禁制帯領 域にオーム性接触した金属性エミッタ;より狭い禁制帯のコレクタ領域:よシ広 い禁制帯領域とより狭い禁制帯領域間の界面に形成された反転層に接触したチャ ネル接触を含む。サイリスタ、光エミッタ等を含む他のデバイスを得るために、 他の領域を加えることができる。動作の原理は、反転層中の電荷の動作をバイア スすることにより、エミッタからコレクタへの多数キャリヤの流れを制御するこ とを基本にしており、それは電流利得をもたらすことができる。フォトンの正孔 −電子対への変換が得られ、光検出器が作られる。
図面の簡単な説明 第1図は実際の寸法比とは異なり、説明のため厚く示された障壁層C広禁制帯領 域)を有するBICMETの一実施例の断面を示す図、 第2図はp−チャネルB I CMETのゼロバイアス(すなわち平衡)エネル ギーダイヤグラムを示す図、第3図はオフ状態のB I CMETを示す図、第 4及び5図はBICMET中の内部電流パターンを示す図、 第6図はBICMET回路中の端子電流を示す図、第7及び8図は順方向バイア ス下の半導体空乏領域の距離に対するエネルギーダイヤグラムと正孔密度を示す 図、 第9及び10図はInGaAs で形成したベテロ接合及びBICNETを示す 図、 第11図はn−チャネルNGaAs −GaAs B I CM E Tエネル ギーダイヤグラムを示す図、 第12−15図は、4/GaAs −GaAs B I CME Tのプロセス 工程を示す図、 第16図はp−チャネ/L S I P OS −Si B I CM E T  エネルギーダイヤグラムを示す図、 第17−20図はp−チャネルS I P OS −SLB I CMETのプ ロセス工程を示す図、 第21−25図はp−チャネルS lPO3−sjBICMETのデバイス特性 を示す図、 第26図はn−チャネルA/GaAs −GaAs B I CMETのデバイ ス特性を示す図、 第27図は傾斜コレクタエネルギーギャップを有するAtGaAa −GaAs  BICMET のデバイス特性を示す図、第28図はp−チャネルSL B  I CMFJTに対するコレクタ拡張の効果を示す図、 第29−30図はコレクタ拡張のあるもの及びないp−チャネルSjBICMF JTのデバイス特性を示す図、第31図はダイオード接続のB I CMET及 び特性を示す図、 第32図はB I CMET光検出器断面(Si中)を示す図、 第33図は増幅器に接続された光検出器の等価回路を示す図、 第34図はB I CMET光エミッタを示す図、第35図はBICMgT光エ ミッタ及びサイリスタの電気的特性を示す図、 第36−38図は第34図の構造のエネルギーバンドダイヤグラムを示す図、 第39図はBICNETサイリスタを示す図である。
物理的構造 B I CMETの物理的構造の例が、第1図に示されている。以下の議論では 、′p−チャネル“デバイスについて考察する。この場合、p形反転層はn形材 料間の界面に形成される。′n−チャネル〃デバイスは伝導形を反転すれば同様 である。しかし、気少数キャリヤ〃及びN多数キャリヤ〃という用語は、両方の 形のデバイスに対して共通である。p−チャネルデバイスでは、バルク材料がn 形であるため、電子は多数キャリヤとよばれ、正孔が少数主ヤリャである。簡単 のため、この定義は反転層はp形伝導形をもつが、その中についても維持される 。これらの定義はもちろんn−チャネルデバイスでは逆になる。この定義はある デバイス中の少数キャリヤは多数キャリヤとは異る伝導形をもっことを、暗示し ている。気禁制帯〃という用語は、デバイスのある領域の材料の、価電子帯と伝 導帯間のエネルギーレベルの差をさす。
p−チャネルBicMETはC第1図)、n形の比較的狭い禁制帯を含み、これ はヘコレクタ〃とよばれる。
1x、ミッタ・アップ”とよばれる一つの構成において、コレクタは半導体ウェ ハ又はその上に形成されたエピタキシャル層でよい支持基板10中K、形成され た。より狭い禁制帯領域の表面に接して、n形の比較的広い禁制帯領域12(1 半絶縁性障壁層“と定義される)があり、これは薄膜を通しての熱電子的なキャ リヤの輸送ができるよう十分薄いが、トンネルを防ぐには十分厚くする。
ヘエミツタ“とよばれる金属層14がこの領域に接し、広禁制帯領域12が金属 性エミッタ14をコレクタ10から分離する。金属性エミッタは半導体が実際に は非常に有効なエミッタではなく、事実キャリヤの限られた源であり、常にその 抵抗が高電流レベルでの支配的な要因であるため用いられる。他方、金属はほと んど無限のキャリヤ供給源で、抵抗は低く、電荷は蓄積できないため、理想的々 エミッタとしてのすべての基本的特徴を有している。もちろん、問題はこれらの 特徴の利点を生かすために、金属を組込んだ構造を、実現することにある。この 構造において、金属層とコレクタ間の電界の効果によシ、金属層はその下の反転 層を生成したり、増大したシする働きもする。金属層の端部を、以下で述べる一 ソース〃に位置合せすることにより、制御のためこの電界効果は反転層への電気 的作用を発生させたシ増大したシする。以下で議論するように、金属層は電気的 に分離された部分中に形成してもよく、その縁の部分は反転層への作用を制御す る働きをし、もう一方の部分はエミッタとして働く。これらの部分は連続的な反 転層を確保するため、誘電体とわずかに重なりそれによって分離されてもよい。
p−チャネルB I CMETにおいて、金属性エミッタに隣接したp十井戸1 6は、ここで9反転チャネル〃ともよばれる反転層18への電気的作用を与える 。この作用はここではゝチャネル接触〃と定義されあるいはへソース〃とよばれ る。これはチャネル接触が反転層を横切る多数キャリヤの流れを制御する少数キ ャリヤの源として、働くからである。六反転層〃はすべての二次元ガスが反転を 示すわけではないが、N二次元ガス〃とよぶこともできる。従って、p−チャネ ルB I CMETは反転層中に二次元正孔ガスを有し、n−チャネルB I  CMETは二次元電子ガスを有する。ソースに対して用いた9電気的接触“とい う用語は、反転層にはソースから直接流れる少数キャリヤが供給され、それによ シエミツタからコレクタへの多数キャリヤの流れを制御する。このことは、(エ ミッタからコレクタへ流れる)制御されたキャリヤとは(反転層中の)制御キャ リヤが相対する伝導形であることを示唆する。このことは、たとえばゲート接地 形態で動作する増加姿態電界効果トランジスタとは異る。その場合、ソースから ドレインへ流れる制御されたキャリヤは、ソースから(反転チャネル中へ)流れ る制御キャリヤと同一で、従って制御キャリヤ及び制御されたキャリヤの両方が 同じ伝導形である。ここで用いるように、電動作電位〃という用語は、多数キャ リヤをエミッタからコレクタへ流す電圧を、エミッタとコレクタ間に印加するこ とをさす。ソース、エミッタ及びコレクタに対する外部から印加された電位が存 在しないことは、ここでは1靜止“状態とよび、デバイスもまたも静止”してい るとよばれる。
エネルギー帯ダイヤグラム 平衡条件下のB I CMETに必要とされるエネルギー帯が、第2図のエネル ギーダイヤグラムで示されている。
明確にするため、いずれもこれら材料に許される定義たとえば、両方が半導体で あるとか半絶縁体であるという定義には、必ずしもあてはまらないとしても、こ こではより広い禁制帯の材料(薄膜障壁層14)を9半絶縁体〃とよび、禁制帯 の狭い方の材料10を5半導体〃とよぶ。
更に、これらの用語は抵抗率の差を意味しない。なぜならば、いずれかが他方よ り、より大きな抵抗率をもつかあるいは、それらが同程度の抵抗率をもってもよ いからである。加えて、1狭禁制帯〃及び0広禁制帯〃という用語は、反転層付 近の材料について定義される。なぜならば、以下で更に説明するように、結晶組 成又はドーピングレベルの変化により、禁制帯は反転層から離れて、いずれかの 領域中で傾斜させることができるからである。
解析のため、半導体材料は動作バイアス下で、その表面に形成される空乏層を伴 うよう十分厚いと仮定する。他方、半絶縁体は十分薄< 、 fa)その中の電 界は本質的に一定である。(bl電子と正孔は、本質的に散乱されることなく、 通過する。すなわち、伝導プロセスは熱電子的であ半絶縁体の典型的な厚さは、 70オングストロームないし1°000オングストロームの範囲で、より典型的 には□ 150ないし400オングストロームである。
ここで用いる記号を、以下の表で定義する。
*という上に添えた記号は、平衡での値を意味することに注意されたい。
記号表 A デバイス面積 A1 リチャードソン定数(夕120 Ad/K” )Ci 半絶縁層の容量 d 半絶縁層の厚さ Dp、Dn n形cp形)半導体領域中の正孔(電子)の拡散定数 EFn n形半導体バルク中のフェルミレベルΔF、Fn n形半導体中のフェ ルミレベルと伝導帯の曲りの間のエネルギー差 Ec、Ev、Eat、Evi それぞれ半導体及び半絶縁体中の伝導(価電子) 帯エネルギー Eg、Egi それぞれ半導体及び半絶縁体の禁制帯エネルギー EFn 半絶縁体中の平衡電界(= −Vi/d )εS 半導体誘電定数 G BICMETのda電流利得 Ic、 IP、 Is それぞれ、コレクタ、エミッタ、ソース電流Jpc 、 Ipc ソースからコレクタへの正孔電流成分Cそれぞれ密度及び全電流) Jpi 、 Ipi 半絶縁体中の正孔電流密度及び全正孔電流Jg、Ig コ レクタ空乏領域中の(それぞれ)発生電流密度及び電流 Jni、Ini 半絶縁体中の電子電流密度及び全電流Jz エミッタ電流密度 Jc コレクタ電流密度 Lp n形半導体中の正孔拡散長 me 電子の有効質量 Nc 半絶縁体又は半導体の伝導帯における状態密度(便利のため、同じと仮定 する、) Nv 半絶縁体又は半導体の価電子帯中の状態密度(便利のため同じと仮定する 、) Nd、Ndi それぞれ半導体及び半絶縁体中のドナ密度ni 半導体真性キャ リヤ密度 φS 半導体空乏領域の電圧帯曲り 2φF バルク半導体中の平衡フェルミエネルギーの2倍 φc=−qVi*+φn 半導体半絶縁体界面における電子障壁高さ 島 金属半絶縁体界面における電子に対する小障壁 φp 半導体半絶縁体界面における正孔に対するエネルギー障壁 ΔEc、ΔEv 半導体及び半絶縁体間障壁の伝導(価電子)帯下連続;第2図 参照 * φ8 半導体の平衡表面電位 Δφ8 バイアス下の半導体の表面電位の変化、* −q’Vl =φC−φn ゼロバイアス印加時の半絶縁体中の電圧降下 po 正孔の表面密度(cm−” ) pyIo n形半導体中の正孔のバルク密度po* 半導体表面における正孔の 平衡密度p(xd) 空乏領域の端部における正孔キャリヤ密度Qc バイアス を印加した半導体中の単位面積当υの電荷 QIl* バイアスが印加されていない時の半導体中の単位面積゛当シの電荷 q 電子の電荷 Qi、Qi* 半導体界面における単位面積当シの不動電荷及び単位面積当りの 平衡不動電荷 Qinv、Qinv*半導体中の単位面積当りの不動電荷及び単位面積当シの平 衡可動電荷 Qd 半導体中の単位面積当りの空乏電荷Qst バイアス下のBICMET中 の単位面積当りの全蓄積電荷(=Qs−Qs) Qsti バイアス下のBICMET中の単位面積当りの蓄積可動電荷(=Qi −Q*) Roe エミッタ接地出力抵抗 τ、 半導体の発生寿命 ■s 飽和速度(St−8IPO8界面又は、4/GBAs−GaAs界面では = 107cm/就ととる)Vjp、Vth 半絶縁体中の(それぞれ)正孔、 電子の熱速Vi、Vl 半絶縁性障壁層にかかる電圧及び平衡電圧ΔVi Vi  −Vi* VSCソース−コレクタ電圧 V3E ソース−エミッタ電圧 VQE コレクターエミッタ電圧 Xd コレクタ空乏幅 β q/ kT k ボルツマン定数 T 絶対温度 εp 価電子帯止の7レクセプタエネルギー準位ΔEiΔEi* 価電子帯に対 する位置及び平衡位置及び平衡位置フェルミ準位 B I CMETの最も大きな特徴は、コレクタ空乏領域が典型的な場合、バイ アスのない時すなわち静止状態においてすら、半絶縁体界面まで、本質的に延び ることである。半導体の伝導帯のエネルギーレベルは1表面に近づくにつれ、連 続的に増加し、表面において反転層が存在する。ここで用いるようにも反転〃と いうのは半絶縁体と界面をなす半導体表面における電界印加層をさし、層は半導 体のバルクとは相対する伝導形をもつ。典型的な実施例において、表面電位(φ 3 )の絶対値は、バイアス電圧を印加しない半導体バルクのフェルミレベルの 2倍(2φF)よシ大きく、それによシ理想的なMO8空乏トランジスタと同様 のエネルギー帯を生じる。反転層の形成は典型的な場合、電荷の堆積(たとえば イオン注入、分子ビームエピタキシー又は他の不純物ドーピング法)により、部 分的に達成される。界面からの堆積電荷の深さは、1019キャリヤ/−の堆積 電荷密度の場合、典型的には100オングストローム以下である。しかし、堆積 領域に荷電キャリヤが電気的に空乏状態である限シ、より深くすることは可能で ある。また、広禁制帯及び狭禁制帯材料を、十分な仕事関数差をもつように、す なわち異なるフェルミレベルをもち、反転が起るように選択することにより、少 くともその一部分達成することが可能である。(ここに示した材料はほぼ同程度 のフェルミレベルを有し、そのため電荷堆積を用いることについては、以下で述 べる。)しかし、反転はまた、以下で更に述べるように、短チヤネル効果又は動 作バイアスにより、全部又は一部が達成できる。反転層のいずれかの側の材料の 禁制帯の差による価電子帯又は伝導帯間の不連続により、反転電荷の閉じ込めが できる。この目的のため、p−チャネルBICMETの場合の価電子帯エネルギ ー差CΔEv )又はn−チャネルBICNETの場合の伝導帯エネルギー差C ΔEc )は、少くとも0.025電子ボルトである。たとえば、0.05電子 ボルトの差により、反転層中の反転電荷の約87パーセントを保持できると見積 られる。
従って、B I CMETはベース−エミッタルー0接合をヘテロ接合(すなわ ち、異なる禁制帯エネルギーを有する半導体間の接合)で置きかえた単なるバイ ポーラ接合トランジスタとは、著しく異る。従って、ヘテロ接合トランジスタは 、典型的な場合、バイポーラ接合トランジスタに付随した問題を有し、加えて避 けられない格子不整によるヘテロ接合界面における再結合の困難な問題をもつ。
他方、BICMETはベースをもたず、バイポーラ接合トランジスタ及びヘテロ 接合バイポーラ接合トランジスタとは異り、同じ形(たとえばn形)の二つの接 する層から成る。BICMETの反転層は半導体の相対するドーピングによ多形 成してもよいが、通常のバイポーラトランジスタのベースは、動作バイアスにょ シ注入される電荷より、はるかに高い静止キャリヤ密度をもつように、形成され る。たとえば、バイポーラトランジスタのベース中のキャリヤ密度は、典型的な 場合、約101?ないし1018キヤリヤ/洲で、動作中注入される電荷密度は 、典型的な場合、−桁下である。それに対し、BICMETにおいては、動作中 の反転層内のキャリヤ密度は、典型的な場合、堆積された電荷による静止キャリ ヤ密度の、少くとも10倍、しばしば100倍以上である。たとえば、反転層は 半導体−半絶縁体界面から、100オングストローム以下、典型的な場合50オ ングストローム以下しか延びない。従って、−例として1018キヤリヤ/dの 正孔キャリヤ密度(p0*)は、−例としての30オングストロームの厚さの反 転層中に、約3X1012キヤリヤ/dだけのシート電荷を発生させるだけであ る。これは動作中ソースから反転層に注入された電荷(p−チャネルB I C METの場合正孔)密度より、本質的に低い。更に、動作バイアス電位は反転の レベルを増し、それは本質的に背景となる電荷より高い電荷密度を発生する。
得られた静止反転チャネルには、このようにデバイスがバイアスされた時、チャ ネル接触から正孔が供給される。反転の条件により、界面状態中の電荷の再結合 及び捕獲が、水軍的に減少する。再結合及び捕獲の減少はまた、この目的に必要 な反転の大きさを減す可能性のある他の技術(たとえば、Si / S I P O3界面の場合、水素アニーリング)によっても実現される。半絶縁体中の平衡 電界F、+ は正である。すなわち平衡半絶縁体電圧は負、Vi*(0である。
上で述べたように、反転チャネルは少くとも一部はバイアス電圧を印加しないで 存在するように形成される。これは半導体又は半絶縁体又は両方の界面に電荷を 堆積することによシ、実現される。典型的な場合、p−チャネルB I CME Tにおいては、反転層中のフェルミレベルが価電子帯の0.2電子ボルト以内、 n−チャネルデバイスの場合、伝導帯の0.2電子ボルト以内になるように、最 も典型的な場合、それらの値が0.05ないし0.1電子ボルト以内になるよう に十分な電荷が堆積される。
現できる。これはチャネル長に対し、ソース−コレクタ接合を深く作ること、又 はチャネルを比較的短く作ることによって導入できる。すると、ソース−コレク タルー1接合による空乏領域は、半絶縁体及び半導体間の界面の限界まで、本質 的に延びる。空乏領域端における電界は、界面に堆積された電荷や動作電位が無 い場合ですら、反転を起すことができる。事実、0.1ミクロンオーダーのチャ ネル長において、反転を実現するために、界面にドーピングを追加(すなわち電 荷堆積)する必要はない。
上で述べたように、動作電位はまた、反転電荷を増すようにも動作し、デバイス に電圧を印加することによっても、反転全体を達成することが可能である。しか し、これは典型的な場合、ターンオン電圧(vcE、カットイン)を増すことに なり、それは多くの場合望ましくないが、他の場合には許容できたわ、あるいは 望ましい。
BICMETの全電位を実現するために、チャネル接触は反転層に対する良好な 電気的接触となるべきである。
これはエミッタに対するチャネル接触の自己整合によシ得るのが有利である。す ると、チャネル接触のp 拡散は、半絶縁体−半導体界面における反転層に、電 気的に作用する。第1図を参照のこと。良好な電気的作用を確実にするために、 金属性エミッタの場合、ある程度チャネル接触と重ねることが可能である。これ はたとえばCP+ドーパントを半絶縁体領域の端部下に、拡散させるため。
チャネル接触領域を加熱することにより、実現される。
しかし、重畳部分を増すと、デバイスの寄生入力容量が増すことになる。半絶縁 体の端部から、短距離チャネル接触を離すことも可能である。ソース−コレクタ 接合に付随した空乏幅までの距離なら、恐らくはそれを越えても、抵抗の増加に よシ、チャネル接触から反転層への電気的作用が、実効的に除かれるまで、許容 できると見積られる。この空乏幅は典型的な場合、1000オングストロームの オーダーである。チャネル接触と反転層間の任意の障壁は、典型的な場合拡散障 壁のみにすべきで、電界依存性の導電領域は存在すべきでない。しかし、制御の ため電界依存の導電領域を用いることができる。すなわち、金属層は二つ(又は それ以上)の領域に分割でき、つけ加えた制御電極(図示されていない)は、第 1図かられかるように、ソース及びエミッタ接触間の領域に接することができる 。これらの金属領域はそれらの端部である程度重ねることができ、しかも誘電体 で分離でき、従って制御電極及びエミッタ電極を分離する。この制御電極に適当 な電圧を印加すると、その下に反転層を発生又は増大させることができ、ソース からエミッタ下の反転層への電気的作用を起すことができる。あるいはこの制御 電極に相対する電圧を印加すると、そうでなければ存在する反転層へのそのよう な作用を、減したシ除去したりできる。第1図は単一チャネル接触を示すが、半 絶縁体の周辺に接触を加えるととにも注意すべきである。事実、反転層への作用 を改善するため、半絶縁体周囲に、連続した環状チャネル接触を設けることがで きる。
典型的な実施例において、13工CMETのエミッタはチャネル接触とは異なる 高さに形成される。第1図を参照のこと。このことによりチャネル接触を半絶縁 体によシ、金属性エミッタから分離でき、従って高ソースーエミッタ漏れ電流を 避けることができる。更に、この非平坦形状によシ、上で注意したように、自己 整合のようにして、ソースを反転層に接触させることができる。この形状はp  −n接合がベースをエミッタから分離しているバイポーラトランジスタの典型的 なプレーナ形状とは異なることに注意されたい。気エミッタダウン〃とよばれる 別の実施例において、エミッタは基板中に形成され、コレクタは基板上のメサ上 に形成される。メサから短距離能れたエミッタ接触は、エミッタに接触するが、 基板上のチャネル接触は、前述のように反転層に接触する。
しかし、他の形状も可能である。
p−チャネルBICMET中のソース電流と、p−MOSトランジスタのソース (又はチャネル)電流の間には、類似性のあることに気がつく。なぜならば、両 者とも半導体表面におけるp−チャネル反転層中を流れる電流を供給するからで ある。しかし、B I CMETはドレインを必要としない。その理由はソース 電流が半絶縁体を貫いてエミッタに流れることにある。これによシ、B r C METにはMOSトランジスタに比べて、c中でも)特に二つの利点がある。す なわち、(a) M OSパンチスルーの現象は存在しない。これは寸法縮小に 重要な意味がある。:(b)デバイスはチャネル電荷が流れ始めると直ちにター ンオンを始める。従って、MOSチャネル中のソースからドレインへの電荷の移 動に付随した時間遅れは、fBIcMETのエミッタからコレクタへ移動する電 子のはるかに短い遅延時間があるが、これは典型的な場合600オングストロー ムの距離である)除かれる。
BICMgTはMOS又はバイポーラトランジスタのパンチスルーの制約は持た ないから、はるかに小さな寸法まで縮小してもよい。事実、0.1μm以下の範 囲まで横方向寸法を縮小するのに、妨げは見当らない。
上で注意したように、反転層の形成は典型的な場合、気短チャネルI効果によシ 、より小さな寸法で増進される。第1図を参照すると、空乏領域は堆積した反転 電荷が存在しなくとも、あるいはデバイスに動作電位が印加されていなくても、 半絶縁体下のソース(p十拡散)から延びる。これはもちろん、p −n接合に おける空乏領域の通常の形成にもなる。キャリヤが接合を横切シ、静電的な力が 拡散の力と平衡状態を作るまで移動する。よシ小さなデバイス形状において、ソ ースCp+拡散)は典型的な場合半絶縁体の幅に対し、より深くなる。従って、 空乏領域は半絶縁体の下に、ある種の形状においてはそれが半絶縁体下金体に延 びるまで、更に延びる。すなわち、それは半導体−半絶縁体界面の限界まで延び る。
反転層は界面における空乏領域とほぼ同じ大きさであるので、この短チヤネル効 果はそれ自身、所望の反転層を生じる。もちろん、反転は上で述べたように、動 作電位が印加された時、更に強まる。
半絶縁体の機能は、エミッタ及びコレ9°り間に、ゼロ電圧における電子に対す る電位障壁(φn −qvi* )及び正孔に対する電位障壁(φ、)を形成す ることである。
理想的には、エミッタ/半絶縁体接触は、できるだけオーム性に近くすべきであ る。すなわち、φnは0.1電子ボルト以下、好ましくは0.05電子ボルト以 下にすべきである。その時、金属性エミッタ及び半絶縁体間の接触電位は、外部 回路に対して透明で、従ってφnに含まれないことに注意すべきである。デバイ スの低1オン“抵抗により、少くとも10’A/CM”の飽和コレクタ電流密度 (すなわちVj ) Vi (on)の時)とより広い禁制帯の領域を移動する 少くとも1018キヤリヤ/dのキャリヤ密度が可能になる。これらの障壁及び 構造を実際に完成させるだめの条件については、以下で更に述べる。
ここでのすべてのエネルギーダイヤグラムにおいて、図示されるように右に向っ て上へ傾斜するエネルギー帯は、その領域にかかる負の電圧降下、すなわち正電 界を意味し、右へ向って下方へ傾斜するエネルギー帯は、正の電圧変化すなわち 負電界を意味する。従って、たとえば第2図において、φ38は正の量で、■i *は負である。
B I CMgTの場合の平衡電荷関係はQe”+Qs″c+ Qi*= 0  (11である。ここで、Qe*、Qs*及びQi*はエミッタ上、コレクタC半 導体)中及び半絶縁体−半導体界面における単位面積当りの電荷である。平衡条 件下で半導体の表面は深く反転し、従って次のようになる。
(補遺の式A36を参照のこと) ここで、p0*すなわち界面における平衡正孔密度は、次式で与えられる。
半絶縁体中の平衡電界は正であるから、Qe)0であり、Qa:>0であるから (1)7よ・すQi *= −(Qe”+ Qs*)で、その* ため図示されたエネルギー帯構造ではQi*(Oであることは、注意する価値が ある。
平衡表面電位はφ3*及び半絶縁体電圧vi*は、以下の関係がある。
ここで、ψms は金属の仕事関数(ψm)と半導体の仕事関数(ψS)の差で ある; ψms=ψm−ψs(51 vl*及びφS*はφm及びφ、と、次式の関係がある。
φn=ΔEFn+ΔEc+qφS*+ qVi*−ΔEFn+ΔEc+ψms  (61及び φp −−q y l*+ΔEv + Egs −qφStΔEpn=ΔEv+ Eqs−ΔBpn−ψms また。
Egi=φn+φp ’ C71 であり、vl はQe と次式の関係がある。
Vi −Qe /C1(81 ここで、C4は半絶縁体の単位面積轟りの容量である。
とにより、電流増幅器として働き、それははるかに太き従って、BICMETは バイポーラデバイスで、それは電流利得を示し、そのため接合バイポーラトラン ジスタと比較してもよい。しかし、バイポーラトランジスタに対してBICMg Tにはいくつかの著しい特徴がある。
第1に、バイポーラトランジスタは中性ベースをもつことに注意すべきである。
すなわち、ベース領域は電位勾配をもたない。(すなわち、エネルギー帯は平坦 である。)BICMETは中性ベースを持たない。すなわち、それは界面の両側 で電界をもつ。従って、少数キャリヤ拡散、高レベル注入及びパンチスルーの現 象を含むベース中のエミッターコレクタ電流の伝導に付随したすべての問題がB ICMETには存在せず、あるいは少くとも本質的に減少する。これらすべての ベースに関連した問題は。
中性ベースデバイスのスイッチング速度に対し、重大な制約を与える。(界面に おける反転電荷を作るための実際的な条件には、いくつかの望ましい特性をある 程度犠牲にすることが望ましいことがある。しかし、界面近傍における中性領域 が、100オングストローム以下、より典型的には30オングストローム以下の 厚さをもつように制限する。)30オングストローム以下の厚さをもつように制 限する。)第2に、エミッタは金属で、その結果エミッタ抵抗は非常に低い。従 って、半導体エミッタよりはるかに高い電流を流し、エミッタ電荷蓄積は無視さ れる。ここで用いるように、エミッタにつけられた一金属性〃という用語は、デ バイス動作温度においてo、ooiΩ−α以下の体積抵抗をもつ材料をさす。そ れは典型的な場合20℃で100マイクロオーム−α以下の抵抗率をもつ本当の 金属を含む。それはまた金属化合物Cたとえばシリサイド)及び縮退するほどド ープした半導体材料すなわちフェルミレベルが伝導帯Cn形)中又は価電子帯( p形)中にあるドープされた半導体を含んでもよい。
以下の解析において、エミッタは接地されている(すなわち、ソース及びコレク タ電位のみが変わると仮定し、従ってすべての電圧はエミッタ電位を基準にする 。バイアスの通常の条件下で、コレクタ及びソースは正にバイアスされる。
オフ−状態I c = 0 第3図はオフ状態すなわちl5=Oのデバイスを示す。
コレクタに正電圧を印加すると、半絶縁体が漏れやすい性質のため、半導体は部 分的に空乏(φS〉φs*)になる。言いかえると、定常状態において、半導体 の空乏領域中に発生した正孔は、半絶縁体を貫いて輸送される。;Jpi =  Jg = qXdni /τg(9)ここで、Jpiは半絶縁体を貫いて流れる 正孔電流で、Jgは空乏領域中に発生した電流、Xdは半導体空乏領域幅、n4  は真性キャリヤ密度、τdは半導体寿命である。
半絶縁体が発生したキャリヤを輸送できるように、それは適当にバイアスしなけ ればならない。このことは反転層内に反転電荷を蓄積し1次式(A2参照)で与 えられる電圧降下を発生させることにより、実現される。
Vi −Vi” = (Qa −Qs ]/ C1(10)ここで、Vi は半 絶縁体にかかる電圧降下、Ci は半絶縁体の容量、Qs −Qs はバイアス 下の半導体電荷の変化である。ここで、Qa は次式で与えられる。
(A3a参照) Jniは以下で簡単に述べるように、半絶縁体電子電流である。
絶縁体がVi にバイアスされた時、反転層からエミッタへの正孔流に対する障 壁は、ΔViだけ低くなる。従って、反転層中の正孔は半絶縁体中に注入され、 半絶縁体を貫くエミッタへの正孔の正味の流れが生じる。正孔の流れは次式(A 18参照)で与えられる電流密度Jpiをもたらす。
vi*及びQs*、φg po*は製作プロセスにより、あらかじめ決る量であ るから、式(1−51によりp。とViを決ることができる。
同様に、半絶縁体にバイアスを印加すると、エミッタからコレクタへの電子の流 れに対する障壁が減少し、次式の正味の電子流が生じる。(A18参照)半絶縁 体から離れると、電子はコレクタ中に注入され、発生した電子に加わシ、コレク タ電流を生成する。一般に、概念的にはデバイスは電流利得を生むように設計さ れるから、Jni >> Jpiで従ってJ。i >> Jg である。従って 、コレクタ電流は本質的にJntに等しい。
JcたJni、 [14) ここで、逆の流れは無視できると仮定した。それは次式の電流連続の原理からも 導かれる。
Je = Jni + Jpi (15)ここで、Je はエミッタ接触に入る 電流密度である。
増幅器としてのBICMET、Io)0この節ではBICMETが電流利得を生 じうる特性について考える。また、dc 特性のみを考え、動的特性については 別の所で考える。一般に5反転チャネル中に流れるソース電流は、コレクタ空乏 領域中で発生する非常に小さい電流より、かなり大きく、従って後者はこれから は無視してもよい。rcは工1]かなり太きいため、p。
及びΔViは半絶縁体を貫くソース電流の流れを支持するために必要なバイアス 条件を作るため、増加しなければならない。半絶縁体をバイアスすることにより 、電子はエミッタから半絶縁体を貫いてコレクタ中に流れ、そこで高電界が電子 をコレクタの中性部分中に一掃する。もし半絶縁体が十分薄いなら、キャリヤは 熱電子的に、コレクタに入るであろう。ドーピングが十分高く、空乏幅が十分薄 くかつ空乏電界が十分高いなら、キャリヤはコレクタ領域を通して1熱〃くなる であろう。すなわち、キャリヤは飽和ドリフト速度で移動する。材料及び形状を 適当に選択することによシ、全体的又は部分的に弾道的に動作するよう設計する こともできる。これは比較的薄い空乏領域と薄いコレクタを用い、高電界を作り 、半導体格子とのキャリヤの衝突を減し、高電流密度を作ることにより、促進さ れる。接触がオーム性である限り、半絶縁体をいかに薄く作るかということ及び 空乏領域の幅を容量についての考察で予測するか、あるいはトンネルを避けるた めにいかにするかということに対し、制限はない。注意すべきもう一つの点は、 エミッタにおける障壁高さがはるかに低いため、反転チャネルが正孔電流を半絶 縁体に供給できるより゛、はるかに大きな電子電流を、エミッタは供給できると いうことである。従って、構造は電流利得に対する基本的な条件を有している。
■ 電圧方程式 半絶縁体間で降下する電圧Viは、式(10)、(A2)及び(A3)を通して 得られる。他の関連のある電圧は。
以下のとうりである。ソースエミッタ電圧は、次式で与えられるC式(A4)参 照) Vss=ΔVi+β−’ An (po、/ p6*) (16)絶縁体電圧が ソース−エミッタ端子電圧に等しくないことがわかるのは興味床い。これは半絶 縁体/半導体界面で擬フエルミレベルが分離する結果である。(補遺A1を参照 のこと)、ソース−コレクタ電圧は次式で与えられる(式(A5)を参照のこと ) v30″″ΔVi+β−’tn(po/po*)−Vcz =β−’ tn ( 1)(1/Pa*’−Δφ、 (17)コレクタの表面電位は次式で与えられる (Al参照)ΔφS=φ3−φS* ■ 電流方程式(ΔVi≦φ。) B I CMETの端子電流が第6図に示されており、各種内部電流が第4及び 5図に示されている。これらから、次の関係が得られる。
IE= Ipi + Ini (19115= Ipi +Ipc f20) rc = Ini +l11(! (21)界面状態又は半絶縁体中での再結合 は、考慮する必要がないことを、式C13)中で暗に仮定している。この仮定は 補遺の中で証明されている。
βΔVi 式Cl2)に従うと、通常行うようにe >>1と仮定して、半絶縁体中の正孔 電流は次式のようになる。
Ipi = qAVpp、e ”ΔVi + qVj*−ΔEv)/kT (2 2゜半絶縁体中の電子電流は式(13)から1次のようになる。
電流成分Ipsはコレクタから流れ出るソース正孔電流の一部で、φsくφ8* の時、低Vcxでのみ重要である。
この電流の原因を理解するため、第4.5.7及び8図を参照する。po が半 絶縁体をバイアスするまで高まるにつれ、半絶縁体−半導体界面におけるフエル ミレベ/L。
EF poは1価電子帯の最上部のより近くまで移動する。
E/’n ) FJ’po の時、十分低いVCHにおいて、半導体表面は正孔 に対し、順方向バイアスされる。従って、半導体空乏領域において、誘発された 一方に片寄ったp+ n接合と見て、poが、十 部分中の正孔キャリヤ密度を 表わすとみてもよい。従って、空乏領域の端部における正孔キャリヤ密度p[X d)は1次式のようになる。
中性部分が拡散長の数倍であると仮定し、得られる拡散電流Jpeを計算するた めに長ダイオード方程式を用いると、次式を得る。
ここで、I’no(””i”/Nd ]は中性n部分中の平衡正孔密度である。
VCE及びφ8が増すにつれ、同様にE’po > zpnとなる。実効的には 誘導されたp +−n接合が逆バイアスされ、Ipcの流れが止り、すべてのソ ース電流が半絶縁体を貫いて流れるように、駆動される。逆バイアスで誘導され た接合は発生する正孔のソースになりそれは半導体表面の方に流れる。しかし、 先に注意したように、この電流はソース電流に比べ無視でき、これ以上考えない 。
小信号電流利得は、■、。=0においてdIC/dI5 で定義される。従って 、式(20−231からvp=vn′と仮定すると、 となることがわかる。通常φnさOを必要とするので、ΔEvを適当に選択する と、利得は非常に大きくなる。たとえば、ΔEv = 0.3 V及びp。kN cの場合、次の節でシリコン技術について議論すると、典型的であることがわか るが、104以上典型的には105オーダーの電流利得が得られる。一般的て、 電流利得はソース電流を増すとともに減少し、従ってコレクタ電流が増す。この 理由はより大きなソース電流を維持するためには、より大きなp。とΔViが必 要となるからである。式(22)参照のこと。また式C27)から、Gはp。に 逆比例する。
利得は温度が低下すると急速に増加するが、与えられたΔViに対するエミッタ 、従ってコレクタ電流は、温度とともに急速に減少することもわかる。これらの 傾向は温度が低下するとともに、一定のIsに対しICは増加するが、打ち消し あう効果である。
デバイス構造 ■−V材料技術 高移動度材料を用いることは、高速Ic用に、Siより優れたものとして、以前 から提案されてきた。しかし、可能なバイポーラ又はMOSFETを製作する上 での問題点のため、その利点を実現することは、困難であった。
たとえば、GaAs 集積回路に使用できる唯一のデバイスは、MESFETI 金属エミツク金属エトツクショットキー電界効果トランジスタこれには閾値制御 と増加姿態技術での論理ゆらぎの問題がある。それに加わる問題は、過剰のパワ ー消費と空乏姿態技術でのレベルのシフトの条件である。B I CMETは非 シリコン材料中に高動作特性デバイス構造を作る手段となる。その構造は分子線 エピタキシー(MBE)技術を用いてすでに示されてきた材料の組合せに対し、 特に魅力的であることがわかる。
たとえば、本発明に関連した米国特許第3,615,931号0工ピタキシヤル 化合物半導体薄膜の成長技術〃を参照のこと。
単純なヘテロ構造で得られる制御及び一様性は、BICMET構造の製作には、 より適している。たとえば、 n −InP / n −1no、ss caQ 、4? Asヘテロ構造は良好な電気的特性を有するように、製作されてきた。
この組合せの典型的なエネルギーダイヤグラムが、第9図に示されている。ここ で、InPは約3000Aに厚さが限定されている。ΔEc =0.21 eV 及びΔgv = 0.4 eVの禁制帯不連続は、非常に高い電流利得を有する p−チャネルB I CMETを形成するのに、特に魅力的であることに気づい た。この構造は狭禁制帯半導体が反転ではなく蓄積であるため、第2図に示され た所望のエネルギー帯構造をもたない。しかし、第10図に示された構造を考え る。ここで、InPの広禁制帯層は、MBE技術を用いて、表面に非常に近く、 約10−30オングストロームの距離に渡り、Ni = 10 ” cm−”の 濃度を有するように、アクセプタイオンがドープされる。この電荷の濃度は、界 面を反転させるため、十分大きくなければならない。
C狭禁制帯半導体を同様にドーピングすることにより、同じ結果を達成すること は可能である。しかし、中性ベース層の形成を避けることが望ましいから、界面 の広禁制帯側上に、アクセプタを配置することが望ましい。)InP層は適当な ドーパントで約Nd = 10 ” −10”cm−”にn形ドープされ、厚さ はInPのドーピングに対応する平衡空乏幅より小さく選ばれ、層全体が空乏す るようにする。10 ” cm−”の範囲のドーピング濃度の場合、InP厚さ は約200−300オングストロームになる。InP中のドーピングレベルは十 分高いと考えられ、従って点線で表わされるエネルギー障壁は、NSL/金属電 極に常に見出すように、電子に対し完全に透明であるように十分薄いことに気づ くであろう。最初見ただけで、エミッタ界面における透明障壁は、金属が接合に 接するのと同様に、特定の接触抵抗を構成することが、わかるでらろう。しかし 、この場合接触領域中に中性部分はなく、従ってソースエミッタ電圧(Vcz  )の一部は、透明障壁で実際に降下する。従って、界面抵抗は同じドーピングの 通常のオーム性接触で得られるより、低くなるであろう。
A/GaAs −GaAs系はDH[ダブルへテロ接合)レーザの開発ですでに 確立された技術基礎のため、非常に魅力的な候補である。この場合、対応するエ ネルギーパラメータは、ΔEg=0.4eV、ΔEc = 0.3、ΔEv =  0.08である。最大利得を実現するために、チャネルキャリヤは、半絶縁体 伝導に対する最大障壁を作るよう選ばれる。従って、n−チャネルBICMET は反転チャネル中の電子伝導を有するように選択される。このトランジスタのエ ネルギーダイヤグラムが、第11図に示されている。
原理的に%n−チャネルBICMFjTの場合、ΔEvは理想的にゼロである。
p−チャネルの場合、逆が正しい。
すなわち、ΔEc = 0゜両方の場合、ΔEgが最大であることが望ましい。
第12−15図にトランジスタの断面を示し、集積回路技術でいかにそれが製作 できるかを示す。最初の材料は半絶縁性ガリウムヒ素で、その上に分子線エピタ キシーを用いて、順次層が成長される。層は順次、m GaA4(p形、101 7−1018cm−3,1−211m ) :(iilGaAs(n形10 ”  cm−”、10−30オングストローム);fitfl At Ga A s  (p形10”crn−3,300−400オングストローム)である。r41  G a A s の最大表面における濃度は、最善の可能なオーム性接触を作 るのを助けるため、できるだけ高くする。タングステンのような耐熱金属及びC VD(化学気相堆積)酸化物の上部層が堆積かつパターン形成され、次に酸化物 は第13図に示されるように、AtG aA s 材料を除去するため、エッチ マスクとして用いられる。次に、更にCVD酸化物が堆積され、AtGaAs側 壁を保護するため、反応性イオンエツチングされる。
1又は2のレジストマスク工程を用いて、N+自己整合ソース接触とp+コレク タ接触を生成させるため、注入が用いられる。(、十接触は自己整合する必要は ない。)すると、デバイスはタングステンとAI G a A s間の相互作用 又は著しい不純物イオンの移動の危険を伴わず。
800−830℃でアニールできる。最後に、接触は誘電体分離の追加された層 を用いて、金属化される。あるいは、誘電体分離はエミッタ金属がメサ端部を越 えられるよう、工程の早いうちに、配置することができる。
B I CMETに魅力的で、1,3μmファイバ光学に対して応用できるため 、現在かなり注目される別の三元の組合せは、In74/As −InGaAs  である。この場合、ΔEc = 0.3 eVでΔEy = 0.2 eVで 、n−チャネルBICMETはなお好ましい選択である。他の可能性は、MAa GaAs及びN o、B P −Ga 6.6 In 64 Asの組合せで、 それらの両方が適切な格子整合をし、(従って、界面状態密度が制御しうる)魅 力的なΔEc及びΔEv値をもつことが知られている。もう一つの可能性はxn 、?1 Ga4g As、6s p、、、/’InPの選択で、不連続はΔEc  = 0.22 eV、ΔEv=0゜18eV である。明らかに、材料の可能 な組合せは広く、選択については、用途、製作の容易さ等により、おおよそ予測 される。
更に、ゼロバイアス反転条件は存在するあらゆる状態を通しての再結合を阻止す るため、格子不整は比較的小さな影響しかもたないと見積られる。その結果、整 合性の悪いC半絶縁体及び半導体の)多くの材料の組合せも、考えられる。広範 囲の■−v族の組合せが可能なだけでなく、n−vt族の組合せも可能である。
異なる半導体材料の原子間隔は、ヘテロ接合トランジスタの場合、典型的には相 互に3パ一セント以内でなければならない。それに対し、B I CMgTはよ り大きな格子不整でも、十分動作できる。原子間隔が5パ一セント以上異なる材 料ですら、十分動作できると見積られる。これはまた、半絶縁性領域又は半導体 領域(又は両方)が、多結晶又はアモルファスでよいことを暗示している。(事 実、5IPO8は典型的な場合、アモルファスである。)従って、反転した界面 での再結合速度が低いため、デバイス構造〔たとえば垂直な積み重ね)が可能に なり、場合によっては従来使えなかった材料が可能になる。
シリコン材料 シリコン技術におけるBICMET構造は、シリコン。
基板上に堆積させた5IPO3薄膜を用いることにより、作成できる。5IPO 3堆積技術については、たとえば気侭圧CVD容器中での半絶縁性ポリシリコン fsIPO8)堆積、■、成長の熱力学“、M、 L。
Hitchnan (エム、エル、ヒツチマン)ら・、Journalof C rystal Growth 、 (ジャーナル、オフ。クリスタル。
グロウス)、第55巻、第3号、485−500頁(501−509頁もM19 811を参照のこと。適当な製作プロセスで、5IPO3は約1.5eV の禁 制帯と、1018−101(l Ω−筋の範囲の抵抗率を有するように製作でき ることが示された。しかし、リン又はホウ素をドープし、高温アニールした5I PO8は、10−1ないし10’ Ω−口の範囲の抵抗率を有する。高温アニー リングは、明らかにドーパントを活性化し、フェルミレベルを禁制帯中央から適 当なバンド帯まで、移動させる。
事実、5IPO3は高利得へテロ接合トランジスタを生成するために用いられて きた。リンドープ5IPO3は5IPO3−3t界面に約0.1−0.2 eV のΔEc−Ec i −ECの障壁と、約0.3−0.4 eVのΔEv =  Ev −Eviの障壁を生成することがわかっている。このB I CMgT構 造のエネルギーダイヤグラムが、第16図に示されている。
やはり1、アクセプタイオンの表面層が、反転層を発生させるために、S I  PO3と86間の界面に必要である。この場合、MBEにより5rpos中にp 十界面調整電荷層を配置することが、典型的な場合、適切であろう。従って、こ の場合シリコン表面にMBEにより、層を堆積させることが望ましいであろう。
この層はC中性)ベース層が存在する可能性を避けるため、十分薄いC1〇−3 0人)ことが必要である。上で述べたように、もしチャネルの長さを十分小さく 作るならば、二次元電荷分割効果が自動的に、界面の反転を起す。このゝ短−チ ャネル“現象は、サブミクロンMOSデバイスにおける有害な効果としてよく知 られている。この効果が起るには、チャネル長は典型的な場合、チャネルp十井 戸の空乏領域の保さの約3倍以下である。もし、ソース接合がエミッタの両側に 配置されるなら、最大チャネル長は空乏深さの約6倍である。
S I PO8薄膜の適当な構成及びドーピングは、最適なデバイス動作を得る ために、重要である。著しく局在した電荷層を実現するために、MBE(分子ビ ームエピタキシー)又はきわめて低エネルギーの注入とそれに続く急速熱アニー ルを用いることが、提案されている。シリサイド(Ta、W又はTitはエミッ タ用の金属として良い選択である。なぜならば、(alそれを反転チャネルを作 るため、自己整合チャネル−エミッタ接合の注入ができるため、(b)それは注 人種を活性化するために必要なその後の高温アニールが許容されるからである。
RTA(急速熱アニーリング3は著しく局在した電荷プロフィルを生成するため 、有利に使用できるであろう。典型的なプロセス工程の重要な段階が、第17− 20図に示されている。図示されているように、注入工程中側壁酸化物保護は、 S I PO8側壁のドーピングを防止する。
デバイス特性 適切なパラメータに基〈と、各種のデバイス特性が、上で述べた構造で生じた。
5IPO3−1も系 デバイス特性について議論し、簡単で直接的な方式で、それらを物理に関連づけ るため、高コレクタ電流密度によるコレクタ中の空間電荷効果を、最初無視する 。これらの空間電荷効果は半導体中のドナ濃度に部分的に中性化を生じ、(すな わち、中性領域を発生する)それは半導体空乏領域幅の増加を起す。この効果は 1コレクタ拡張jとよぶ。この節の終りで、この効果による限界を知るため、実 際的な設計で、この効果を含める。物理的にいうと、コレクタ空乏領域中への可 動電子電荷の注入は、障壁層をバイアスさせ(すなわち、障壁層をバイアスす゛ るのに用いることのできるより少い正味の正電荷〕従ってエミッターコレクタ電 流を減少させる。更に、コレクタ電流の空間電荷変調は、コレクタ空乏領域を貫 くキャリヤの移動時間遅れと組合さり、赤外領域中の周波数で同調可能な低雑音 固体発振(トランジスタのft を1600 GHzに近づける):すなわち可 干渉源となる可能性を開く。
第21−23図は第21図中の挿入図に示されたS I PO8−3i B I  CMETのエミッタ接地出力特性を示す。三つの曲線は全部同一の材料パラメ ータをもつが、シリコンドーピング濃度は、第21−23図の場合、それぞれN d=1015.1017及びl Q ”cm−3と変ることが異る。計算におい て、S I PO3の相対誘電定数は8とし、 vtn = Vtp = 10 7cm/ secとし、熱電子伝導限界を仮定した。第21−23図のB I  CNETエミッタ接地出力特性はバイポーラエミッタ接地出力特性と、形が似て 贋るが、明らかに二つの違いがある。これらの第1は、典型的な場合2X10’  と非常に高いBICMETの利得であり、これはバイポーラトランジスタより 200倍程変人きい。第2は典型的な場合10’に/cAのオーダーの高コレク タ電流で、約4X10’A/(i−V)の最大伝達コンダクタンスを生じ、これ はバイポーラトランジスタのそれより、はぼ1桁大きい。不利な点としては、V cE、 cut−in はバイポーラトランジスタで見出されるより(0,2V )と幾分高いが、これは重要な結果をもつとは考えられない。非シリコン材料の 場合、Mlを用いることにより、界面における狭禁制帯がら空乏端における広禁 制帯まで、コレクタの禁制帯を傾斜させることができる。この技術はVCJ?  、cut−in を以下で示すように、はとんどゼロに減すことができる。
コレクタ電流は低VcE(<vcx、cut−tn )で負であることが、観測 される。これは半導体の空乏領域が順方向バイアスされるという事実の結果で、 チャネルからコレクタ6の正孔の低インピーダンス路を形成する。正孔のこの流 れを維持するため、+10 は小さいことだけが必要である。なぜならば、半導 体障壁高さφSが比較的低いためである。C式(19)を参照のこと)po従っ てQsは小さく、ΔViは非常に小さく、そのためIntはI、cよりはるかに 小さく、負コレクタ電流を生じる。(′f、(21)を参照のことl VcE従 ってφ、が増加するにつれs fl。
及びQi は一定のベース電流を維持するためには、増加しなければならない。
しかし、po が増加するとΔViが増加し、従ってIpi及び工niが増加す る。Ini = IpsすなわちIc”Oの時、カット−インが起る(式(14 )参照)S I P OS −Si系の典型的な値の場合、この条件のVCEで はVcz 、 cut−inCO,2−0,3Vとなる。より広い禁制帯材料へ のなめらかな変化(すなわち傾斜)は、 Vcx、cut−in を減少させる が、急激な変化によっても、この結果は得られる。すなわち、材料の層(図示さ れていない)を、第1図に示されたコレクタ領域の底部に、つけ加えることがで きる。この追加した層は界面付近のコレクタ材料より大きな禁制帯をもつことが できる。禁制帯がより狭いコレクタ材料は、空乏層幅と同じ又は数倍の厚さをも つことができる。
更K Vcz 、従ってφSを増加させると% po従ってΔVi及びIn1( :Jc) を更に増加させる。最終的には、本質的にすべてのチャネル電流が半 絶縁体を貫いて流れる時、すなわちIPi=IS の時、飽和する。この点で、 p。
及びΔvi、従ってIniは一定になり、従ってコレクタ電流は一定七なる。更 KVcr、を増加させても、(ΔViが本質的に一定であるため)単にφS を 増加させるだけである。(式(21)参照)。φS が増加することにより空乏 領域中の電荷の変化が、po に比べ小さい限り、Vi = Qs/ C1であ るから(補遺A1参照のこと)半導体電荷Qs = Qi + Qd従ってVi は、本質的に一定のままである。ViとともにVni従ってICも1本質的に一 定のままである。これは第21図に示されたBI(1?MFl:Tの出力特性と 、たまたま同じ状況で、これは曲線の非常に平坦な飽和部分により明らかなよう に、それはIQI5crn3の半導体ドーピング濃度を有する。第21図中の点 線の曲線は、J5=4QA/cjでの蓄積電荷Qst =QB −Qstを示す 。予想されたように、Qs −QstはvCEとともに増加し、出力曲線が飽和 する時、すなわちVcE = VCE 、 、satの時、2.7 X 10− ? C/、−、[の値に最終的に飽和する。この飽和部分の傾斜の逆数は、エミ ッタ接地出力抵抗R8eで、これは別の所、参考文献〔6〕で導かれ、 Roll” ”−である。従って、10 mAを流すデバイスβl5Nd の場合、またp。= l Q 19cm−” の典型的な値を用いると。
Roe = −一一一= 2X10’オームで、これは同40 X 10−”X  1015 じ電流を流すバイポーラトランジスタに典型的である。
第21図の出力特性の平坦な飽和部分に比べ、第22及び23図中の出力特性の 飽和部分は、Vcsが増すとともに、明らかに増すことがわかる。この理由は、 B I CMETO高半導体ドーピング(1017ないしl Q ” crn”  )で、それは空乏領域中の電荷Qdが、半導体電荷Qs に本質的に寄与する ようにする。従って、φ3が飽和時のその値を越えて増すにつれ、QsはQdの 増加により増加する; Qs =Ql + Qd oこれはVi をその飽和値 以上に増加させる。従って、Ini及びICはVcxの増加とともに増加し、第 22図と第23図の比較から明らかなように、 Ndが大きいほど、効果はよシ 著しくなる。Vczのより高い値における第23図の特性の飽和部分は、電圧の 増加とともにきわめて急激に上昇するt Kf、 を示し、バンチスルーを思い 出させる。しかし。
特性のこの部分は、真のデバイスのふるまいである。すなわち、特性の制御はベ ース電流によりなお行われ、もしパンチスルーがあれば、制御は失われるであろ う。
飽和以上では、 が飽和を越えVcgとともに増加するから、式(22)からpo、従ってQiは Vcs の増加とともに、実際に減少しなければならない。このように、第22 及び23図に示された特性の場合、QiはVCI、atLtでVczの最大値を 実際に示さなければならない。これは事実、第22及び23図中の破線で示され た場合であり、これはそれぞれJ8=1OA/d及び30A、/c++!の場合 のQst、tr、、、Qi−Qst)対Vcz特性に対応する。更に、出力特性 はVcE:) VcE、 B11t の場合急速に上昇するが、Δv1は事実、 Ini従って工。のVlに対する指数関数的な依存性のため、わずかに変化する だけである。ΔViは飽和以上でVcEとともに非常にゆっくり変化するだけで あるから、φ8はこの電圧゛範囲で、vCEとともにほとんど直線的に増加しな ければならない。
第22図中に示されたデバイスI Na = 1011cm−’ )のCE出力 特性は、電流利得が式(20)に従い、温度の低下とともに増加するようにみえ る。200℃において電流利得は300℃における4X10’から2X10’に 増加し、400℃において1.4X10’に減少する。
また、S I POS厚さを300オングストロームから150人に変えること のCE出力特性に対する影響も調べた。等価な300人のデバイスと比べて二つ の明らかな特徴は、利得が約104に減少するが、出力インピーダンスは増加す ることである。これらの効果の両方が、与えられた電荷に対し、より薄い5IP O8層がより小さくバイアスされ、よシ低いIni従ってより低い工。を生じる 結果である。
第24図は半導体ドーピングが10 ” cm−”であるBICMETのソース 接地出力特性を示す。そのエミッタ出力特性に比べ、特性の飽和部分は非常に平 坦で、非常に高い微分出方インピーダンスを示す。事実、ソースつて、先に述べ たデバイス(すなわち10mA を流す)の場合、G=10’を用いると、Ro c=RoexG=2X10’ XI 05=2X10’ Ωである。これはバイ ポーラトランジスタの典型的なRobの約103倍高く。
そのためBICMFJTのこの動作モードは、優れた定電流発生器である。
エミッタ接地入力特性、すなわち第22図のデバイスの場合のパラメータ変数と してVczをもっVsE対Jsが、第25図中に示されている。
III −V化合物 第26及び27図はM S! Ga 0165 As / Ga As、I n  P/ I n o、5sGao、4? As系のエミッタ接地出力特性を示し 、Al o、ss Ga o、65 As及びInP層は300オングストロー ムの厚さで、他の層のドーピングはNd = 10 ”α−3である。三つの系 の対応する禁制帯は本質的に異なるが、特性は明らかに同様で、主な違いは電流 レベル及び電流利得が幾分具ることである。三つの系の典型的な電流利得は、そ れぞれ3X10’及び1.7X10’である。第27図において、コレクタ領域 の禁制帯を傾斜させる効果を示す。臼レクタの禁制帯は界面における狭禁制帯値 から、コレクタ空乏領域端部における広禁制帯値まで傾斜する。曲線は第26図 と同一であるが、カット−イン電圧は除かれている。
コレクタ拡大の効果は垂直方向に縮小したデバイスを用いて調べた。デバイスパ ラメータは第28図中の挿入図で示されるように、ΔEy = 0.4 eV  、Nd= 2 X 101acrn−’で、d=150オングストローム(第2 1図参照)である。第28図はこのデバイスのエミッタ出力特性を示し、利得は 5xlO5で、それはΔEv = 0.3 eV を有するデバイスから、10 倍増加したものである。(第21−23図参照)デバイスパラメータの変化は、 カット−イン電圧と飽和電圧を、約半分だけ、それぞれ= 0.12 V及び= Q、38Vに減少させた。特性はコレクタ拡大のある場合及び無い場合について 、示しである。拡大はJcが10’A/fflに近づくにつれ、著しくなる。拡 大の効果は、常に電流を減少させることである。なぜならば、コレクタ空乏電荷 は障壁をバイアスすることには、効果が小さいからである。従って、拡大は出力 特性のより大きな制御を可能にする。すなわち、それはより大きなVcxの印加 を可能にし1、より大きなR2Oを与える。それはまた拡大した空乏領域のため 、より低いコレクタ容量を発生させる。従って、ある程度のコレクタ拡大は有益 であるが、コレクタ空乏領域を横切るキャリヤの走行時間が増すことは除かれる 。すると、理想的には、BICMETはできるだけコレクタ拡大の限界に近く動 作するが、許容可能なコレクタ走行時間が得られるよう設計すべきである。
第24.30及び31図は第27図中のBICNETのエミッタ接地伝達特性、 ソース入力特性及びダイオード接続デバイス特性(すなわち、ソース及びコレク タを共通の端子にする〕を示す。デバイスにつけた記号は、この図中の挿入図に 示されている。MO8Tの二重線は半絶縁体が、ベース入力に対し、なお高イン ピーダンスであることを示すために用いられている。エミッタ用の矢印はバイポ ーラに類似で、高電流リードを示す。伝達特性は第28図に一致して、固定した vCEに対し、コレクタ拡大により電流が減少することを示している。ソース入 力特性はコレクタ拡大の効果がないことを示す。なぜならば、ソース電流は拡大 効果とは独立に制御されるからである。
次(で、第28図のBICMgTについて、それぞれ電流利得Gをソース入力電 流及び温度の関数として考える。
利得は最初J8が増加するとともに増加する。その範囲において、コレクタ拡大 は無視できル(JC< IQ6 A/i)が、4−5 A/cr!のソース電流 が減少するとともに、急速に増加し始め、その範囲でコレゲタ拡大は認識できる ようになる。200°に以下の温度において、108を越える利得が達成される 。(これはvCE=IVの値で得られ、JsはJ’=10’A/iを与えるよう 調整される。)しかし、コレクタ電流、従って伝達コンダクタンスは温度が低下 するとともに減少する。また、界面状態中での再結合は、〉106の電流利得に 対する制約要因となることにも、注意すべきである。C補遺Cを参照のこと)要 約すると、新しいデバイスについて述べてきたが。
その場合反転層は通常のベースの代りになり、金属エミッタは通常の半導体エミ ッタに置き代る。デバイスは非常に高い伝達コンダクタンスと非常に高い電流利 得を有する。また、デバイスはベースを持たないため5通常のバイポーラトラン ジスタより、はるかに低い容量をもつ。
この低容量は、高伝達コンダクタンスと組合さり、ディジタル及びアナログ用途 の両方において、非常に高い速度を暗示する。デバイスはバイポーラトランジス タのような垂直方向に縮小することを制限する中性ベースを本質的にもたず、か つFETのように平面方向に縮小することを制限するドレインを持たないため、 BICMETはりソグラフイ形状寸法を、0.1μm以下の範囲に縮小する理想 的な候補である。デバイス特性の対応する改善は多い。しかし、最も重要なもの の一つは、チャネル中で衝突効果が実現できることである。この事実ぢけで著し い特性上の利点を達成するために、■−■技術におけるデバイスを助ける。
他のデバイス 本発明の構造のもう一つの用途は、光検出器である。
第32図を参照すると、長い波長光検出器が、シリコン技術で作られている。光 エネルギーを吸収するのに十分な厚さをもつゲルマニウム302,303の薄膜 が、Sも02層301上に配置され、Si 02層は84基板300上に配置さ れる。p+Ge チャネル接触順域303が反転層に作用し、抵抗体として働( ’5IPO3層304を通して、金属エミッタ領域305に接触してムる。金属 エミッタ305は透明導電性酸化物(たとえばインジウム酸化物又はスズ酸化物 )の非常に薄い金属層とすることができる。あるいは、金属接触C領域305) は周辺のみを囲むようにでき、5IPO8半絶縁体306表面上の電極は、シリ サイド又は透明酸化物層30γ又は5IPO8層の高濃度注入縮退表面ドーピン グにより作ることができる。(領域は堆積したSL Oを層308.309によ り、絶縁される。)すると、入射光エネルギー314は反転層315を貫いて浸 透し、N”Geコレクタ領域302に入ることができる。コレクタは第2のS  I PO8抵抗領域310を通して、正電位パワー接触(領域312)に接続さ れる。信号出力は金属接触313から、増幅器に供給される。
動作は以下のとうりである。5IPO8抵抗304がB I CMETのp”G eベース接触とその金属エミッタ305間に、光検出器の高周波応答を決るため に接続される。Ge空乏領域中に光が吸収された時、Ge/5IPO8界面への 正孔の移動及びGe N+ 接触への電子の移動は非常に速<、Ge中の飽和ド リフト速度でのみ制限される。しかし、照射が弱くなった時、界面での過剰の正 孔はS I PO2層を貫く非常に小さい伝導のため、あまり速く動くことはで きない。従って、それらのためには別の導電路を作らねばならず、それは抵抗体 304により実現される。デバイスの速度は抵抗体及びS I PO3容量の時 定数で決る。この実施例において、反転層はこのように別の導電路を形成するこ とにより、エミ“ノタカ・らコレクタへの多数キャリヤの流れを制御すると考え られる。
もちろん、デバイスの電流利得はこの抵抗体304によって減少し、従って帯域 幅(速度)は利得と直接交換できる。なぜならば、利得−帯域幅積はこのデバイ スで固定されているからである。しかし、B I CMETのオリ得−帯域積は きわめて高く、そのため抵抗は通常の光トランジスタより高い周波数で、(G= 100といった)かなり高い利得を得るように選択できることがわ75瓢る。
抵抗体は速度上昇容量及び通常のバイポーラ中の抵抗体と同程度で、それはベー ス信号が接地へ行った時(ベースパルス応答を測定して)、ベースから正孔を引 出すために用いられる。ここで示した構成において、障壁層の内部容量を用い、 エミッタ接地された系中の最も負の電位に、抵抗体をとっている。
そのような光検出器の利点についてのいくつかのコメントを、以下に列挙する。
この装置は単にコレクタ材料を適当な吸収スペクトルを有するように選択するこ とにより、任意の波長の光に使用できる。従って、より長波長の応答に、■nS b、HgCd T e 等を考えることができる。より短い波長応答には、もち ろんSL又は他の材料を用いることができる。
B I CMET光検出器の特徴は、最低の電流で最も高く、非常に高い電流レ ベルで減少する利得の特性にある。
検出器は暗い中で、わずかの漏n電流で動作することが望ましいから、このこと はyc検出器としてのB I CMETに、望むことである。すなわち、静止状 態でデバイスに大きな電流を流したくない。大きな電流利得を得るために1通常 のへテロ接合バイポーラトランジスタの場合。
大きな電流が通常必要である。
また、BICMET元検出器は動作電圧を印加した時、反転層が形成されるよう に、すなわちデバイス製作中界面に電荷を堆積させることなく形成されるように 作ってもよい。それにより得られるVcg%cut−irlの増加は、典型的な 場合光検出器にはほとんど影響ない。
第32図の構造の等価回路が、第33図に示されており、ここで抵抗りは第32 図のSIF’O8層304に対応し、負荷抵抗R2は層310に対応する。デバ イスの利得は、R1を変えることにより、変えられる。たとえば、電界効果トラ ンジスタのチャネルはR,として働くことができ、それはゲートに印加された電 圧により。
制御できる。このように、非常に広範囲の光パワーレベルが、検出器又は増幅器 32への過剰負荷なしに、検出できる。
第34図を参照すると、B I CMET構造とつけ加わった領域355を含む デバイス構造1000の透視図が示されている。このデバイスはpnpn サイ リスタとして動作することができ、活性領域の厚さ、ドーピングレベル、禁制帯 及び光共振器の有無に依存して、レーザ又は発光ダイオードとして動作できる。
構造10口0は通常ノーマリ9オン〃又はノーマリ1オフ”デバイスとして設計 できる。構造1000はn形半導体基板355上に形成され、n−チャネルデバ イスと表わされている。p−チャネルデバイスもn−チャネルデバイスに類似で 、従って詳細には議論しない。p−チャネルデバイス及び。−チャネルデバイス の両方が1図示されているのとは逆の順序で、本質的に上下を逆にして裏作でき る。
光が放出される一実施例において、構造1000は電流制御デバイスで、それは n−チャネルデバイスとして作られた時、本質的にn十形伝導形半導体基板(基 体)355、p形半導体領域C層)354(これはコレクタ領域とよんでもよい )、相対的に薄いn形半導体領域(層)360(それはチャネル層又は反転チャ ネルとよんでもよい)、p形半導体領域(層)35B、金属層351、局在。十 形接触領域353及び局在、十形接触領域359から成る。端子350,352 %357及び356は、それぞれ金属層351.領域353.基板355及び3 59に結合されている。領域358はp形伝導形の相対的に広禁制帯材料で、そ れを貫いた熱電子放射が可能なように、十分薄い。金属領域351は陽極端子と して働き、層358と接触し、構造1000の陽極として働く。層360は薄い n形層で、それはp形層358をp形層354から分離する本質的な反転チャネ ルである。領域354は相対的に狭い、典型的には直接禁制帯材料で、従って光 を放出できる。オーム性接触した電極357を有する基板355は、構造10口 0の陰極端子として働き、コレクタ領域354に比べ相対的に広い禁制帯を有す る。これにより、接合361に高効率の注入が行われる。この条件は領域354 中で多くの正孔−電子再結合を起させ、それによυ光の放射が起る。
接触局在領域353はチャネル層360と電気的に接融し、電極352へのオー ム性接触を作り、それは構造10000制御端子として働く。領域359は層3 54へのオーム性接触をなし、構造1000のコレクタ端子として働く電極35 6と、オーム性接触をなす。構造1000は(領域354から)光学的出力と( 領域359かも)電気的出力の両方を有し、それらはともにチャネル領域360 に印加された電位及びそれに注入又は引出された電流により、制御される。従っ て、光放射及び電気的出力信号は、領域353に印加された比較的低パワー制御 信号を用いて、急速に変調できる。
上で述べたように、BICMETそれ自身は本質的に反転チャネル制御トランジ スタである。静止状態において、すべての電極は電気的に浮いており、デバイス を貫く電流は流れない。通常オフ状態において、デバイスは電極350から電極 357へ順方向バイアスされるが、層360から出て電極352へ流れる電流は なく、電極350及び357間で比較的少量の漏れ電流が流れるだけである。オ ン状態において、デバイスは電極350及び351間に順方向バイアスをもち、 電子はチャネル層360中に注入される。この電子の注入は領域358間の順方 向バイアス電位を増し、それにより電極351及び357間に、比較的大きな電 流を流すことが可能になる。これはトランジスタを貫くコレクターエミッタ電流 に対応し、入力制御電流に対応して、電子が反転チャネル領域ζ層)361)中 に流れ込む。
構造1000がサイリスタとして働く時、陽極端子として働く電極350と陰極 として働く電極357間が、順方向バイアスされる。構造1000が熱的に平衡 状態にある時、陽極電極351と陰極電極357間又は電極352及び350間 には、バイアスはかかっていない。
この動作モードに対するエネルギー帯ダイヤグラムが。
第36図に示されている。この状態の場合、第35図に示されている可能な電流 −電圧(1−V)特性曲線の点A又は原点で動作している構造1000には、最 初電流は流れない。陽極(端子350)が陰極(端子357)に対し順方向バイ アスされ1層360中へ本質的に電流が流れない状態は、第35図の領域rA1 3)で代表されるように、デバイスの0FF(高インピーダンス)状態に対応す る。
ある程度のソース電流がチャネル層36[)に注入された時、陽極電極350か ら陰極電極357への電流が増加し、相対的に狭禁制帯領域354中に、正孔が 蓄積する。陽極−陰極電流が増加するにつれ、荷電キャリヤのプラズマが領域3 54中にでき、それは領域354及び355間に十分大きな正孔密度勾配を発生 し、領域354から領域355への正孔の拡散が始る。この正孔の流れは反対の 方向への電子の流れを起しく第37図を参照)、それば端子351ないし357 間のインピーダンスレベルが、比較的高抵抗から第38図に示された比較的低抵 抗へ移るスイッチング動作を起させる。第35図のI−V特性上の点B及び第3 7図のスイッチングに対応するエネルギー帯ダイヤグラムが、この動作を説明す る。
動作のこの後者のモードにおいて、構造i oooはその特性点Bから点Cへ動 くにつれ、負性抵抗の短い位相に入る。動作モードのこの部分中、領域354中 で荷電キャリヤの比較的低レベルの再結合が起る。第35図の1−v特性の点C はデバイスのNオン〃状態に対応する。
もしチャネル領域360電流が比較的少量だけ増加すると、構造1000のトラ ンジスタ部分がオンで、電流利得を生じるという事実のため、コレクターエミッ タ電流は、著しく増加する。この層354中のキャリヤの増加は、光出力信号を 領域354から放出させ、それに対応して第35図中に示されたI−V曲線上の 点りで示されるように、出力電流を増加させる。このようにして、光レベル及び 電気的出力信号は変調される。
構造1aaoから放出される光の性質と放出される方向は、構造全体の形状の関 数である。ここで述べた構造1000は、光波技術でよく知られた多くの方法で 領域354に結合された導波路(図示されていない)中に向けられた、少くとも 非可干渉性の光を発生する。レーザ発振は領域354の任意の二つの露出された 平行な小面Cすなわち、第34図の観測者に面した表面及び両方が光学的に半反 射性及び半透明であるように、直接裏に隠された平行面)間に、共振器空胴を発 生させることにより、実現できる。構造1Ω00がレーザとして用いられる時、 第2領域への導波路結合は、二つの平行へき開小面のいずれかを通して、行える 。
光を放射する構造1000の一実施例において、層354及び360はともにガ リウムひ素で、層358及び基板355はともにアルミニウム・ガリウムひ素で ある。領域358は約400オングストロームの厚さで、1018cm−”の濃 度に、−ドープされたAt6,3 cao、7 Asから成る。領域354は約 0.5μmの厚さで、101フcrn−3の濃度にp−ドープされたGaAs  から成る。領域355は約0.5μmの厚さで、5 X 10 ” cm 3の 濃度に。+−ドープされたAl o、3 Gao、?から成る。チャネル領域3 60は典型的な場合30オングストロームの厚さで、少くとも10”m”の濃度 にn+−ドープされたGaA、s から成る。
チャネル領域360は数百オングストロームまで、厚くすることができる。応答 時間は領域360の厚さが増すにつれ、劣化する傾向にある。
現在好ましいと信じられる一実施例において、領域360の厚さはほぼ数ないし 150オングストロームであろう。金属エミッタ351は約3000ないし40 00オングストロームの厚さである。構造1000は二つの平行平面に沿ってエ ッチされたメサでよい。第1の面はデバイスの層構造に垂直で、層354は露出 されるが、第2の面は第1の面に平行で、領域354の深さを越えて延びるよう に終る。接触領域353及び359は、典型的な場合、イオン注入により形成さ れる。構造1000がサイリスクとして用いられる時は、接触359を設けるこ とは任意でよい。
第35図の実線の曲線は、サイリスクスイッチングで通常あるような陽極−陰極 順方向バイアス電圧に変化がある場合に、構造1000が示すI−V特性を示す 。この場合1点A、原点、は構造1000の静止状態に対応し、接触(電極)の 全電位は浮いている。点A及び8間の正勾配の線部分は、構造1000の陽極か ら陰極への順方向バイアスの増加の効果に対応する。屈折点Bはバイアス電位差 が十分大きく、領域354中にパンチスルーを起すほどであるスイッチングに対 応する。その後、デバイスは点Bと第2の屈折点C間の負勾配の線部分に対応す る負性抵抗の短い位相に入る。それに続く特性の正勾配の線部分は、デバイスの 動作領域で、その点C及びDばそれぞれ変調出力信号の高及び低レベルに対応す る。これら二つの状態間の変調は、陽極(電極351)と陰極357間に印加さ れた電圧のわずかな変化により制御され、それは構造1000を貫いて流れる電 流と光の放出に、比較的大きな変化を起させる。
しかし、それに対し、点線の路Eは注入されたキャリヤ電流が陽極−陰極電圧の 制御に比べ、スイッチング特性に用いられることを示す。先に述べたように、構 造1000は領域354中の多数キャリヤの蓄積が、領域354から領域355 への正孔の拡散を誘導し、それが領域355から領域354への電子の逆の拡散 を起す時、スイッチするように意図されている。陰極電位に対する陽極電位の差 は、このデバイスの場合一定に保たれるため、必要な多数キャリヤプラズマの形 成を、最初起させ。
維持し、変調するだめの発光/BICMET/サイリスタに用いられる機構は、 チャネルキャリヤの注入を通して、デバイスのエミッターコレクタ電流を増すこ とである。この場合、チャネル電流が高ければ高いほど、より大きなプラズマが 成長し、スイッチングに必要な陰極に対する陽極の電位差は、より低くなる。従 って、注入されるチャネル電流を増すことにより、デバイスのスイッチング電圧 をその順方向バイアスまで下ることができる。
スイッチング点Eの後、負性抵抗の位相を通して点c−4で、先に述べたように 、実線に従い、そこからそれとDとの間の変調が、ソース電流中の変化を通して 行われる。
構造1000は端子351及び357間に頭方向バイアスが印加され、チャネル 領域360には電流は供給されず、構造1000はNオン〃状態にあり、端子3 51及び357間に電流が流れるよう、十分な電流利得をもつよう、設計できる 。電流の大きさはチャネル領域360に電流を流さず、異なる領域と基板の禁制 帯により決る。端子35゛i−に電圧と電流を印加すると、端子351及び35 7間の電流が変調され、領域354から光が放出される。
次に、第39図を参照すると、第34図の構造1000と非常によく似たサイリ スタ構造1000Aの断面図が示されている。第34図の構造1000に対応し た領域と、同様又は同一の100OAの領域は、−AIを後につけ加えて、同じ 参照番号をつけである。構造1000と100OAの主な違いは、接触領域35 9と端子356が構造1000Aには存在せず、領域355Aの禁制帯は領域3 54Aと典型的な場合同じである。構造1000Aはpnpn シリコン制御整 流器(SCR)として働くが、領域354Aから光出力信号又は電気的出力信号 を出すには、適していない。構11000Aの応答時間は5通常のSCRより良 いと確信される。シリコン5IPO8技術において、構造1000Aは典型的な 場合p−チャネルデバイスとして製作され、領域及び基板はここで示されたもの とは反対の伝導形をもつであろう。
補遺 第3図は電圧バイアス下、チャネル電流が流れている時のBrCMETを示す。
コレクターエミッタ電圧。
vCE、は次式で与えられる。(添字 のついた変数はすべて、それらの各平衡 値を示す) ここで、半絶縁体中の電圧降下、Viば、次式で与えられる。
ここで (”iは半絶縁体の容量である。
バイアス下で、電荷方程式は Qe = Q6p + Q6n = IQi+ Qc ) (A3)であり、Q lは次式で与えられる。
ここで、ΔEiはバイアス下での界面におけるフェニルレベルの位置で2次式で 与えられる。
Q、は半導体中の電荷で、次式で与えられる((B8)を参照のこと) (八6)に従うと、半導体電荷の平衡値Q。は、次式で与チャネルーエミッタ電 圧VCEは次式で与えられる。
=ΔVi+β−’tn (Ny / p。)−β−’ An fNv/po)=  ΔVi + β″″’ in (pc/po* l (A8ンことで、ΔVi は半絶縁体中の電圧降下Vi −Vi である。
コレクターソース電圧VCsは1次式で与えられる。
Vcs = Vcs −Vst: =VcE −ΔV1− β−電 Zn (po/ I)o * )又は Vsc ==ΔVi+β−’ln (13c/ po*)−VCII (A9) 第(A2)式を更に証明することは、この時点で、役にたつ。障壁層の伝導の詳 細のために、一般的に考えられる二つの場合がち巻。
第1の場合、障壁層は一様で、ゼロバイアス空乏層幅は障壁層の幅に等しい。次 に、順方向バイアスが増すにつれ、空乏層幅は減少し、空乏層幅に付随した容量 は増加する。もちろん、これが起った時、かなりの電流が流れ、そのため障壁層 端とエミッタ接触の間に、電圧降下がある。この部分に付随した容量があり、従 って全容量は二つの部分の直列の組合せである。この場合、(A2)は適用でき ない。なぜならば、容量Ci は絶縁体容量より小さく、電圧に依存するからで ある。
第2の場合、ドーピングは位置とともに急速に変り、接触のすぐ近くではそil 、は非常に高いC材料は縮退している)が、半導体に近づくにつれ、急速に減少 する。この種の分布はイオン注入障壁層で期待される。この状況の場合、もしゼ ロバイアス空乏幅が障壁層の厚さにちょうど等しいならば、バイアスが印加され たように保たれる。なぜならば、空乏端におけるドーピングが、そのように高い からである。すなわち、障壁層をバイアスするのに必要なすべての電荷は、エミ ッタ接触における空乏端の非常にわずかな移動により、供給されるからである。
実効的には、空乏端はエミッタ接触に固定され、従って(A2)中で用いる正し め容量は、C1すなわち絶縁体容量である。しかし、空間電荷の最大値が半絶縁 体中になる時、状況は変り、容量ばA、2.2で示されるように増加する。
空乏幅が固定される大きさを見積ることにする。エミッタ接触において、ドーピ ングはNd4 : 10 ”cm−3と仮定する。もし、Vi 5.1.、2  Vの電圧が印加されるならば、エミッタ上に必要な電荷は、もし幾何学的なC=  2.5 X 10” F(1cm−” を仮定するならば、ΔQ=CΔVi及 びΔQ = 3 X I F7クーロンC1n−”である。この電荷はエミッタ 近くにあるから、ΔQ=qNdiΔXで、Δx −19オングストロームである 。従って、電荷のすべてはエミッタの約20オングストローム以内にあり、Nd 1が更に高くなると、更に局在化する。この状況はA、2、で考えるものである 。
A、2、 障壁層に対する電流方程式 考えるべき二つの領域がある:a)空間電荷が半絶縁体を通しての電荷の輸送に 影響を与えない時、すなわち空間電荷の最大値が半絶縁体エネルギーダイヤグラ ム中に来る前で5条件はΔvi<φ。である時;(b)空間電荷最大値φAlが 半絶縁体のエネルギーダイヤグラム中に来る時、すなわちΔVi≧φ。の時、前 者の場合、電流は障壁層がその中のキャリヤの平均自由行程より大きいか小さい かに依存して、拡散律速か熱電子律速である。後者の場合、それはφMで表わさ れる障壁による空間電荷律速である。
障壁層を貫く電子電流(Jni )は、一般的に次式で表わしてよい。
電流はXに依存しないから、exp[ニーβV(χ)〕を積分要素として用いる と、(AIO)を次の形に書くことができる。
境界条件は次のとうりである。
V(o)=−φn/ q 、 n(ol = Ncexp (−φ、/kT)こ こで、vthは障壁層/半導体界面に垂直な方向の平均電子エネルギーで、φ。
は小さいが、金属/半絶縁体界面における有限のエネルギー障壁である。境界条 件を用いると、Jniについて解いた式が、次のように得られる。
(A12 )中の積分は閉じた形には完成させられない。しかし、はぼ次のよう に書き直してもよい。
ここで、↑は半絶縁体の厚さ全体にかかる電界の平均値である。実効的に一定の 空乏幅の場合にのみ正しいのは、この近似である。Eは指数関数の前の項にのみ 現れるため、近似は良いはずである。[A13)の数値をめ、(A12)に青換 すると、Jniが得られる。
近似的に次のように書ける gd また、次のことを知っている Dn: Vthtn (A15) ここで、Anは半絶縁体中のキャリヤの平均自由行程である。従って、(A14 )は次のように書いてもよい。
印加された絶縁体電圧ΔViの低及び高値に対する(A14)の限界について考 えることにする。小さなΔViに対して、expC−(φ。−φnqΔVi ) / kT) << 1で、(A16)の分母は。
次のようになる。
kT +1 +A17) (φ。−φnL/:n 大きなqΔVi″:=φ。−φ。の場合、(A16) の分母は指数項を展開し て、次のようになる 一般的にβ(φc −clre l/ kT >> 1であるから、(A18) を用いると、最悪の状況を表わすことになるであろう。すなわち、より低い電圧 レベルでの実際の電流より低い値を予測するであろう。高電流レベルに最も興味 があるから、考えているすべての電圧レベルについて、(A16)の分母に(A 18)を用いる。実際の電流はより低い電圧レベルに対し、より高くすることが できる。
この形の興味ある特徴は、熱電子律速及び拡散律速伝導を組合せることで、もし tn )) dなら、Joiは次のようこれは次の形に書いてもよい ここで、Anはリチャードノン定数である。この結果は高さφ。−Δv1 の障 壁に付随した単なる熱電子放出の結果である。他方、もしtn << dならば 、(A19)は次のように書いてもよい。
これはφ。−Δv1 の障壁高さに付随した拡散電流である。
同様にして、コレクタから半絶縁体への電子の流れは、次式のようになることが わかる。
これは次のように書いてもよい ここで、vnは電子に対する実効速度である。
電流に対する負の符号は、省略した。正孔電流は、(A18)からNcO代りに Nvと置きかえ、金属フェルミレベルEpnから測定した電子に対する障壁φ。
−qΔViの代りに、 Ep、。 (界面における正孔に対するフェルミレベル )から測定した正孔に対する障壁(ΔE1+ΔEv gVi。
第3図参照)を置きかえることにより、直接導かれる。
fA23)は次のようになる。
は正孔の実効速度である。
この動作モードにおいては、半絶縁体中の電界が非常に高い(〉10 ’ V/ crn)から、電子速度は飽和していると仮定する。従って、半絶縁体中の空間 電荷密度ρ3は、次のようになる。
ρ5=Q(Ndi−Jni/(”5ql) (A25)ここで、Jni / I V3ql は電流の空間電荷に対する一定の寄与で、hJatは半絶縁体中のド ナ密度である。(A25)をポアソン方程式に代入することにより、となる。こ こで、 Xm をエミッタ接触から測定した空間電荷電位の最大値とするとき、X=Xm においてE=Qの境界条件を用いると、【A26)を積分することにより1次の ようになる。
x = 0でφ=0という境界条件を用い(p、28)を積分すると、 となる0φmは(A29 )中でx=Xmと置きかえると、決る。
次に、x=dでφ=ΔVi−φ。の境界条件を用いて、(A29)から、Xmを 決る。すると、次のようになる。
(A31)より、Δvi=φ。の時、Nd又はJniには依存せず、”m =  d/2 となることは興味環い。(A31)を(A30)に代入すると、次のよ うになる。
半絶縁体を貫く電流は、電子に対する障壁(φC−ΔVi、1をφ□ で置きか え、絶縁体の厚さdを最大値の位置Xmで置きかえることにより、与えられる。
軸がJni の関数であるから、 (A331は明らかに超越関数的なものであ る。
空間電荷がなければ、量ΔViだけ半絶縁体をバイアスするということは、系に 蓄積された全電荷Qstを、量ΔV、Ciだけ変化させる。空間電荷が存在すれ ば、Q、tに対する空間電荷の効果は、バイアスΔViが半絶縁体に印加された 時、x = d (すなわち界面)における電荷の変化、29%によって決る。
ΔQi =εrE(di+φcCi = I E fal+φ。/d)Ciここ で、Efalはx = dにおける電荷である。(A28)中でx=dとし、( A31)からxmを代入すると、ViCi の項は、形状的な容量のΔQK対す る寄与で、従つてQ”did/’lは空間電荷の寄与である。この空間電荷に次 式で与えられる容量Csiを付随させてもよい。
従って、CstはCiとは並行になる。
障壁層中の伝導が障壁律速から空間電荷律速へ移る性質を説明するため、結果f A19)と(A33)を印加電圧の関数として、第A2図にプロットした。空間 電荷制限効果が重要になるにつれ、曲線中に鋭い中断がみられる。デバイスのq mに対応するこの曲線の勾配は、第A3図に示され、〜4 X 107A/VC In−”の最大値に達するのがわかる。
この結果から、電流対電圧曲線の屈折部付近で動作させるのが、常に望ましいこ とがわかる。
屈折部以上の電圧の場合、容量は空間電荷成分(A34)のため増加することに 気づくであろう。
補遺B 電荷方程式 半導体の空乏領域中の任意の而Xにおけるポアソン方程式は、次式で与えられる 。
ここで、Xは半絶縁体/半導体界面から測定される。自由正孔密度p(xiは次 の形に書いてもよい。
ここで、半導体界面においては、φ(xl = O及びp(yJ=p。
で、空乏領域端においては、φ(X)=φ8である。
Jci / qv3の項はコレクタ電流の一定の空間電荷の寄与である。これけ ドナ電荷を減す効果とコレクタ領域の幅を広げる効果をもつ。この項はまた、犬 のコしクタ電流密度を決る。そうでなければφs < 0で、これは維持できな い条件である。不等式は非常に大きなコしクタ電流を流すためには、Ndは非常 に犬きくなければならないことを示す。たとえば、論理用途に望捷しい10’A /i程度のコレクタ電流を実現するためKHlN(1)10’/1.6X10− ”Xi O?)〉6X IQ”crn−3である。
(B2)を(B1)に代入すると、 となる。こi″LはE=−dφ/dxであるから1次の形に書ここて、積分はξ =ε0 及びφ=0である界面がら、E=0及びφ;φ8である空乏領域端まで 行った。積分を行うと次のようになる。
Qc”εSεo (B7) −βφ。
従ッテ、(B6)をCB5)K代入し、1’))e テあルコとに注意すると、 となる。
B、2 反転電荷Qi nv 第(A3)式は全半導体電荷の表式である。しばしば、′自由主ャリャ蓄積電荷 QIn v Q 4 n v* を必要とし、これは(A3)からは直接は得ら れない。しかし、po(又は+10*) 、 Qinv (又はQilv*lは 、次のように決めてもよい。
一βX 界面から距離xVcおける正孔電荷密度はqpoこ (第8図参照)で、ここで φXはXにおける価電子帯端部の電位である。(第7図参照) 従って、 ここで、φ工は界面からの距離Xにおけるgvo、すなわちx = Oにおける 価電子帯端部に対して測定した価電子帯端部の電位である。すると、次のように なる。
−βφX ここで、dφz/dx=ε8である。e は界面からの距離とともに急速に落る から、dφy、/dxは一定と仮定してよく、界面においてその値をE。に等し いとしてよい。従って、 e−βφ°(1及びEo= Q、/ff3であるから、fBlolより(B3)  VC従うと、Qinvとして次のように書いてもよい。
最後に、自由キャリセ蓄積電荷に対しては、次のようにB 3 空乏電荷及び空 乏幅 全半導体電荷Qsは1反転層電荷Qi nv及び空乏電荷Qdの和である。Qc  =Qi nv + Qd従って、(Bll)から ここで、Q3は(B7)で与えられる。
空乏領域の幅λdは、次式で与えられる。
又は 1秒当り単位面積の界面を通過する電子の数をNとす面積は Jcσ Nσ=−で、ここでσは電子捕獲断面積である。N511を単位面積当りの界面 トラップの数と仮定すると、再結合従って、再結合電流密度は、次のようになる 。
JR= qR= NssσJc J3” Jpi + Jsであるから、得られる最大利得は、次のようになる。
ここで、G、け再結合がない場合の利得である。明ら利得には影響を及ぼさない 。従って、σの適切な値を見積らなければならない。電子はトラップの近くで、 時間ttr−,r/vだけ費さなければならないことに、気づく。
ここで、rはトラップの半径、■は界面を貫いて移動する電子の速度例えばV=  2TJgc+1//l/meである。
電子が捕獲されるためには、それはトラップ近くで少くともt、hに等しい時間 を費し、フォノンを放出しなければならない。捕獲断面積はその低電界での(平 衡な)値から、ttr/lph に比例して減少すると考えられる。
少するであろう。なぜならば、この効果を無視し、σ。−10−’5m 、 r ==1オングストローム、ΔEc= 0.2ev の典型的な値を用いても、σ =2X10”iを得る〇従って、N1t== 10 ”cm−”を仮定すると、 得られる最大利得はG=5X10’で、Nitが下るにつれ1次第に良くなる。
FIG、 1 コレクタ FIG、2 FIG、J X冨o x=d FIG、4 FIG、6 FIG、7 FIG、θ FIG、9 FIG、11 AL□、35GG□、65AS FIG、12 S、1. GaAs FIG、16 FIG、 U ρSi −5i FIG 21 FIG、22 FIG、23 FIG、24 もV) FIG、25 JC(A/Cm2) FIG、27 FIG、29 0.9 1.0 1.1 1.2 V、、(V) FIG、30 FIG、31 vcE=翫(■) +V FIG、39 FIG、34 FIG、35 オフ 状態 FIG、36 正孔密度 用卑麺査赳告

Claims (9)

    【特許請求の範囲】
  1. 1.第1の伝導形を有し、界面に反転層(16)を形成するのに適合した第1( 10)及び第2(12)の領域間の界面を含み、前記反転層は第2の伝導形の電 気的キヤリヤのソース(16)と電気的に接触し、前記第1及び第2領域間に流 れる前記第1の伝導形の電気的キヤリヤを制御するのに適合していることを特徴 とする固体デバイス
  2. 2.第1及び第2領域間の電気的キヤリヤの流れを制御するのに適合した反転層 を形成するのに適合した第1及び第2の領域間の界面を含み、 前記反転層は前記領域間の禁制帯エネルギーの差により、前記領域間に本質的に 閉じ込められることを特徴とするデバイス
  3. 3.第1の伝導形を有する相対的に広禁制帯材料の第1の領域(12)とオーム 性接触をなす金属性エミツタ(14); 前記第1の伝導形を有し、界面において前記第1の領域と接する相対的に狭禁制 帯の第2の傾城(10);前記第1の伝導形とは相対する伝導形を有するチヤネ ル接触領域(18)を含み、 前記チヤネル接触領域は前記界面に形成される反転層と電気的に接触するのに適 していることを特徴とするデバイス
  4. 4.請求の範囲第3項に記載されたデバイスにおいて、前記反転層は前記デバイ スに印加された動作電位が無い時、前記界面の限界まで本質的に延びることを特 徴とするデバイス
  5. 5.請求の範囲第3項に記載されたデバイスにおいて、前記反転層の形成は、前 記界面の近くに存在する荷電粒子により、少くとも一部行われることを特徴とす るデバイス
  6. 6.請求の範囲第3項に記載されたデバイスにおいて、前記金属性エミツタ及び 前記第1の領域は、光学的に透明であることを特徴とするデバイス
  7. 7.請求の範囲第3項に記載されたデバイスにおいて、前記第2の領域は前記デ バイスの少くとも一部が、光エネルギーにより照射された時、正孔−電子対を生 成するのに適し、それにより光検出器が得られることを特徴とするデバイス
  8. 8.請求の範囲第3項に記載されたデバイスにおいて、前記チヤネル接触は前記 金属性エミツタから前記第2の領域へ、前記第1の領域を貫いて流れる多数キヤ リヤの流れを制御するための電気信号を伝えるのに適し、それにより前記信号に 対して電流利得を発生させることを特徴とするデバイス
  9. 9.請求の範囲第3項に記載されたデバイスにおいて、前記金属性エミツタは金 属であることを特徴とするデバイス。
JP60504030A 1984-09-21 1985-09-06 新半導体デバイス Expired - Lifetime JPH0616552B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US65344084A 1984-09-21 1984-09-21
US653440 1984-09-21
PCT/US1985/001720 WO1986001939A1 (en) 1984-09-21 1985-09-06 A novel semiconductor device

Publications (2)

Publication Number Publication Date
JPS62500273A true JPS62500273A (ja) 1987-01-29
JPH0616552B2 JPH0616552B2 (ja) 1994-03-02

Family

ID=24620905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60504030A Expired - Lifetime JPH0616552B2 (ja) 1984-09-21 1985-09-06 新半導体デバイス

Country Status (5)

Country Link
EP (1) EP0197052B1 (ja)
JP (1) JPH0616552B2 (ja)
CA (1) CA1270933C (ja)
DE (1) DE3572752D1 (ja)
WO (1) WO1986001939A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326383A (ja) * 2000-05-16 2001-11-22 Hitachi Cable Ltd 発光ダイオードアレイ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581071B2 (ja) * 1987-04-30 1997-02-12 ソニー株式会社 ヘテロ接合型バイポーラトランジスタ及びその製造方法並びにそれを用いたメモリセル
US4825265A (en) * 1987-09-04 1989-04-25 American Telephone And Telegraph Company At&T Bell Laboratories Transistor
US4851840A (en) * 1988-01-06 1989-07-25 Wright State University Optical analog to digital converter
US8207784B2 (en) 2008-02-12 2012-06-26 Semi Solutions, Llc Method and apparatus for MOSFET drain-source leakage reduction
DE102008044884A1 (de) * 2008-08-29 2010-03-04 Albert-Ludwigs-Universität Freiburg Verfahren zur Bestimmung der Rekombinationseigenschaften an einem Messteilbereich einer Messseite einer Halbleiterstruktur
WO2021066920A1 (en) 2019-10-02 2021-04-08 Columbus Photovoltaics LLC Improvements in direct semiconductor solar devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910562A (en) * 1982-04-26 1990-03-20 International Business Machines Corporation Field induced base transistor
EP0106724B1 (fr) * 1982-09-17 1989-06-07 ETAT FRANCAIS représenté par le Ministre des PTT (Centre National d'Etudes des Télécommunications) Transistor bipolaire balistique à hétérojonction
JPS5955073A (ja) * 1982-09-24 1984-03-29 Fujitsu Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326383A (ja) * 2000-05-16 2001-11-22 Hitachi Cable Ltd 発光ダイオードアレイ

Also Published As

Publication number Publication date
WO1986001939A1 (en) 1986-03-27
EP0197052B1 (en) 1989-08-30
EP0197052A1 (en) 1986-10-15
CA1270933A (en) 1990-06-26
JPH0616552B2 (ja) 1994-03-02
DE3572752D1 (en) 1989-10-05
CA1270933C (en) 1990-06-26

Similar Documents

Publication Publication Date Title
US4800415A (en) Bipolar inversion channel device
JP4972267B2 (ja) 電荷キャリヤ抽出トランジスタ
CA2039415C (en) Buried channel heterojunction field effect transistor
US11888079B2 (en) Electrical devices making use of counterdoped junctions
Taylor et al. The bipolar inversion channel field-effect transistor (BICFET)—A new field-effect solid-state device: Theory and structures
Luo et al. Heterojunction field‐effect transistors based on AlGaSb/InAs
Pozela Physics of high-speed transistors
US5811844A (en) Low noise, high power pseudomorphic HEMT
KR910004315B1 (ko) 열전자 유니폴라 트랜지스터
US5561306A (en) Hetero-bipolar transistor having a plurality of emitters
JPS62500273A (ja) 新半導体デバイス
US5206524A (en) Heterostructure bipolar transistor
US4903091A (en) Heterojunction transistor having bipolar characteristics
US4449140A (en) Semi-conductor barrier switching devices
US4926232A (en) Resonant-tunneling bipolar transistor
US4825269A (en) Double heterojunction inversion base transistor
KR920002670B1 (ko) 고속 반도체 장치
EP0092645B1 (en) Transistor and circuit including a transistor
US4829349A (en) Transistor having voltage-controlled thermionic emission
Shur et al. GaN and AlGaN devices: field effect transistors and photodetectors
US4994882A (en) Semiconductor device and method
EP0361759B1 (en) Heterostructure bipolar transistor
US5459333A (en) Semiconductor photodetector with potential barrier regions
JPH0620142B2 (ja) 半導体装置
Simmons et al. A new ultra-high-speed heterojunction transistor