JPS6249630B2 - - Google Patents
Info
- Publication number
- JPS6249630B2 JPS6249630B2 JP53159434A JP15943478A JPS6249630B2 JP S6249630 B2 JPS6249630 B2 JP S6249630B2 JP 53159434 A JP53159434 A JP 53159434A JP 15943478 A JP15943478 A JP 15943478A JP S6249630 B2 JPS6249630 B2 JP S6249630B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- column
- pattern
- circuit
- data register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003112 inhibitor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001915 proofreading effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Description
【発明の詳細な説明】
この発明は、ドツトマトリツクス型デイスプレ
イの表示制御方式に関し、特にパーシヤル１ライ
ン表示を行なうワードプロセツサ等に用いられる
表示装置において、表示画面上における文字の配
列が美しく、かつ表示画面の使用効率もよく、し
かもコントロール回路が簡単でコスト的にも有利
な表示制御方式を提供する。
イの表示制御方式に関し、特にパーシヤル１ライ
ン表示を行なうワードプロセツサ等に用いられる
表示装置において、表示画面上における文字の配
列が美しく、かつ表示画面の使用効率もよく、し
かもコントロール回路が簡単でコスト的にも有利
な表示制御方式を提供する。
一般に、ワードプロセツサあるいはメモリタイ
プライタ等においては、表示文字のパターン構成
が、例えば縦７ドツト、横５ドツトのようなドツ
トマトリツクス型のデイスプレイが用いられてい
る。
プライタ等においては、表示文字のパターン構成
が、例えば縦７ドツト、横５ドツトのようなドツ
トマトリツクス型のデイスプレイが用いられてい
る。
このような表示装置は、編集や校正等のため
に、オペレータが必要な個所を表示することがで
きる程度のパーシヤル１ライン表示であり、表示
可能な文字数も20字前後で余り多くない。この場
合に、表示される文字の位置は、文字の横方向の
字幅に関係なく、常に一定のドツト数内に１文字
が表示されるようになつている。
に、オペレータが必要な個所を表示することがで
きる程度のパーシヤル１ライン表示であり、表示
可能な文字数も20字前後で余り多くない。この場
合に、表示される文字の位置は、文字の横方向の
字幅に関係なく、常に一定のドツト数内に１文字
が表示されるようになつている。
したがつて、従来のドツトマトリツクス型デイ
スプレイでは、文字の配列状態によつて各文字の
前後のスペースが異なり、見難くくなる上に、デ
イスプレイ上に表示される文字数も限定されると
いう不都合があつた。
スプレイでは、文字の配列状態によつて各文字の
前後のスペースが異なり、見難くくなる上に、デ
イスプレイ上に表示される文字数も限定されると
いう不都合があつた。
このような不都合を解決する方法としては、従
来のCRT（陰極線管）を用いたラスタースキヤ
ン型デイスプレイ装置において、垂直走査線の数
を変化させるようにした表示制御方式が知られて
いるが、このような表示制御方式をドツトマトリ
ツクス型デイスプレイに採用することはできな
い。
来のCRT（陰極線管）を用いたラスタースキヤ
ン型デイスプレイ装置において、垂直走査線の数
を変化させるようにした表示制御方式が知られて
いるが、このような表示制御方式をドツトマトリ
ツクス型デイスプレイに採用することはできな
い。
そこで、この発明の表示制御方式では、ドツト
マトリツクス型デイスプレイにおいて、表示画面
上の文字の配列が美しく、かつ表示画面の使用効
率も向上され、しかもそのコントロール回路が簡
単でコスト的にも有利となるようにすることを目
的とする。
マトリツクス型デイスプレイにおいて、表示画面
上の文字の配列が美しく、かつ表示画面の使用効
率も向上され、しかもそのコントロール回路が簡
単でコスト的にも有利となるようにすることを目
的とする。
第１図ＡとＢは、文字「Sicotm」を表示する
場合の表示例であり、図Ａは従来の表示方式によ
る場合、図Ｂはこの発明の表示制御方式による場
合を示す。
場合の表示例であり、図Ａは従来の表示方式によ
る場合、図Ｂはこの発明の表示制御方式による場
合を示す。
この第１図ＡとＢとを見較べれば明らかなよう
に、「Sicotm」の配列は、この発明の表示制御方
式による図Ｂの方が、従来の表示方式による図Ａ
よりも、ずつと見易く表示されている。また、こ
の「Sicotm」の11文字の行長は、従来の表示方
式の図Ａでは35ビツトが必要であるのに対して、
この発明の表示制御方式の図Ｂでは31ビツトだけ
でよい。この表示例では、アルフアベツトの
「ｉ」や「ｔ」のように横方向のドツト数が少な
い文字を比較的数少なく用いている場合であるか
ら、表示される文字数は余り多くならない。しか
し、小文字「ｉ」や「ｔ」、「ｌ」、「ｊ」あるいは
大文字「Ｉ」や「Ｊ」等が多く含まれれば含まれ
るほど、その効果は顕著となる。
に、「Sicotm」の配列は、この発明の表示制御方
式による図Ｂの方が、従来の表示方式による図Ａ
よりも、ずつと見易く表示されている。また、こ
の「Sicotm」の11文字の行長は、従来の表示方
式の図Ａでは35ビツトが必要であるのに対して、
この発明の表示制御方式の図Ｂでは31ビツトだけ
でよい。この表示例では、アルフアベツトの
「ｉ」や「ｔ」のように横方向のドツト数が少な
い文字を比較的数少なく用いている場合であるか
ら、表示される文字数は余り多くならない。しか
し、小文字「ｉ」や「ｔ」、「ｌ」、「ｊ」あるいは
大文字「Ｉ」や「Ｊ」等が多く含まれれば含まれ
るほど、その効果は顕著となる。
第２図は、この発明の表示制御方式を実施する
ためのコントロール回路の一例を示すブロツク図
である。図面において、１はデータレジスタ、２
はパターンジエネレータ、３はインヒビツト回
路、４はアノードドライバー、５は表示パネル、
６はオアゲート回路、７と８はアンドゲート回
路、９はインバータ、１０はクロツクパルス発生
回路、１１は1/6分周器、１２はアンドゲート回
路、１３はインバータ、１４はオアゲード回路、
１５はアンドゲート回路、１６は列ドライバー、
１７は列デコーダ、１８は列カウンタを示し、ま
たCSは制御信号、t1〜ｔoはクロツクパルス、IF
は表示スペース情報、O1〜O7は各パターンの縦
方向の出力線を示す。
ためのコントロール回路の一例を示すブロツク図
である。図面において、１はデータレジスタ、２
はパターンジエネレータ、３はインヒビツト回
路、４はアノードドライバー、５は表示パネル、
６はオアゲート回路、７と８はアンドゲート回
路、９はインバータ、１０はクロツクパルス発生
回路、１１は1/6分周器、１２はアンドゲート回
路、１３はインバータ、１４はオアゲード回路、
１５はアンドゲート回路、１６は列ドライバー、
１７は列デコーダ、１８は列カウンタを示し、ま
たCSは制御信号、t1〜ｔoはクロツクパルス、IF
は表示スペース情報、O1〜O7は各パターンの縦
方向の出力線を示す。
データレジスタ１は、表示可能な最大桁数を保
有しており、またそのコードは、表示するキヤラ
クタの文字等が64種類までのときは６ビツト、
128種類までであれば７ビツトで、それぞれ１桁
分を構成するようにしている。
有しており、またそのコードは、表示するキヤラ
クタの文字等が64種類までのときは６ビツト、
128種類までであれば７ビツトで、それぞれ１桁
分を構成するようにしている。
パターンジエネレータ２は、例えば縦７ドツ
ト、横５ドツトのパターン構成の場合には、５パ
ルスで１桁分のパターンを走査し、また縦９ドツ
ト、横７ドツトの場合には、７パルスで１桁分の
走査を行なう。
ト、横５ドツトのパターン構成の場合には、５パ
ルスで１桁分のパターンを走査し、また縦９ドツ
ト、横７ドツトの場合には、７パルスで１桁分の
走査を行なう。
次に第３図は、この第２図のパターンジエネレ
ータ２に設けられているROMの一例で、アルフ
アベツト「Ａ」と「Ｉ」と「ｉ」の場合を示して
いる。
ータ２に設けられているROMの一例で、アルフ
アベツト「Ａ」と「Ｉ」と「ｉ」の場合を示して
いる。
この第３図は、縦７ドツト、横５ドツト構成の
場合であり、各パターンの記憶されている領域
に、そのパターンのその列パターンの表示非表示
を指示する情報（以下、表示スペース情報IF、
という）が、パターンの一種として記憶されてい
る。この表示スペース情報IFは、表示ドツト範
囲（スペース）を決定するためのものである。
場合であり、各パターンの記憶されている領域
に、そのパターンのその列パターンの表示非表示
を指示する情報（以下、表示スペース情報IF、
という）が、パターンの一種として記憶されてい
る。この表示スペース情報IFは、表示ドツト範
囲（スペース）を決定するためのものである。
少なくとも、各キヤラクタを構成する列に、１
個以上のドツトが存在する場合には、それに対応
して表示スペース情報IFを“１”として付加
し、存在しない場合でも、見易いドツトパターン
の文字や記号を表示するために、ドツトが存在す
るものの他に、表示スペースをとる必要があれ
ば、表示スペース情報IFを“１”として記憶さ
せる（したがつて、キヤラクタを構成する列のド
ツトと、表示スペース情報IFとは、対応関係に
ない）。そして、この表示スペース情報IFは、列
カウンタ１８へ与えられて、列制御に用いられ
る。
個以上のドツトが存在する場合には、それに対応
して表示スペース情報IFを“１”として付加
し、存在しない場合でも、見易いドツトパターン
の文字や記号を表示するために、ドツトが存在す
るものの他に、表示スペースをとる必要があれ
ば、表示スペース情報IFを“１”として記憶さ
せる（したがつて、キヤラクタを構成する列のド
ツトと、表示スペース情報IFとは、対応関係に
ない）。そして、この表示スペース情報IFは、列
カウンタ１８へ与えられて、列制御に用いられ
る。
また、第４図は、第２図の回路の動作を説明す
るためのタイムチヤートである。
るためのタイムチヤートである。
次の第５図は、表示パネル５上におけるアルフ
アベツト「Ａ」と「Ｉ」と「ｉ」の表示状態を示
す。
アベツト「Ａ」と「Ｉ」と「ｉ」の表示状態を示
す。
そこで、この発明の表示制御方式について、第
２図の回路と第４図のタイムチヤートを中心に説
明する。
２図の回路と第４図のタイムチヤートを中心に説
明する。
図示されていない入力装置から入力される表示
データは、パターンジエネレータ２のパターンを
選択するためのアドレスコードとして、データレ
ジスタ１へ与えられる。この表示データとして
は、例えば第３図と第５図に示されるように、ア
ルフアベツトの「Ａ」「Ｉ」「ｉ」が入力されるも
のとする。
データは、パターンジエネレータ２のパターンを
選択するためのアドレスコードとして、データレ
ジスタ１へ与えられる。この表示データとして
は、例えば第３図と第５図に示されるように、ア
ルフアベツトの「Ａ」「Ｉ」「ｉ」が入力されるも
のとする。
データレジスタ１とパターンジエネレータ２と
列カウンタ１８とは、クロツクパルス発生回路１
０から送出されるクロツクパルスによつて同期し
ており、制御信号CSにより制御される。
列カウンタ１８とは、クロツクパルス発生回路１
０から送出されるクロツクパルスによつて同期し
ており、制御信号CSにより制御される。
さて、制御信号CSが例えば論理“１”のよう
なＨレベルで入力されると、アンドゲート回路７
のゲートが開かれ、クロツクパルス発生回路１０
からのクロツクパルスt1が、オアゲート回路６か
らデータレジスタ１へ入力される。このクロツク
パルスt1に同期して、表示データをデータレジス
タ１へ入力するとともに、インバータ９とアンド
ゲート回路１２によつて表示データの入力中のパ
ターンジエネレータ２の出力をインヒビツトす
る。
なＨレベルで入力されると、アンドゲート回路７
のゲートが開かれ、クロツクパルス発生回路１０
からのクロツクパルスt1が、オアゲート回路６か
らデータレジスタ１へ入力される。このクロツク
パルスt1に同期して、表示データをデータレジス
タ１へ入力するとともに、インバータ９とアンド
ゲート回路１２によつて表示データの入力中のパ
ターンジエネレータ２の出力をインヒビツトす
る。
表示データの入力が完了すると、制御信号CS
は例えば論理“０”のようなＬレベルとなり、デ
ータレジスタ１は１桁目の表示データを出力状態
にすると同時に、アンドゲート回路７のゲートが
閉じられ、他方のアンドゲート回路８のゲートが
開かれる。そのため、データレジスタ１は、これ
以降は1/6分周器１１からのパルスにより同期さ
れる。
は例えば論理“０”のようなＬレベルとなり、デ
ータレジスタ１は１桁目の表示データを出力状態
にすると同時に、アンドゲート回路７のゲートが
閉じられ、他方のアンドゲート回路８のゲートが
開かれる。そのため、データレジスタ１は、これ
以降は1/6分周器１１からのパルスにより同期さ
れる。
そして、データレジスタ１からは１桁目の表示
データのコードが送出されて、パターンジエネレ
ータ２のアドレスが指定される。
データのコードが送出されて、パターンジエネレ
ータ２のアドレスが指定される。
この場合に、クロツクパルスt1は、同時にパタ
ーンジエネレータ２にも与えられて、指定された
アドレスの文字パターンの走査を開始する。
ーンジエネレータ２にも与えられて、指定された
アドレスの文字パターンの走査を開始する。
まず、アルフアベツトの「Ａ」が記憶されてい
るアドレスが指定されると、第３図のように、パ
ターンジエネレータ２の出力線O1〜O7およびIF
からは、O1とO2が“０”で、O3〜O7とIFが
“１”の出力信号が同時に発生される。
るアドレスが指定されると、第３図のように、パ
ターンジエネレータ２の出力線O1〜O7およびIF
からは、O1とO2が“０”で、O3〜O7とIFが
“１”の出力信号が同時に発生される。
出力線O1〜O7の出力信号は、インヒビツト回
路３からアノードドライバー４を通つて、表示パ
ネル５のアノードへ送られる。また表示スペース
情報IFは、オアゲート回路１４から次のアンド
ゲート回路１５へ与えられ、このアンドゲート回
路１５でクロツクパルスt1とのアンド条件が検出
されて、列カウンタ１８を１回カウントアツプさ
せる。列カウンタ１８の出力は、列デコーダ１７
へ入力されてデコードされ、このデコード出力に
よつて列ドライバー１６は表示パネル５の第１列
目を指定する。
路３からアノードドライバー４を通つて、表示パ
ネル５のアノードへ送られる。また表示スペース
情報IFは、オアゲート回路１４から次のアンド
ゲート回路１５へ与えられ、このアンドゲート回
路１５でクロツクパルスt1とのアンド条件が検出
されて、列カウンタ１８を１回カウントアツプさ
せる。列カウンタ１８の出力は、列デコーダ１７
へ入力されてデコードされ、このデコード出力に
よつて列ドライバー１６は表示パネル５の第１列
目を指定する。
したがつて、表示パネル５では、アノードドラ
イバー４のアノード信号と列ドライバー１６の出
力信号とのアンド条件により、アルフアベツト
「Ａ」の１列目が点灯表示される。この状態は、
第５図の「Ａ」のt1に示されている。
イバー４のアノード信号と列ドライバー１６の出
力信号とのアンド条件により、アルフアベツト
「Ａ」の１列目が点灯表示される。この状態は、
第５図の「Ａ」のt1に示されている。
そして、次のクロツクパルスt2が発生される
と、パターンジエネレータ２からは２列目の信号
が出力され、同様にアノードドライバー４と列ド
ライバー１６を作動させて、２列目の点灯表示が
行なわれる。
と、パターンジエネレータ２からは２列目の信号
が出力され、同様にアノードドライバー４と列ド
ライバー１６を作動させて、２列目の点灯表示が
行なわれる。
このようにして、クロツクパルスt3〜t5によ
り、順次３列目から５列目の走査が終了すると、
１桁分の点灯表示が行なわれる。
り、順次３列目から５列目の走査が終了すると、
１桁分の点灯表示が行なわれる。
１桁分の走査が終ると、次のクロツクパルスt6
の入力により、1/6分周器１１からパルス信号が
１個出力され、データレジスタ１をシフトすると
ともに、列カウンタ１８をカウントアツプして、
１列分だけ列ドライバー１６を進める。これによ
り、文字間のスペース量が確保される。また、こ
の1/6分周器１１の出力は、インバータ１３によ
り反転され、インヒビツト回路３を制御して、ス
ペース部分の点灯表示をインヒビツトさせる。
の入力により、1/6分周器１１からパルス信号が
１個出力され、データレジスタ１をシフトすると
ともに、列カウンタ１８をカウントアツプして、
１列分だけ列ドライバー１６を進める。これによ
り、文字間のスペース量が確保される。また、こ
の1/6分周器１１の出力は、インバータ１３によ
り反転され、インヒビツト回路３を制御して、ス
ペース部分の点灯表示をインヒビツトさせる。
以上のように、列カウンタ１８は、パターンジ
エネレータ２内に記憶されているIFが“１”の
ときは、その表示スペース情報IFによりカウン
トアツプされ、さらにスペースの１カウントを加
えた分だけ列のカウントを進め、パターンジエネ
レータ２内に記憶されているIFが“０”になる
と、カウントを停止する。
エネレータ２内に記憶されているIFが“１”の
ときは、その表示スペース情報IFによりカウン
トアツプされ、さらにスペースの１カウントを加
えた分だけ列のカウントを進め、パターンジエネ
レータ２内に記憶されているIFが“０”になる
と、カウントを停止する。
したがつて、アルフアベツトの「Ｉ」や「ｉ」
の場合には、クロツクパルスt2〜t4の間だけ、こ
の表示スペース情報IFが出力され、クロツクパ
ルスt1とt2では表示スペース情報IFは送出されな
い。
の場合には、クロツクパルスt2〜t4の間だけ、こ
の表示スペース情報IFが出力され、クロツクパ
ルスt1とt2では表示スペース情報IFは送出されな
い。
以上の詳細に説明したとおり、この発明のドツ
トマトリツクス型デイスプレイの表示制御方式で
は、パターンジエネレータの各パターンが記憶さ
れている領域に、その各列毎に列パターンの表示
非表示を指示する情報（表示スペース情報IF）
を記憶させる記憶領域を設け、該記憶領域の情報
による前記列信号を制御して、前記列パターンの
表示非表示を行なうようにしている。
トマトリツクス型デイスプレイの表示制御方式で
は、パターンジエネレータの各パターンが記憶さ
れている領域に、その各列毎に列パターンの表示
非表示を指示する情報（表示スペース情報IF）
を記憶させる記憶領域を設け、該記憶領域の情報
による前記列信号を制御して、前記列パターンの
表示非表示を行なうようにしている。
そのため、デイスプレイの表示画面上には、見
易いドツトパターンの文字や記号等が表示され、
また無駄な間隔が省略されるので、表示画面を効
率よく使用することができる。さらに、そのコン
トロール回路は簡単に構成することができるの
で、コスト的にも有利である等の優れた効果が達
成される。
易いドツトパターンの文字や記号等が表示され、
また無駄な間隔が省略されるので、表示画面を効
率よく使用することができる。さらに、そのコン
トロール回路は簡単に構成することができるの
で、コスト的にも有利である等の優れた効果が達
成される。
第１図Ａは従来の表示方式による表示例、第１
図Ｂはこの発明の表示制御方式による表示例、第
２図はこの発明の表示制御方式を実施するための
コントロール回路の一例を示すブロツク図、第３
図は第２図のパターンジエネレータに設けられて
いるROMの一例で、アルフアベツト「Ａ」と
「Ｉ」と「ｉ」の記憶状態、第４図は第２図の回
路の動作を説明するためのタイムチヤート、第５
図に表示パネル上におけるアルフアベツト「Ａ」
と「Ｉ」と「ｉ」の表示状態を示す。 図面において、１はデータレジスタ、２はパタ
ーンジエネレータ、３はインヒビツト回路、４は
アノードドライバー、５は表示パネル、１０はク
ロツクパルス発生回路、１１は1/6分周器、１６
は列ドライバー、１７は列デコーダ、１８は列カ
ウンタを示し、またIFは表示スペース情報、O1
〜O7は各パターンの縦方向の出力線を示す。
図Ｂはこの発明の表示制御方式による表示例、第
２図はこの発明の表示制御方式を実施するための
コントロール回路の一例を示すブロツク図、第３
図は第２図のパターンジエネレータに設けられて
いるROMの一例で、アルフアベツト「Ａ」と
「Ｉ」と「ｉ」の記憶状態、第４図は第２図の回
路の動作を説明するためのタイムチヤート、第５
図に表示パネル上におけるアルフアベツト「Ａ」
と「Ｉ」と「ｉ」の表示状態を示す。 図面において、１はデータレジスタ、２はパタ
ーンジエネレータ、３はインヒビツト回路、４は
アノードドライバー、５は表示パネル、１０はク
ロツクパルス発生回路、１１は1/6分周器、１６
は列ドライバー、１７は列デコーダ、１８は列カ
ウンタを示し、またIFは表示スペース情報、O1
〜O7は各パターンの縦方向の出力線を示す。
Claims (1)
- １ 入力装置からのキヤラクタ信号をコードとし
て記憶するデータレジスタと、このデータレジス
タからの出力信号をキヤラクタに対応するドツト
パターンに変換するパターンジエネレータと、列
信号を発生するためのタイミング発生回路と、ク
ロツクパルス発生回路とを備えたドツトマトリツ
クス型表示装置のコントロール回路において、前
記パターンジエネレータの各パターンが記憶され
ている領域に、その各列毎に列パターンの表示非
表示を指示する情報を記憶させる記憶領域を設
け、該記憶領域の情報により前記列信号を制御し
て、前記列パターンの表示非表示を行なうことを
特徴とするドツトマトリツクス型デイスプレイの
表示制御方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15943478A JPS5584987A (en) | 1978-12-20 | 1978-12-20 | Display control system for dottmatrix display unit |
| US06/099,349 US4321599A (en) | 1978-12-20 | 1979-12-03 | High legibility multi-character dot matrix display |
| GB7942169A GB2038057B (en) | 1978-12-20 | 1979-12-06 | Dot matrix display apparatus |
| DE19792951447 DE2951447A1 (de) | 1978-12-20 | 1979-12-20 | Anzeigesystem mit einer mehrzeichen- punktmatrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15943478A JPS5584987A (en) | 1978-12-20 | 1978-12-20 | Display control system for dottmatrix display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5584987A JPS5584987A (en) | 1980-06-26 |
| JPS6249630B2 true JPS6249630B2 (ja) | 1987-10-20 |
Family
ID=15693658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15943478A Granted JPS5584987A (en) | 1978-12-20 | 1978-12-20 | Display control system for dottmatrix display unit |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4321599A (ja) |
| JP (1) | JPS5584987A (ja) |
| DE (1) | DE2951447A1 (ja) |
| GB (1) | GB2038057B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587192A (en) * | 1978-12-23 | 1980-07-01 | Ricoh Kk | Display control system for character display unit |
| JPS56156872A (en) * | 1980-05-08 | 1981-12-03 | Hitachi Ltd | Character display unit |
| GB2090451B (en) * | 1980-12-16 | 1985-01-23 | Casio Computer Co Ltd | Electronic display |
| US4504829A (en) * | 1980-12-16 | 1985-03-12 | Casio Computer Co., Ltd. | Electronic equipment |
| JPS58144890A (ja) * | 1982-02-23 | 1983-08-29 | ミノルタ株式会社 | 文字発生装置における文字表示領域制御方式 |
| DE3228589A1 (de) * | 1982-07-30 | 1984-02-02 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur darstellung von zeichen auf einer einzeiligen anzeigeeinrichtung einer textstation |
| JPS60124257A (ja) * | 1983-12-08 | 1985-07-03 | Ricoh Co Ltd | 信号処理装置 |
| US4623881A (en) | 1983-12-29 | 1986-11-18 | Arnold Mark G | Method and apparatus for increasing the number of characters per line in a digitally generated display on a limited bandwidth raster scanned device |
| US4824266A (en) * | 1985-12-27 | 1989-04-25 | Kanzaki Paper Mgb. Co., Ltd | Apparatus and method for storing regular and irregular characters |
| JPS63280674A (ja) * | 1987-05-13 | 1988-11-17 | Canon Inc | 文書処理装置 |
| US5876132A (en) * | 1995-05-23 | 1999-03-02 | International Business Machines Corporation | Method and system for high character density printing utilizing low pel density characters |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124639A (en) * | 1978-03-20 | 1979-09-27 | Sharp Corp | Character processing system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR685636A (fr) * | 1929-11-27 | 1930-07-12 | Reklame M B H Nuc Ges | Perfectionnements aux réclames lumineuses à écriture mobile |
| US3274581A (en) * | 1963-03-28 | 1966-09-20 | Columbia Broadcasting Syst Inc | Image scanning apparatus |
| US3276008A (en) * | 1963-08-08 | 1966-09-27 | Dick Co Ab | Character alignment and proportional spacing system |
| JPS4947298B1 (ja) * | 1969-11-22 | 1974-12-14 | ||
| US3753038A (en) * | 1970-12-11 | 1973-08-14 | Owens Illinois Inc | Method and apparatus for operating row-column matrix panels and devices |
| GB1500259A (en) * | 1974-03-05 | 1978-02-08 | Nat Res Dev | Display devices |
| US3962700A (en) * | 1974-12-30 | 1976-06-08 | Ibm Corporation | Alphanumeric gas display panel with modular control |
| US4074254A (en) * | 1976-07-22 | 1978-02-14 | International Business Machines Corporation | Xy addressable and updateable compressed video refresh buffer for digital tv display |
-
1978
- 1978-12-20 JP JP15943478A patent/JPS5584987A/ja active Granted
-
1979
- 1979-12-03 US US06/099,349 patent/US4321599A/en not_active Expired - Lifetime
- 1979-12-06 GB GB7942169A patent/GB2038057B/en not_active Expired
- 1979-12-20 DE DE19792951447 patent/DE2951447A1/de active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124639A (en) * | 1978-03-20 | 1979-09-27 | Sharp Corp | Character processing system |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2038057A (en) | 1980-07-16 |
| DE2951447A1 (de) | 1980-06-26 |
| DE2951447C2 (ja) | 1987-04-30 |
| GB2038057B (en) | 1982-09-15 |
| JPS5584987A (en) | 1980-06-26 |
| US4321599A (en) | 1982-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3973244A (en) | Microcomputer terminal system | |
| US4544922A (en) | Smoothing circuit for display apparatus | |
| US3868673A (en) | Display apparatus including character enhancement | |
| US4203102A (en) | Character display system | |
| JPS6249630B2 (ja) | ||
| JPS62269989A (ja) | 表示制御装置 | |
| US4011556A (en) | Graphic display device | |
| GB1581440A (en) | Apparatus for displaying graphics symbols | |
| JPH0570832B2 (ja) | ||
| KR0156950B1 (ko) | 문자 표시 장치 | |
| US4390780A (en) | LSI Timing circuit for a digital display employing a modulo eight counter | |
| US4426645A (en) | Character generating system | |
| US3432845A (en) | Numeric display | |
| JPS6247312B2 (ja) | ||
| JPS599059B2 (ja) | 表示装置の文字コ−ド拡張方法及び装置 | |
| USRE30785E (en) | Microcomputer terminal system | |
| JP3461063B2 (ja) | 文字表示装置 | |
| JPH042958B2 (ja) | ||
| JPS597115B2 (ja) | アドレス作成方法 | |
| US5266939A (en) | Memory data synthesizer | |
| JP2674145B2 (ja) | 表示制御装置 | |
| JPS632117B2 (ja) | ||
| JPS59113485A (ja) | 表示制御方式 | |
| KR860002755A (ko) | 컬러 화상(Color 畵像)의 표시장치 | |
| KR100748489B1 (ko) | 디지탈 티브이의 문자 표시 장치 |