JPS6246550A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS6246550A
JPS6246550A JP18642685A JP18642685A JPS6246550A JP S6246550 A JPS6246550 A JP S6246550A JP 18642685 A JP18642685 A JP 18642685A JP 18642685 A JP18642685 A JP 18642685A JP S6246550 A JPS6246550 A JP S6246550A
Authority
JP
Japan
Prior art keywords
glass
coating layer
aluminum coating
lead frame
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18642685A
Other languages
English (en)
Inventor
Tadashi Igarashi
五十嵐 廉
Kazuo Kanehiro
金廣 一雄
Takao Maeda
貴雄 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP18642685A priority Critical patent/JPS6246550A/ja
Publication of JPS6246550A publication Critical patent/JPS6246550A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、産業上の利用分野 この発明は半導体装置用のリードフレームに関するもの
であシ、特にガラス−セラミック封止型の半導体パッケ
ージに用いて封止性の良好な表面を有するリードクレー
ムに関するものである。
口、従来技術 現在使用されている半導体集積回路装置をセラミックケ
ースにパッケージする方法は■樹脂封止型、■ガラスー
セラミック封止型、■積層セラミック型の3種類である
。これらのパッケージ法は信頼性及び価格の点で長短が
あシ、両者を比較考慮して用途に応じて巧に使い分けさ
れている。
即ち、信頼性について3方法を比較すると■積層セラミ
ック型が最も優れており、次いで■ガラスーセラミック
封止型であシ、その次ぎが■樹脂封止型である。一方価
格、コストの点ではこの逆の順序となる。これらの方法
のうち■ガラスーセラミック封止型は信頼性、価格両者
において丁度中間的な位置を占めておシ、従って最も多
く用いられ、しかも信頼性の向上と低価格の両立が強く
望まれているパッケージ法である。
典型的なガラス−セラミック封止型パッケージの半導体
装置を第3図に分解して部品配列した斜視図、第4図に
その断面を示す。すなわち中央に凹部(2)ヲもうけた
アルミナ等のセラミックベース(3)ヲベースとし、該
セラミックベース(3)の上面周辺部には鉛ガラスなど
の低融点ガラス層(4)が形成されている。このような
セラミックベース(3)の凹部(2)を囲むようにリー
ドフレームから裁断されたリード(5)が載せられるが
、この凹部(2)には半導体チップ(1)ヲ入れてリー
ド(5)と半導体チップ(1)間をアルミニウム等のボ
ンディングワイヤ(6)によってワイヤボンディングし
て電気的に接続する。リード(5)のボンディング部と
封止部には一般にアルミニウムメッキが施されている。
この上に中央に半導体チップ(2)を閉じ込める凹部(
8)を有するアルミナ等のセラミックキャップ(7)を
が載せられている。このセラミックキャップ(7)の凹
部周辺部には鉛ガラス等の低融点ガラス層(9)が形成
されている。
従ってセラミックベース(3)に半導体チップを置いて
セラミックキャップ(7)をのせて加熱するとセラミッ
クベース(3)とセラミックキャップ(7)とは低融点
ガラス層(4) ? (9)でリード(5)を間に挾む
ようになってリードを固定し且つ相互に融着してセラミ
ックベース(3)とセラミックキャップ(7)が半導体
素子を内蔵して封止される。
ハ0発明が解決しようとする問題点 ところで、現在の半導体集積回路においては小型化、多
機能化の動向がちシ、上記のガラス−セラミック封止型
パッケージの半導体集積回路においてもその影響を受け
ている。
すなわち多機能化に応じて半導体集積回路チップが幾何
学的に大きくなシ、小型化を指向してパッケージ形態が
DIP型(2方向外部リード)からQuad型(4方向
リード)へ移行するとともに。
ガラス封止部の面積を小さくすることが望まれている。
ところが現在のガラス−セラミック封止型では上記の要
望と前述の信頼性及び価格と照らし合わせると、ガラス
封止部面積の減少に伴う封止性の劣化を防止するととも
に、Quad型への対応を可能とする安価なリードフレ
ームの開発が強く望まれている。
本発明はこのような状況でガラス−セラミック封止型で
封止性の良好な、即ち低融点ガラスと密着性が良い安価
なリードフレームを提供することを目的とするものであ
る。
二0問題点を解決するための手段 本発明者らはガラス封止部面積が減少してもパッケージ
の封止性を十分確保でき且つQuad型への対応が十分
に可能である安価な半導体装置用リードを得るべく鋭意
研究した結果、リードフレームのガラス封止部表面に特
定の条件のア、TI/ミニウム被覆層、すなわち第1に
格子定数、第2に結晶粒度、第3に結晶の配向性を適当
にする被覆mを形成することが重要であることを発見し
て本発明をなしたものである。
本発明は最近のIC等の多機能化、小型化の動向に伴う
パッケージの形態の変遷に応したガラス−セラミック封
止型のガラス封止部の面積減少に十分対応し得るリード
フレームを開発することを意図するが、この目的はリー
ドフレームのガラス封止部の少なくとも片面に特定の条
件のアルミニウム被覆層をも′うけることによって達成
される。
本発明は無歪状態の純アルミニウムの格子定数doに対
しパッケージの熱封止と同じ熱履歴を施した後にアルミ
ニウム被覆層の格子定数をdとするとd/doが1.0
00以下であるアルミニウム被覆層を少なくともパッケ
ージ封止部の片面にもうけたことを特徴とするリードフ
レームである。
さらに該アルミニウム被覆層の結晶粒径が1μm以下で
あシ、また該アルミニウム被覆層の結晶の(111)配
向性が80%以上であることを特徴とするものである。
第1図は本発明のリードフレームを使用した半導体集積
回路のパッケージを示す断面図である。
即ちセラミックベース(3)に半導体チップ(1)ヲ入
れてリードフレームαυと電気接続して該リードフレー
ムをセラミックベース(3)とセラミックキャップ(7
)の低融点ガラス層で挾んで加熱融着して半導体チップ
(1)全封止する構造は従来と同じであるが、本発明に
おいてはリードフレームαηのガラス封止部(2)に相
当する部分の片面にd/d□≦1.000なる条件を満
足するアルミニウム被覆層03が形成されている。この
図面ではアルミニウム被覆層(至)をガラス封止部(2
)の片面にのみもうけた場合を示したが、この被覆層を
両面に形成しても良いことは勿論である。
本発明者らはリードフレームの表面に多様な方法で多種
の条件のアルミニウム被覆層をもうけてガラス封着強度
、気密性について実験を行った。
その結果は次の第1表に示す通シであった。
第1表の結果から本発明において採用した純アルミニウ
ムより格子定数が小さい乃至は等しい(d/do≦1.
000)アルミニウム被覆層は他の膜質のアルミニウム
被覆層に比し低融点ガラスに対し封着強度、気密性が著
しく優れていることが分かる。またこの条件が本発明に
おいて臨界的なものであることもわかる。
この原因を考えるに、ガラス封止された後のアルミニウ
ム被覆層には内部応力が残存するが、この残留応力は始
めにアルミニウム被覆層自体にあったものとガラス層の
融着によりガラスから拘束を受けて生じたものとの合算
である。ガラス封止後においてこの内部応力が大である
とAI/ガラス界面の接着性が阻害され、アルミニウム
被覆層とガラス層間の封止性が悪化すると思われる。こ
のため封止性を改善するには上記内部応力を小さくする
必要がある。
一般に内部応力はX線回折法による格子定数の測定によ
って求めることができる。すなわち試料の格子定数’(
i7d、無歪状態の格子定数をdoとすると(a/ao
−i )にヤング率を乗じポアソン比で除した値が内部
応力を示す。この場合にプラスは引張シ、マイナスは圧
縮応力を示す。第1表のd/doの値は’xs回折によ
シ求めたものである。
ところでガラス封止後のガラスの拘束によるアルミニウ
ム被覆層の内部応力はアルミニウム被覆層とガラスの熱
膨張係数αの差によって生ずるが、アルミニウム被覆層
のαはガラスのαよシ大きいので、ガラス封止温度の高
温(ガラスの軟化点は通常400°Cであり、封止の際
の最高温度は約450℃である)で封着した後に冷却に
よってアルミニウム被覆層にはガラスの拘束による引張
り応力が生ずる。従って合算されたアルミニウム被覆層
内の内部応力を小さくするにはアルミニウム被覆層自体
が始めに有する内部応力が圧縮応力であることが必要と
なる。この始めの内部応力はガラス封止時の熱履歴によ
って変化すると思われるので、結局ガラス封止と同じ熱
履歴を施した後の内部応力が圧縮方向すなわちd/do
≦1.000であればガラス封止性が良好となるものと
推定される。
真空蒸着法による被覆層は一般に引張シの内部応力を有
するとされているが、イオンブレーティング法では条件
によシ、また機械的強加工(アルミニウム箔を張シ合わ
せて圧延その他の加工をする)とアルミニウム被覆層に
圧縮の内部応力を得ることができ、その場合にガラス封
止性に優れていることが第1表かられかる。
また第2図に示すようにアルミニウム被覆層a3は結晶
構造をしており、パッケージのガラス封止時のガラスと
アルミニウム被覆層との接合は同図に示すように低融点
ガラス(9)が主としてアルミニウム被覆層の結晶粒界
α→に浸透拡散する機構によって起こるので、パッケー
ジの封着強度はアルミニウム被覆層における結晶粒界の
存在比が高く微粒な結晶のアルミニウム被覆層となる程
ガラス封止性が高くなる。すなわち上記のようにアルミ
ニウム被覆層がd/do≦i、oooの条件に加えて結
晶粒径が1μm以下であればガラス封止性はさらに改善
される。
更にはアルミニウム被覆層の結晶の(111)面への配
向性が高くなると膜厚方向の結晶粒界が多くなシ、特に
配向性が80%以上となるとガラス成分の粒界への浸透
拡散が容易となるので、更にガラス封止性が向上する。
ホ、実施例 板厚が0.25 IIである42%Ni−Fe合金リー
ドフレーム基材を用いてガラス封止部の片面およびワイ
ヤボンディング部にイオンブレーティング法によりアル
ミニウム被覆層を形成したリードフレームを作製した。
所定の熱処理後このアルミニウム被覆層の性質を測定し
たところd/do=0.9997.結晶粒径0.6μm
であった。別に同質の基材を用いて同じ場所に真空蒸着
法によシアルミニウム被覆層をもうけたリードフレーム
を作製したところアルミニウム被覆層はd/do=1.
0002.結晶粒径1.3μmであった。
これらの2種類のリードフレームのワイヤボンディング
性は同等であった。そして2種類のり−ドフレームとア
ルミナ基材をpbo−B203系のガラス材によシ封止
を行い熱衝撃サイクル試験後、He ’)−クチストを
行ったところ、本発明品であるイオンブレーティング品
は全くリークが無かったが、本発明の範囲から外れる真
空蒸着品ではリークがあることが分かった。
尚以上の実施例ではイオンブレーティング法による場合
を示したが、機械的強加工による本発明の膜質の場合も
同様であることが分かった。
【図面の簡単な説明】
第1図は本発明のリードフレームを用いた半導体チップ
用パッケージの断面図、第2図は同じくガラス封止部の
拡大断面の様式図、第3図は従来のパッケージの部品配
置を示す分解斜視図、第4図はその断面図である。 (1)・・・半導体チップ、 (2) j (8)・・
・凹部、(3)・・・セラミックベース、 (4) s (9)・・・低融点ガラス層、(5)・・
・リード、(6)・・・ボンディングワイヤ、(7)・
・・セラミックキャップ、 αυ・・・リードフレーム、(2)・・・ガラス封止部
、(至)・・・アルミニウム被覆層。 α荀・・・結晶粒界、   αG・・・表面酸化層。

Claims (1)

  1. 【特許請求の範囲】 1、半導体装置用リードフレームにおいて、パッケージ
    封止部の少なくとも片面にパッケージ封止熱履歴後の格
    子定数dが無歪状態の純アルミニウムの格子定数d_0
    (4.049Å)に対しd/d_0≦1.000以下で
    あるアルミニウム被覆層をもうけたことを特徴とする半
    導体装置用リードフレーム。 2、アルミニウム被覆層の結晶粒径が1μm以下である
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置用リードフレーム。 3、アルミニウム被覆層の結晶の膜厚方向への(111
    )配向性が80%以上であることを特徴とする特許請求
    の範囲第1項もしくは第2項記載の半導体装置用リード
    フレーム。
JP18642685A 1985-08-23 1985-08-23 半導体装置用リ−ドフレ−ム Pending JPS6246550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18642685A JPS6246550A (ja) 1985-08-23 1985-08-23 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18642685A JPS6246550A (ja) 1985-08-23 1985-08-23 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6246550A true JPS6246550A (ja) 1987-02-28

Family

ID=16188217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18642685A Pending JPS6246550A (ja) 1985-08-23 1985-08-23 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6246550A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012523685A (ja) * 2009-04-08 2012-10-04 タイコ エレクトロニクス アンプ ゲゼルシャフト ミット ベシュレンクテル ハウツンク 電子ハウジング用の導体グリッドおよび製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012523685A (ja) * 2009-04-08 2012-10-04 タイコ エレクトロニクス アンプ ゲゼルシャフト ミット ベシュレンクテル ハウツンク 電子ハウジング用の導体グリッドおよび製造方法

Similar Documents

Publication Publication Date Title
US4784974A (en) Method of making a hermetically sealed semiconductor casing
US4656499A (en) Hermetically sealed semiconductor casing
US6133068A (en) Increasing the gap between a lead frame and a semiconductor die
US4142203A (en) Method of assembling a hermetically sealed semiconductor unit
EP0642156A2 (en) Improved encapsulated semiconductor chip module and method of forming the same
JPH08264697A (ja) 半導体リードフレーム構造およびその製造方法
WO2002043141A1 (fr) Procede de scellement hermetique de pieces electroniques
EP0090566B1 (en) Semiconductor device package
JPS6246550A (ja) 半導体装置用リ−ドフレ−ム
CA1201211A (en) Hermetically sealed semiconductor casing
US4745036A (en) Jumper chip for semiconductor devices
US4837928A (en) Method of producing a jumper chip for semiconductor devices
US4605533A (en) Lead frame coated with aluminum as a packaging material in integrated circuits
JPS60206054A (ja) リ−ドフレ−ム
JPH0574941B2 (ja)
JPS6112053A (ja) リ−ドフレ−ム
JPS615561A (ja) 半導体装置
JPS6115355A (ja) 半導体装置用リ−ドフレ−ム
JPH06349814A (ja) 半導体集積回路装置
JP2892087B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPS61287247A (ja) 半導体装置の封止方法
JPS61216445A (ja) 半導体装置
JPS6390157A (ja) 半導体装置の封止方法
JPH0387053A (ja) リードフレーム
JPS61127155A (ja) 半導体装置用リ−ドフレ−ム