JPS6245062A - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法Info
- Publication number
- JPS6245062A JPS6245062A JP60183813A JP18381385A JPS6245062A JP S6245062 A JPS6245062 A JP S6245062A JP 60183813 A JP60183813 A JP 60183813A JP 18381385 A JP18381385 A JP 18381385A JP S6245062 A JPS6245062 A JP S6245062A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- photomask
- insulating layer
- photo mask
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は固体撮像素子の製造方法に関し、特にフォト・
エツチングにより形成される電極配線を含む固体撮像素
子の製造方法に係るものである。
エツチングにより形成される電極配線を含む固体撮像素
子の製造方法に係るものである。
（従来技術）
従来より、半導体基板上に形成きれた能動および受動回
路素子、および素子間の作用結合を行う念め回路素子上
に絶縁層を介して配置された電極から成る固体撮像素子
に周知ｔおる。このような固体撮１象素子において能動
および受動回路素子は。
路素子、および素子間の作用結合を行う念め回路素子上
に絶縁層を介して配置された電極から成る固体撮像素子
に周知ｔおる。このような固体撮１象素子において能動
および受動回路素子は。
例えばＭＯＳ型、ＣＰＤ型βるいはＣＣＤ型の光電変換
素子と電荷転送素子および電荷蓄積素子等から成り、こ
れらの素子に付属して読出し用電極が絶縁層を介して設
けられている。
素子と電荷転送素子および電荷蓄積素子等から成り、こ
れらの素子に付属して読出し用電極が絶縁層を介して設
けられている。
（発明が解決しようとする問題点）
このような固体撮像素子に於て、読出し用電極（ＡＪ）
がショートした場合、特に、光電変換素子をマトリクス
状に配置したＭＯ８型センサではショート箇７５１ｒヲ
含む行および列の全素子を動作不良にして著しい画像劣
化を生じた。
がショートした場合、特に、光電変換素子をマトリクス
状に配置したＭＯ８型センサではショート箇７５１ｒヲ
含む行および列の全素子を動作不良にして著しい画像劣
化を生じた。
このショートの発生原因に、製造時のフォト・マスクに
付着したザミ或いはフォトリンパターニング後にウェハ
上についたゴミ等により配線、ぞターンがつぶれ、この
部分がＡｌ：ｆ−ツチングされずに残ることによった。
付着したザミ或いはフォトリンパターニング後にウェハ
上についたゴミ等により配線、ぞターンがつぶれ、この
部分がＡｌ：ｆ−ツチングされずに残ることによった。
本発明にこのような事情に鑑みてなされたものマ、製造
時にフォト・マスク等に付着するコミ等の影響を排除し
て製品歩留りが向上１＠る固体撮像素子の製造方法を提
供することを目的とする。
時にフォト・マスク等に付着するコミ等の影響を排除し
て製品歩留りが向上１＠る固体撮像素子の製造方法を提
供することを目的とする。
（問題点を解決するための手段）
すなわち、本発明は、半導体基板上に形成された能動お
よび受動回路素子、および素子間の作用結合を行うため
回路素子上に絶縁層を介して配置された電極から成る固
体撮像素子の製造方法において、絶縁層上に被着した導
電材料を電極／ｅターンのフォトマスクを用いてエツチ
ング後、前記フォトマスクまたは同一ノリ―ンの他のフ
ォトマスクにより再エツチングすることを特徴とする固
体撮像素子の製造方法によジ達成される。
よび受動回路素子、および素子間の作用結合を行うため
回路素子上に絶縁層を介して配置された電極から成る固
体撮像素子の製造方法において、絶縁層上に被着した導
電材料を電極／ｅターンのフォトマスクを用いてエツチ
ング後、前記フォトマスクまたは同一ノリ―ンの他のフ
ォトマスクにより再エツチングすることを特徴とする固
体撮像素子の製造方法によジ達成される。
（実施例）
本発明の実施例を以下図面によって説明する。
第１図は、本発明をＭＯ８型イメー・ジセンサとして実
施する場合の電極の配置を示す概念的な平面図フある。
施する場合の電極の配置を示す概念的な平面図フある。
この図には、構成をわかり易くするため、ホトダイオー
ド１と垂直スイッチ用のＭＯ８ＦＥＴ２が回路記号で記
入されている。信号読出し用の制御信号は電極３を介し
てＦＥＴのゲートに供給され、信号は電極４を介してそ
れぞれ出力される。第２図は第１図■−■線に沿った断
面図である。半導体基板５には、第２図には示されてい
ないが、ホトダイオ−ＰｌおよびＭＯ８ＦＥＴ２が構成
されている。その上に絶縁層６が設げられており、この
絶縁層６上に蒸着したアルミニウムから成る電極４が設
けられている。第２図からは明らかフないが、電極３，
４の下の絶縁層６の一部には穴が設けられており、それ
により電極３゜４とＦＥＴ２のゲートまたはソースとの
間の導電結合が行われる。ＭＯＳ型およびＣＰＤ型の撮
像素子では電極とＦＥＴとの間の導電結合が行われる妙
ζＣＣＤ型の撮像素子の電極は、このような導電結合部
を持たないのフ、前記のような穴は不要ｆある。
ド１と垂直スイッチ用のＭＯ８ＦＥＴ２が回路記号で記
入されている。信号読出し用の制御信号は電極３を介し
てＦＥＴのゲートに供給され、信号は電極４を介してそ
れぞれ出力される。第２図は第１図■−■線に沿った断
面図である。半導体基板５には、第２図には示されてい
ないが、ホトダイオ−ＰｌおよびＭＯ８ＦＥＴ２が構成
されている。その上に絶縁層６が設げられており、この
絶縁層６上に蒸着したアルミニウムから成る電極４が設
けられている。第２図からは明らかフないが、電極３，
４の下の絶縁層６の一部には穴が設けられており、それ
により電極３゜４とＦＥＴ２のゲートまたはソースとの
間の導電結合が行われる。ＭＯＳ型およびＣＰＤ型の撮
像素子では電極とＦＥＴとの間の導電結合が行われる妙
ζＣＣＤ型の撮像素子の電極は、このような導電結合部
を持たないのフ、前記のような穴は不要ｆある。
第３図は、本発明による電極の製造経過を示す概略断面
図１ある。ここ１は半導体基板は示されていない。
図１ある。ここ１は半導体基板は示されていない。
まず第３図ａにおいて、所定箇所に導電結合用の穴７を
設けた絶縁層６上の全面にアルミニウム膜８を蒸着する
。次いｆ、第３図すに示すように、このアルミニウム膜
上にフォト・レジスト９を塗布した後、第３図Ｃに示す
ようにフォトマスク１０ｆ露光して所定の電極ノにター
ンのレジスト層９ａを配置する。なお、本実施例ではポ
ジ型のし・シストを用いて光の当たらない箇所が残る。
設けた絶縁層６上の全面にアルミニウム膜８を蒸着する
。次いｆ、第３図すに示すように、このアルミニウム膜
上にフォト・レジスト９を塗布した後、第３図Ｃに示す
ようにフォトマスク１０ｆ露光して所定の電極ノにター
ンのレジスト層９ａを配置する。なお、本実施例ではポ
ジ型のし・シストを用いて光の当たらない箇所が残る。
この状態フエッチングを行い、第３図ｄに示すように、
電極パターンのアルミニウムが残るようにし、その後、
レジスト層９ａを除去して電極４を形成する。
電極パターンのアルミニウムが残るようにし、その後、
レジスト層９ａを除去して電極４を形成する。
従来方法〒は、以上の工程により電極を形成し終るので
あるが、本発明１は再び第６図すからの工程を繰り返し
行う。即ち、第３図ｅに示すとおり、絶縁層上に再び７
オトレ、シスト９を塗布後、第３図ｆのように電極ノタ
ーンのフォトマスク１０〒再パターニングおよび再エツ
チングして第６図ｇに示すような電極４を形成する。
あるが、本発明１は再び第６図すからの工程を繰り返し
行う。即ち、第３図ｅに示すとおり、絶縁層上に再び７
オトレ、シスト９を塗布後、第３図ｆのように電極ノタ
ーンのフォトマスク１０〒再パターニングおよび再エツ
チングして第６図ｇに示すような電極４を形成する。
この際、前記フォトマスクは初回に用いたものを洗浄し
て用いる。
て用いる。
このように前記フォトマスク１０を洗浄した後、このマ
スクを用いて再ノぞターニングおよび再エツチングする
と、例えば、このフォトマスクにゴミ等の異物（第６図
Ｃ参照）が付着していた場合ｆも共通の・ぞターン欠陥
を生じることはけとんど回避されて、電極パターンのつ
ぶれ（第３図ｃ −ｅ符号４ａで示す部分）等が阻止で
きる。
スクを用いて再ノぞターニングおよび再エツチングする
と、例えば、このフォトマスクにゴミ等の異物（第６図
Ｃ参照）が付着していた場合ｆも共通の・ぞターン欠陥
を生じることはけとんど回避されて、電極パターンのつ
ぶれ（第３図ｃ −ｅ符号４ａで示す部分）等が阻止で
きる。
なお、前述したものに於ては、再エツチングの際のフォ
トマスクは初回のフォトマスクを洗浄して用いたが、同
一／ぞターンの別のフォトマスクを用いたもの〒あって
もよいことは当然フある。また、更Ｋ、ウエノ・上に乗
ったゴミ（例えばし、シストのかけら、人体より発生す
るチリ、ホコリ、空気中のゴミ等）により電極／ぐター
ンがくずれた場合、アルミ・エツチング後でもその部分
だけアルミニウムが残ってしまう。このような場合、ウ
ェハ上の２ミはランダムに生じるため、同一フォトマス
クを用いて同じ行程を２度行えば、同一箇所にノミの付
着する確率は極めて低いので、初めの／ぞターニングお
よびエツチングで残った部分でも２回目のパターニング
およびエツチングで完全に取り去ることができる。
トマスクは初回のフォトマスクを洗浄して用いたが、同
一／ぞターンの別のフォトマスクを用いたもの〒あって
もよいことは当然フある。また、更Ｋ、ウエノ・上に乗
ったゴミ（例えばし、シストのかけら、人体より発生す
るチリ、ホコリ、空気中のゴミ等）により電極／ぐター
ンがくずれた場合、アルミ・エツチング後でもその部分
だけアルミニウムが残ってしまう。このような場合、ウ
ェハ上の２ミはランダムに生じるため、同一フォトマス
クを用いて同じ行程を２度行えば、同一箇所にノミの付
着する確率は極めて低いので、初めの／ぞターニングお
よびエツチングで残った部分でも２回目のパターニング
およびエツチングで完全に取り去ることができる。
本発明の他の態様ｆは、２回目のフォトマスクに形成さ
れる電極Ａターンの線幅を初回のものより太く設けて再
、ｅターニングおよび再エツチングするものである。こ
のようなフォトマスクを用いることにより、最初のエツ
チング工程により形成されたｔ極の線幅を２回目のエツ
チングｆ更に細くすることが抑制されて所望の線幅の配
線が形成フきる。
れる電極Ａターンの線幅を初回のものより太く設けて再
、ｅターニングおよび再エツチングするものである。こ
のようなフォトマスクを用いることにより、最初のエツ
チング工程により形成されたｔ極の線幅を２回目のエツ
チングｆ更に細くすることが抑制されて所望の線幅の配
線が形成フきる。
（発明の効果）
以上記載したとおり、本発明の固体撮像素子の製造方法
によれば、ウェハ上に形成される読出し用電極を、例え
ばウェハ上のアルばニウム膜を２度・ぞターニングおよ
びエツチングして形成することにより、フォトマスク等
に付着するノミ等の影響を回避して製品歩留りを向上マ
きた。本発明者が実施したところ〒は歩留りを３０％か
ら５０％に上げることが出来た。
によれば、ウェハ上に形成される読出し用電極を、例え
ばウェハ上のアルばニウム膜を２度・ぞターニングおよ
びエツチングして形成することにより、フォトマスク等
に付着するノミ等の影響を回避して製品歩留りを向上マ
きた。本発明者が実施したところ〒は歩留りを３０％か
ら５０％に上げることが出来た。
第１図は本発明の一実施例に適用されるＭＯ８型イメー
ジセンサを説明する平面図、第２図は第のＱ乃庭ト １図の１ｌ−Ｉｔ線断面図、第３ｆｆｉ＆−！、ＥＥ発
明による電極の製造経過を示す概略断面図である。 １・・・ホトダイオード、２・・・ＭＯＳＦＥＴ、３．
４・・・電極、５・・・半導体基板、６・・・絶縁層、
７・・・穴（導電結合用）、８・・・アルミニウム膜、
９・・・フォト・レジスト、１０・・・フォトマスク。
ジセンサを説明する平面図、第２図は第のＱ乃庭ト １図の１ｌ−Ｉｔ線断面図、第３ｆｆｉ＆−！、ＥＥ発
明による電極の製造経過を示す概略断面図である。 １・・・ホトダイオード、２・・・ＭＯＳＦＥＴ、３．
４・・・電極、５・・・半導体基板、６・・・絶縁層、
７・・・穴（導電結合用）、８・・・アルミニウム膜、
９・・・フォト・レジスト、１０・・・フォトマスク。
Claims (1)
- 【特許請求の範囲】 １）半導体基板上に形成された能動および受動回路素子
、および素子間の作用結合を行うため回路素子上に絶縁
層を介して配置された電極から成る固体撮像素子の製造
方法において、絶縁層上に被着した導電材料を電極パタ
ーンのフォトマスクを用いてエッチング後、前記フォト
マスクまたは同一パターンの他のフォトマスクにより再
エッチングすることを特徴とする固体撮像素子の製造方
法。 ２）再エッチング時に、初回に用いたフォトマスクを洗
浄後、再使用することを特徴とする特許請求の範囲第１
項に記載の製造方法。 ３）再エッチング時に、初回よりも電極パターンの線幅
の広いフォトマスクを用いることを特徴とする特許請求
の範囲第１項に記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183813A JPS6245062A (ja) | 1985-08-23 | 1985-08-23 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183813A JPS6245062A (ja) | 1985-08-23 | 1985-08-23 | 固体撮像素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6245062A true JPS6245062A (ja) | 1987-02-27 |
Family
ID=16142316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60183813A Pending JPS6245062A (ja) | 1985-08-23 | 1985-08-23 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6245062A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02225034A (ja) * | 1988-12-19 | 1990-09-07 | Imperial Chem Ind Plc <Ici> | 金属付着フイルムとその製造方法 |
-
1985
- 1985-08-23 JP JP60183813A patent/JPS6245062A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02225034A (ja) * | 1988-12-19 | 1990-09-07 | Imperial Chem Ind Plc <Ici> | 金属付着フイルムとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0652596B1 (en) | Imager and fabrication thereof | |
| DE102004063141B4 (de) | Verfahren zum Herstellen eines CMOS-Bildsensors | |
| JP2006229200A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| JP3049490B2 (ja) | 半導体装置の製造方法 | |
| JPS6245062A (ja) | 固体撮像素子の製造方法 | |
| JPH10107238A (ja) | 固体撮像素子およびその製造方法 | |
| KR100606902B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| JPH02189981A (ja) | 半導体装置及びその製造法 | |
| KR100595601B1 (ko) | 씨모스 이미지 센서 제조방법 | |
| JP2734753B2 (ja) | 位相シフトマスクの形成方法 | |
| JPH0691105B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2007035904A5 (ja) | ||
| JP2740008B2 (ja) | 半導体素子用開口部の形成方法 | |
| JPH0630352B2 (ja) | パタ−ン化層形成法 | |
| KR950013900B1 (ko) | 디램셀의 캐패시터 저장전극 제조방법 | |
| JP2773149B2 (ja) | 受光素子の製造方法 | |
| JPH01112243A (ja) | ホトマスクの製造方法 | |
| JP3140828B2 (ja) | 半導体装置の製造方法 | |
| JPS5927105B2 (ja) | 赤外線撮像用半導体装置の製造法 | |
| JPS5895825A (ja) | 半導体装置 | |
| JP2774403B2 (ja) | 突起電極の形成方法 | |
| KR960005253B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH06302620A (ja) | 半導体装置の製造方法 | |
| JPH0590648A (ja) | 赤外線検出装置 | |
| KR100212269B1 (ko) | 액정 표시 장치의 제조 방법 |