JPS6244295B2

JPS6244295B2 -

Info

Publication number: JPS6244295B2
Application number: JP57215472A
Authority: JP
Inventors: Yutaka Shiihara
Original assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Current assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Priority date: 1982-12-10
Filing date: 1982-12-10
Publication date: 1987-09-19
Also published as: JPS59106053A

Description

【発明の詳細な説明】この発明はマイクロプロセツサシステムに係
り、特にRAS機能（RASとはReliability、Avai
−lability、Serviceabilityの略号）の充実した上
位計算機のプロセツサ（ミニコン）によりオンラ
イン上でインテリジエンス機能を有したマルチマ
イクロプロセツサのプログラムの動作確認等を行
うものである。[Detailed Description of the Invention] The present invention relates to a microprocessor system, and particularly relates to a RAS function (RAS stands for Reliability, Availability, etc.).
The program is used to check the operation of multi-microprocessor programs with intelligence functions online using a high-level computer processor (minicomputer) with a high level of serviceability (abbreviation for serviceability).

最近、インテリジエンス（それ自身ある程度処
理能力をもつたもの）な機能をもつたマイクロコ
ントローラが各種あるが、これをメーカー等から
買つた場合、予めそのROMがプログラムさてれ
しまつているので、その内容がのぞけないので困
る場合がある。特にROM化されたこのプログラ
ムの動作確認や内容の変更修正、つまりデバツク
等においては非常に困難を生じる。又プログラム
リストの掃き出し、内容の修正等その他のRAS
機能は専用のデバツガを作成して使うか、シユミ
レータを使つて確実なデバツガを行うかして
ROMを作成しないと修正も大変である。そして
実機にのせたまま正常な動作状態の確認が容易に
できない等の欠点がある。 Recently, there are various types of microcontrollers that have intelligence functions (they themselves have some processing power), but when you buy one from a manufacturer, the ROM has already been programmed, so the contents This can be a problem because you can't see through it. In particular, it is very difficult to check the operation of this ROMized program, change or modify its contents, or debug it. Also, other RAS such as cleaning out the program list, modifying the contents, etc.
You can either create and use a dedicated debugger or use a simulator to perform reliable debugging.
It is difficult to modify without creating a ROM. Further, there are drawbacks such as the fact that it is not easy to confirm the normal operating state while the device is mounted on an actual device.

この発明では、共通メモリを有するインテリジ
エンスデバイスで構成されたマルチコントローラ
システムにおいて、そしインテリジエンスデバイ
スの機能を発揮させ、又新しくデバツガをつける
ことなく、既にある計算機のRAS機能、つまり
既にある計算機でプログラムを修正したり正当性
の確認をしたりする機能を使つて容易にマイクロ
コントローラの動作確認、テストRUN、各種情
報のプリント等を行うものである。 In this invention, in a multi-controller system composed of intelligence devices having a common memory, the function of the intelligence device can be demonstrated, and the RAS function of the existing computer can be realized without adding a new debugger. It allows you to easily check the operation of the microcontroller, perform test runs, print various information, etc. using functions to modify programs and check their validity.

次に図面に従つてこの発明の実施例構成を示す
と、第１図は１実施例ブロツク図で、１は共通メ
モリ、２は上位計算機のプロセツサ（ミニコン）
（以下メインプロセツサと称す）３はシステム制
御コンソール、４は周辺装置で、これらは既に計
算機にとりつけてあるものとし、又５は共通バ
ス、６ａ，６ｂ………はインテリジエンスデバイ
スである。又各インテリジエンスデバイス６ａ，
６ｂ………は個別ROM６a₁，６b₁………、バス
制御回路６a₂，６b₂………、個別プロセツサ（以
下サブプロセツサと称す）６a₃，６b₃………、個
別RAM６a₄，６b₄………よりなつている。 Next, the configuration of an embodiment of the present invention is shown according to the drawings. FIG. 1 is a block diagram of one embodiment, where 1 is a common memory, and 2 is a processor (minicomputer) of a host computer.
(hereinafter referred to as the main processor) 3 is a system control console, 4 is a peripheral device which has already been installed in the computer, 5 is a common bus, and 6a, 6b, . . . are intelligence devices. Moreover, each intelligence device 6a,
6b... are individual ROMs 6a ₁ , 6b ₁ , bus control circuits 6a ₂ , 6b ₂ , individual processors (hereinafter referred to as sub-processors) 6a ₃ , 6b ₃ , individual RAMs 6a ₄ , 6b ₄ ...It's getting more familiar.

このように既計算機の共通メモリ１、プロセツ
サ２、システム制御コンソール３、周辺装置４に
対して共通バス５を介して新規にインテリジエン
スデバイス６ａ，６ｂ………を結合して、ある制
御をその個別コントローラに行なわせるようなプ
ログラムをROM６a₁，６b₁にのせたとする。 In this way, the common memory 1, processor 2, system control console 3, and peripheral device 4 of an existing computer are newly connected to the intelligence devices 6a, 6b, etc. via the common bus 5, and a certain control is performed on that computer. Assume that a program to be executed by the individual controllers is loaded onto the ROMs 6a ₁ and 6b ₁ .

従つて、そのプログラムの動作チエツクを行う
時、まずROM６a₁，６b₁………の内容をそれぞ
れ共通メモリ１に移し、メインプロセツサ２で実
行することによりそのメモリ上でコントローラを
動作させ、その動作確認等についてシステム制御
コンソール３を通して行い、その結果をプリント
したりデイスプレイしたりできる。 Therefore, when checking the operation of the program, first move the contents of the ROMs 6a ₁ , 6b ₁ , etc. to the common memory 1, and execute them on the main processor 2 to operate the controller on that memory. Operations can be checked through the system control console 3, and the results can be printed or displayed.

第２図は第１例として用いる各ROMのプログ
ラムのフローチヤートで、まずプログラムの先頭
にはブロツク２１で示すように、自己メモリ内プ
ログラムをDMAで共通メモリ１にロードするプ
ログラムを付加する。 FIG. 2 is a flowchart of a program for each ROM used as the first example. First, a program for loading a program in the own memory into the common memory 1 by DMA is added to the beginning of the program, as shown by block 21.

次にブロツク２２に示すように、共通メモリ１
内にロードしたプログラム内よりスタートさせる
プログラムを付加する。そしてそれらのプログラ
ムの後にブロツク２３に示すように、個別プロセ
ツサ専用プログラムを設ける。このように各
ROM６a₁，６b₁………のプログラムを構成する
ことにより、インテリジエンスデバイスのイニシ
ヤル時に自己のROMのプログラムが実行される
と、まず、プログラム２１によりROM内のプロ
グラムが共通メモリ１にロードされ、次にプログ
ラム２２により共通メモリ１内にロードされたプ
ログラムが実行されるため、個別プロセツサ専用
プログラム２３がRAS機能の充実した上記計算
機のプロセツサ２で実行される。これによりシス
テム制御コンソール３で状態を把握することがで
き、動作確認等を行なうことができる。 Next, as shown in block 22, the common memory 1
Add a program to be started from within the program loaded into the program. After these programs, as shown in block 23, a dedicated program for the individual processor is provided. In this way, each
By configuring the programs of ROM 6a ₁ , 6b ₁ . Next, since the program loaded into the common memory 1 is executed by the program 22, the individual processor dedicated program 23 is executed by the processor 2 of the computer equipped with the RAS function. This allows the system control console 3 to grasp the status and perform operation checks.

第３図は第２例で、第１例に比してプログラム
動作領域判別処理つまり拡張処理の存否の判断が
入つている点が相異している。 FIG. 3 shows a second example, which differs from the first example in that it includes a program operation area determination process, that is, a determination as to whether or not expansion processing exists.

従つて本来の最初のインテリジエンスデバイス
に割り当てられているROM６a₁，６b₁………の
領域の処理が拡張してもつとメモリ領域をふや
し、プログラムをふやした時の拡張した領域の処
理なのかどうかを判断に入れているのである。 Therefore, if the processing of the area of ROM 6a ₁ , 6b ₁ ... which is originally allocated to the first intelligence device is expanded, the memory area will be increased, and the expanded area will be processed when the program is increased. I'm deciding whether or not to do so.

ブロツク３１は自己ROM内プログラムをDMA
で共通メモリ１へロードし、共通メモリ１内にロ
ードしたプログラムよりスタートさせるプログラ
ム、ブロツク３２は個別プロセツサつまりサブプ
ロセツサ内の拡張しない時のもとの領域の処理の
ことでイエスであればブロツク３３の個別プログ
ラム処理を行い、ノーつまり拡張した時の領域の
処理であればブロツク３４で個別プログラムの拡
張処理を行なわせるプログラム、ブロツク３５は
処理終了を判断するプログラムであり、処理終了
がイエスであれば終了、ノーであれば再びブロツ
ク３２に戻す。以上はROM６a₁，６b₁，………
の個別プログラムの拡張プログラム領域を共通メ
モリ１上に設け、その動作処理範囲を可変できる
例である。 Block 31 DMAs the program in its own ROM
Block 32 is a program that is loaded into common memory 1 with Individual program processing is performed, and if the area is expanded when the area is expanded, block 34 is a program that causes expansion processing of the individual program to be performed, and block 35 is a program that determines the end of processing. If the answer is NO, return to block 32 again. The above is ROM6a ₁ , 6b ₁ , ......
This is an example in which an extended program area for individual programs is provided on the common memory 1, and its operation processing range can be varied.

更には図示しないが、共通メモリ１上を各マイ
クロプロセツサ用にあけておいて、第１図のブロ
ツク構成の時初期動作つまりこれから使い始め、
或は何時間おきか定期的に個々のマイクロプロセ
ツサが所定の動作をしているかどうかを共通メモ
リ上でチエツクすることにより、各プロセツサの
不良を逐次監視できる。 Furthermore, although not shown, the common memory 1 is reserved for each microprocessor, and when the block configuration shown in FIG.
Alternatively, by periodically checking on the common memory whether or not each microprocessor is performing a predetermined operation every few hours, it is possible to sequentially monitor each processor for failure.

以上の例をあげたように個別プロセツサつまり
サブプロセツサのプログラムは個別ROMにあり
個別ROMにあるプログラムはサブプロセツサの
中でしか、アクセスできないので、それではこま
る場合にはプログラムをサブプロセツサより共通
メモリ１に一たん移してメインプロセツサ２で実
行し、実行した結果を共通メモリ１上に残してお
けば、その結果はメインプロセツサ（ミンコン）
２でみれるのでシステム制御コンソール３を使つ
てその結果をプリントしたりデイスプレイしたり
できる。 As shown in the above example, programs for individual processors, that is, subprocessors, are stored in individual ROMs, and programs in individual ROMs can only be accessed within the subprocessor. If you move it and execute it on main processor 2 and leave the executed result on common memory 1, the result will be transferred to the main processor (mincomputer).
2, the results can be printed or displayed using the system control console 3.

第４図はプロセツサのメモリ空間構成図で、Ａ
はサブプロセツサのメモリアクセス範囲であり、
Ｂはメインプロセツサのメモリアクセス範囲であ
り、サブプロセツサ６a₃，６b₃………ではRAM
領域A₁，ROM（プログラム領域）A₂，………メ
インプロセツサ２との共通領域ABのFFFFつま
り64Kの範囲でアクセス可能とし、メインプロセ
ツサ２では共通領域AB、プログラム領域B₁がア
クセス可能とする。従つてこの共通領域ABを使
つてプログラムやデータの受渡しを行い、サブプ
ロセツサ６a₃，６b₃………からここに移行するこ
とにより、メインプロセツサ２でもアクセスでき
るから、更にシステム制御コンソール３を使つて
プリントしたりできる。 Figure 4 is a diagram showing the memory space configuration of the processor.
is the subprocessor's memory access range,
B is the memory access range of the main processor, and sub-processors 6a ₃ , 6b ₃ ......
Area A ₁ , ROM (program area) A ₂ , . . . FFFF or 64K range of common area AB with main processor 2 can be accessed, and main processor 2 can access common area AB and program area B _1. possible. Therefore, by using this common area AB to transfer programs and data and moving it here from the sub-processors 6a ₃ , 6b ₃ . . . , the main processor 2 can also access it. You can also print it out.

勿論メインプロセツサ２にはシステム制御コン
ソール等を使つたRAS機能をもつているのであ
る。 Of course, the main processor 2 has a RAS function using a system control console and the like.

このようにして、各マイクロプロセツサ側に少
しのプログラムを付加してインテリジエンスデバ
イスのもつ有効な機能をフルに使つて共通メモリ
を最大限に利用できるもので、これは既計算機の
充実したRAS機能とインテリジエンスデバイス
の機能をミツクスして使うことにより、マルチマ
イクロコンピユータ方式の一つの利点ともいうべ
き効果が発揮できる。 In this way, by adding a small program to each microprocessor side, you can make full use of the effective functions of the intelligence device and make maximum use of the common memory. By mixing and using functions and functions of intelligence devices, one of the advantages of the multi-microcomputer system can be achieved.

尚この発明は共通メモリを有するマルチコンピ
ユータシステム全般に応用できるのである。 The present invention can be applied to all multi-computer systems having a common memory.

かくてこの発明は共通メモリをただデータのや
りとりにだけ使用するのでなく、プログラム全体
の動作確認のため、又拡張ブロツク領域として各
マイクロプロセツサ側プログラムに数ステツプの
プログラムを付加して既システム構成を変えるこ
となく共通メモリを有効に利用できる。 In this way, the present invention does not use the common memory only for exchanging data, but also adds several steps of programs to each microprocessor side program as an expansion block area to check the operation of the entire program, and to extend the existing system configuration. Common memory can be used effectively without changing the memory.

[Brief explanation of the drawing]

第１図はこの発明による計算機システムにおけ
る構成ブロツク図、第２図、第３図は異る実施例
プログラムチヤート、第４図はメイン並びにサブ
プロセツサのメモリ空間構成の実施例図である。図で１：共通メモリ、２：メインプロセツサ、
３：システム制御コンソール、４：周辺装置、
５：共通バス、６ａ，６ｂ………インテリジエン
スデバイス、６a₁，６b₁………：ROM、６a₂，
６b₂………：バス制御回路、６a₃，６b₃：サブプ
ロセツサ、６a₄，６b₄：RAM。 FIG. 1 is a block diagram of the configuration of a computer system according to the present invention, FIGS. 2 and 3 are program charts of different embodiments, and FIG. 4 is an embodiment of the memory space configuration of the main and sub processors. In the diagram, 1: common memory, 2: main processor,
3: System control console, 4: Peripheral device,
5: Common bus, 6a, 6b......Intelligence device, 6a ₁ , 6b ₁ ......: ROM, 6a ₂ ,
6b ₂ ......: bus control circuit, 6a ₃ , 6b ₃ : subprocessor, 6a ₄ , 6b ₄ : RAM.

Claims

[Scope of Claims] 1. A common memory, a main processor, a system control console, and a host computer having a RAS function are connected to sub-processors and individual computers via a common bus.
In a multi-microprocessor system that combines multiple intelligence devices with ROM, etc., when the intelligence device is initialized, the program in its own individual ROM is executed.
A multi-microprocessor system characterized in that the program is transferred to the common memory using DMA, and the transferred program is checked for operation by the host computer. 2 DMA own program at the beginning of individual ROM
2. The microprocessor system according to claim 1, further comprising a program to be transferred to the common memory and a program to be executed from the program transferred to the common memory.