JPS6239062A - Contact type image sensor - Google Patents

Contact type image sensor

Info

Publication number
JPS6239062A
JPS6239062A JP60179661A JP17966185A JPS6239062A JP S6239062 A JPS6239062 A JP S6239062A JP 60179661 A JP60179661 A JP 60179661A JP 17966185 A JP17966185 A JP 17966185A JP S6239062 A JPS6239062 A JP S6239062A
Authority
JP
Japan
Prior art keywords
electrode
wiring
integrated circuit
image sensor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60179661A
Other languages
Japanese (ja)
Inventor
Masatoshi Kato
雅敏 加藤
Tadahiko Hamaguchi
浜口 忠彦
Yoshihiro Nagata
永田 良浩
Koichi Tomura
光一 戸村
Rokuzo Mitsuida
三井田 六蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60179661A priority Critical patent/JPS6239062A/en
Publication of JPS6239062A publication Critical patent/JPS6239062A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

PURPOSE:To simplify the manufacturing processes, by realizing the two-layer wiring on a flexible wiring substrate while providing a wiring electrode consisting of a single layer on the insulating electrode. CONSTITUTION:An insulating substrate 301 is provided thereon with a wiring electrode 101, a lead-out electrode 102, a lower electrode 302 and an amorphous silicon layer 303. A transparent electrode 804 is further formed and a Schottky barrier is provided on the interface with the amorphous silicon 303. A protective film is formed for protecting the photo diode 201. An integrated circuit chip 305 of silicon resin is bonded on the substrate and a wire is bonded to the wiring electrode 101. The wiring electrode 101 is connected to the integrated circuit chip 305 and is also connected to a flexible wiring substrate 103 through the lead-out electrode 102. According to this construction, the step of forming an interlayer insulating film as well as the step of forming an upper electrode can be omitted. Further, the width of the insulating substrate can be decreased.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、原稿幅とほぼ同一の長さを持ち、原稿にほ
ぼ密着して読取を行う密着形イメージセンサの構成法に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of configuring a contact type image sensor that has a length that is approximately the same as the width of a document and that performs reading while coming into close contact with the document.

〔従来の技術〕[Conventional technology]

従来、ファクシミリの原稿読取部、あるいはイメージリ
ーダにおいてはOCD等のICイメージセンサを用いた
ものが主体であった。この場合に、200鶴を越える幅
の原稿を20〜80xx幅のICイメージセンサによっ
て読み取るためには、縮小光学系が必要となり、このこ
とがファクシミリあるいはイメージリーグなどの装置の
小形化を妨げる主因となっていた。最近では、このよう
な問題点を解決するために、非晶質半導体を用いた原稿
幅とほぼ同一寸法の密着形イメージセンサにより原稿を
読み取る方式が提案されている。
Conventionally, facsimile document reading units or image readers have mainly used IC image sensors such as OCDs. In this case, in order to read a document with a width exceeding 200 mm using an IC image sensor with a width of 20 to 80 xx, a reduction optical system is required, and this is the main reason for hindering the miniaturization of devices such as facsimiles and image leagues. It had become. Recently, in order to solve these problems, a method has been proposed in which a document is read using a contact type image sensor that uses an amorphous semiconductor and has approximately the same size as the width of the document.

この方式は原稿面の像をロッドレンズアレイを用いて王
立等倍像を光センサアレイ上に結像させるため、光路長
は1711程度となり、装置の大幅な小形化が実現でき
る。
In this method, a rod lens array is used to form a royal life-size image of the document surface onto a photosensor array, so the optical path length is approximately 1,711, and the device can be significantly downsized.

第2図は、この種の密着形イメージセンサを示す回路図
であり、例えば、電子通信学会技術研究報告OPM 8
g −42(昭58.10.21 )に開示されている
ものである。
FIG. 2 is a circuit diagram showing this type of contact type image sensor. For example, the IEICE technical research report OPM 8
g-42 (October 21, 1982).

図において、(20F)はフォトダイオード、(202
)は共通YFL極箋(20B)(204)はスイッチ素
子、(205)はバッファアンプ、(206)はシフト
レジスタ、(207)はスタートパルス入力ライン、(
208)、(209)(210)はそれぞれ−5V 、
 GND(接地) 、 +5Vの電源供給ライン、(2
11)はクロック供給ライン、(212)は信号出力ラ
イン、(218)は駆動用集積回路を示しており、(2
14)は第1番目の上記集積回路から第i+1番目の集
積回路へのシフトレジスタ(206)のシリアルデータ
の転送ラインである。
In the figure, (20F) is a photodiode, (202
) is a common YFL tip (20B) (204) is a switch element, (205) is a buffer amplifier, (206) is a shift register, (207) is a start pulse input line, (
208), (209) and (210) are respectively -5V,
GND (ground), +5V power supply line, (2
11) is a clock supply line, (212) is a signal output line, (218) is a driving integrated circuit, and (2) is a signal output line.
14) is a serial data transfer line of the shift register (206) from the first integrated circuit to the (i+1)th integrated circuit.

また、第3図は第2図の回路図に相当する密着形イメー
ジセンサの従来例を示す平面図であり、第4図はそのB
−B’面での断面図である。図において、(801)は
絶縁基板、(+302)は下部電極、(1304)は透
明電極、(80B)は非晶質シリコン、(805)は集
積回路チップ、([6)は第1電極、(807)は層間
絶縁膜、(808)は第2電極、(809)はコンタク
トホール、(81(1)は外部回路(図示せず)への接
続端子部、(811)は上記集積回路チップ(305)
と下部電極(802”lおよび第1電極(806)を接
続するボンディングワイヤである。
Moreover, FIG. 3 is a plan view showing a conventional example of a contact type image sensor corresponding to the circuit diagram of FIG. 2, and FIG.
- It is a sectional view in the B' plane. In the figure, (801) is an insulating substrate, (+302) is a lower electrode, (1304) is a transparent electrode, (80B) is amorphous silicon, (805) is an integrated circuit chip, ([6) is a first electrode, (807) is an interlayer insulating film, (808) is a second electrode, (809) is a contact hole, (81(1) is a connection terminal part to an external circuit (not shown), (811) is the above-mentioned integrated circuit chip (305)
This is a bonding wire that connects the lower electrode (802''l) and the first electrode (806).

第5図は第2図の密着形イメージセンサの回路構成にお
ける動作を説明するための各部の波形を示すタイミング
図である。図において、(501)はクロック供給ライ
ン(211)への入力波形、(502)はスタートパ入
力ス入カライン(207)への入力波形、(50B)は
シフトレジスタ(206)■Q1出力波形、(504)
はシフトレジスタ(206)のQ2出力波形、 (50
5)は最後の集積回路のQ64出力波形、(506)は
出力信号ラインの波形をそれぞれ示している。
FIG. 5 is a timing chart showing waveforms of various parts for explaining the operation of the circuit configuration of the contact type image sensor shown in FIG. In the figure, (501) is the input waveform to the clock supply line (211), (502) is the input waveform to the start pass input line (207), (50B) is the shift register (206) Q1 output waveform, (504)
is the Q2 output waveform of the shift register (206), (50
5) shows the Q64 output waveform of the last integrated circuit, and (506) shows the waveform of the output signal line.

次に、上記第2図に示す密着形イメージセンサの回路構
成についての動作を第5図を参照して説明する。まず、
第1番目のフォトダイオード(201)について注目す
る。このフォトダイオード(201)のカソード側に接
続されているスイッチX 子(208)はシフトレジス
タ(206)のQ2出力(504)がHレベルになった
とき閉じられ、上記フォトダイオード(201’)の両
端には一6vの電圧が印加される。この時、フォトダイ
オード(201)の容量成分cd (図示せず)には電
荷qO(−cd×5)が充電される。次に上記シフトレ
ジスタ(206)のQ2出力(504)がLレベルにな
ると、フォトダイオード(201)のカソード側は開放
される。一方、フォトダイオード(201)には読取原
稿(図示せず)の濃淡に応じた光が入力され、第2図矢
印で示す方向に光電流Ipが流れる。この光電流Npに
より上記容量cdに蓄積された電荷は放電される。この
状態で第5図に示す時間TSが経過した後、上記フォト
ダイオード(201)の端子間電圧Vpは次式で与えら
れる。
Next, the operation of the circuit configuration of the contact type image sensor shown in FIG. 2 will be described with reference to FIG. 5. first,
Attention will be paid to the first photodiode (201). The switch (208) connected to the cathode side of this photodiode (201) is closed when the Q2 output (504) of the shift register (206) becomes H level, and the switch (208) connected to the cathode side of the photodiode (201') is closed. A voltage of -6V is applied to both ends. At this time, the capacitance component cd (not shown) of the photodiode (201) is charged with charge qO (-cd×5). Next, when the Q2 output (504) of the shift register (206) becomes L level, the cathode side of the photodiode (201) is opened. On the other hand, light corresponding to the density of a read original (not shown) is input to the photodiode (201), and a photocurrent Ip flows in the direction shown by the arrow in FIG. The charges accumulated in the capacitor cd are discharged by this photocurrent Np. After the time TS shown in FIG. 5 has elapsed in this state, the voltage Vp between the terminals of the photodiode (201) is given by the following equation.

上記時間TSの経過後にシフトレジスタ(206)のQ
l出力(508)がHレベルになると第1番目のバッフ
ァアンプ(205)の出力に接続されているスイッチ素
子(204)が閉じられ、次式で表わされる出力電圧V
Oが信号出力ライン(212)上に出力される。
Q of the shift register (206) after the above time TS has elapsed.
When the l output (508) becomes H level, the switch element (204) connected to the output of the first buffer amplifier (205) is closed, and the output voltage V expressed by the following formula
O is output on the signal output line (212).

上記第(2)式において光電流Ipはフォトダイオード
(201)の端子間電圧■pに依存しないと仮定すると
、光量が一定の場合、上記第(2)式は、次のようにな
り、出力電圧VOは光量に比例することになる。
Assuming that the photocurrent Ip in the above equation (2) does not depend on the terminal voltage ■p of the photodiode (201), when the amount of light is constant, the above equation (2) becomes as follows, and the output The voltage VO is proportional to the amount of light.

Vo =−可Ip Ts      ゛−−°°(3)
したがって第5図に示すようにスタートパルスを一定間
隔c周期Ts )で入力すると第1番目から項に上記第
(3)式に対応する出力電圧Voが時系列に上記信号出
力ライン(212)上に出力される。
Vo =-possible Ip Ts ゛--°°(3)
Therefore, as shown in FIG. 5, when a start pulse is input at a constant interval c period Ts), the output voltage Vo corresponding to the above equation (3) is chronologically applied to the signal output line (212) from the first term to the first term. is output to.

次に、このような密着イメージセンサの従来の構成法を
第8図、第4図を用いて説明する。図のように示した回
路要素をすべて一枚の絶縁基板(801)上に実装して
いる。つまり、フォトダイオード(201)は非晶質シ
リコン(808)を下部電極([2)と透明電極(80
4)とでサンドイッチ構造にしたもので実現している。
Next, a conventional construction method of such a contact image sensor will be explained using FIG. 8 and FIG. 4. All the circuit elements shown in the figure are mounted on a single insulating substrate (801). In other words, the photodiode (201) uses amorphous silicon (808) as the lower electrode ([2) and the transparent electrode (80
4) and has a sandwich structure.

また、シフトレジスタ(206) 、スイッチ素子(2
08)(204)およびバッファアンプ(205)から
なる集積回路(218)は、チップのまま同じ絶縁基板
上に実装されており、各端子は下部電極(802)また
は第1電極(806)とボンディングワイヤ(all)
で接続されている。さらに、電源供給ライン(208X
209)(210)、クロック供給ライン(211) 
、信号出力ライン(212)は第1電極(80F) 、
層間絶縁膜(807)、第2電極(808)からなる2
m配線を用いて、各集積回路チップ(805)に接続さ
れている。
In addition, a shift register (206), a switch element (2
An integrated circuit (218) consisting of 08) (204) and a buffer amplifier (205) is mounted as a chip on the same insulating substrate, and each terminal is bonded to the lower electrode (802) or the first electrode (806). wire (all)
connected with. Furthermore, the power supply line (208X
209) (210), clock supply line (211)
, the signal output line (212) is the first electrode (80F),
2 consisting of an interlayer insulating film (807) and a second electrode (808)
It is connected to each integrated circuit chip (805) using m wiring.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の密着形イメージセンサは、以上のように、集積回
路チップ(805)と外部回路との配線のために2層配
線を用いなければならず、次の様な問題点があった。
As described above, the conventional contact type image sensor has to use two-layer wiring for wiring between the integrated circuit chip (805) and the external circuit, and has the following problems.

(1)2層配線プロセスがあるため、工程数が増える。(1) Since there is a two-layer wiring process, the number of steps increases.

(2)コンタクトホール部でのコンタクト不良、オよび
層間絶縁膜の絶縁不良が発生し、歩留りが低下する。
(2) Poor contact at the contact hole portion and poor insulation of the interlayer insulating film occur, resulting in a decrease in yield.

この発明は、上記のような問題点を解消するためになさ
れたもので、2層配線プロセスを用いずに、従来と同一
の配線を実現した密着形イメージセンサを得ることを目
的とする。
The present invention was made to solve the above-mentioned problems, and aims to provide a contact image sensor that realizes the same wiring as the conventional one without using a two-layer wiring process.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る密着形イメージセンサは、従来絶縁基板
上で実現していた二層配線をフレキシブル配線基板上で
実現し、絶縁基板上での配線電極を一層にし、さらに、
該配線電極の一部または全部を複数個の集積回路チップ
と電気的に接続し、上記フレキシブル配線基板とは一ケ
所で接続するようにしたものである。
The contact image sensor according to the present invention realizes two-layer wiring on a flexible wiring board, which was conventionally realized on an insulating substrate, and has a single layer of wiring electrodes on the insulating substrate.
Part or all of the wiring electrodes are electrically connected to a plurality of integrated circuit chips, and connected to the flexible wiring board at one location.

〔作用〕[Effect]

この発明においては、二層配線をフレキシブル配線基板
上で実現したことにより、製造工程において従来必要で
あった層間絶縁膜の形成、および上部電極の形成が省略
される。さらに、絶縁基板幅は小さくできる。
In this invention, by realizing two-layer wiring on a flexible wiring board, the formation of an interlayer insulating film and the formation of an upper electrode, which were conventionally necessary in the manufacturing process, are omitted. Furthermore, the width of the insulating substrate can be reduced.

また、配線電極を、複数個の集積回路チップと接続する
ことにより、フレキシブル配線基板との接続型Wi数が
減少する。
Furthermore, by connecting the wiring electrodes to a plurality of integrated circuit chips, the number of connection types Wi to the flexible wiring board is reduced.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の一実施例を図について説明する。第1
図において、(801)は絶縁基板、(802)は下部
電極、(808)は非晶質シリコン、(804)は透明
電極、(201)は該下部電極(802L非晶質シリコ
ン(808) 、および透明電Ii (804)で溝成
されたフォトダイオード、(805)は該フォトダイオ
ード(201)を駆動するための集積回路チップ、(8
11)は該集積回路チップ(805)と、上記下部を極
(802)および配線電極(101)とを電気的に接続
するボンディングワイヤ、(102)は集積回路チッ−
t (805)からの配線の取出電極、(1013)は
該取出電極(XO2)と外部回路との電気的接続を行な
うフレキシブル自己線基板である。
An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, (801) is an insulating substrate, (802) is a lower electrode, (808) is amorphous silicon, (804) is a transparent electrode, (201) is the lower electrode (802L amorphous silicon (808), and a photodiode grooved with a transparent electrode Ii (804), (805) an integrated circuit chip for driving the photodiode (201), (805)
11) is a bonding wire that electrically connects the integrated circuit chip (805) and the lower part to the pole (802) and the wiring electrode (101); (102) is the integrated circuit chip;
The lead electrode (1013) for wiring from t (805) is a flexible self-wire board that electrically connects the lead electrode (XO2) to an external circuit.

また、第6図は第1図の・静・7面での断面図である。Further, FIG. 6 is a cross-sectional view taken along plane 7 of FIG. 1.

図において、同一符号は同一部分を示す。In the figures, the same reference numerals indicate the same parts.

この実施例に示す密着形イメージセンサの回路図および
動作は、上述した従来例の場合と同一である。
The circuit diagram and operation of the contact type image sensor shown in this embodiment are the same as those of the conventional example described above.

次にこの実施例による密着形イメージセンサの製造プロ
セスについて述べる。
Next, the manufacturing process of the contact type image sensor according to this embodiment will be described.

■ 絶縁基板(801)上に、配線電極(101)およ
び取出電極(102)を形成する。絶縁基板(801)
には、アルミナ基板、グレーズドアルミナ基板(ガラス
グレーズ層がついたアルミナ基板χガラス板、石英板、
などが適当である。配線電極(101)、取出電極(1
02”)■線幅は通常0.In以上にすることができる
ため、導体ペーストの印刷・焼成プロセスを用いるとよ
い。
(2) Form a wiring electrode (101) and an extraction electrode (102) on an insulating substrate (801). Insulating substrate (801)
Includes alumina substrate, glazed alumina substrate (alumina substrate with glass glaze layer), glass plate, quartz plate,
etc. are appropriate. Wiring electrode (101), extraction electrode (1
02'')■ Since the line width can usually be made 0.In or more, it is preferable to use a printing/firing process of conductor paste.

■ 下部電極(802)を形成する。該下部電極(80
2)には次のプロセスにて形成される非晶質シリコンと
の界面の特性から、 Cf、MO等の金属材料が有効で
あることが知られている。
(2) Form a lower electrode (802). The lower electrode (80
For 2), it is known that metal materials such as Cf and MO are effective because of the characteristics of the interface with amorphous silicon formed in the following process.

したがって、上記下部電極の形成プロセスとしては、ス
パッタリング法、電子ビーム蒸着法等の薄膜形成プロセ
スが適当であり、写真製版プロセスにより図のような形
状にバターニングする。
Therefore, as a process for forming the lower electrode, a thin film forming process such as sputtering or electron beam evaporation is suitable, and the lower electrode is patterned into the shape shown in the figure using a photolithography process.

■ 非晶質シリコン(808)を形成する。該非晶質シ
リコン(8Q8)は局在率を少なくする必要があるため
、グロー放電分解法を用いる。
■ Form amorphous silicon (808). Since it is necessary to reduce the localization rate of the amorphous silicon (8Q8), a glow discharge decomposition method is used.

上記、非晶質シリコン(808)を図のような形状にす
る方法としては、写真製版プロセスあるいは、金属マス
クを用いたマヌク成膜プロセスを用いるのがよい。
As a method for forming the amorphous silicon (808) into the shape shown in the figure, it is preferable to use a photolithography process or a Manuk film formation process using a metal mask.

■ 透明電極(804)を形成する。該透明電極(80
4)は、In 、Sn 、0を含んだいわゆるITO膜
が適尚であり、上記、非晶質シリコンとの界面に、ショ
ットキー障壁を形成する。
■ Form a transparent electrode (804). The transparent electrode (80
For 4), a so-called ITO film containing In 2 , Sn 2 , and 0 is suitable, and forms a Schottky barrier at the interface with the amorphous silicon.

■ 保護膜(図示せず)を形成する。■、■、■にて形
成したフォトダイオード(201)を保護する為、シリ
コン樹脂を用いて、上記フォトダイオードをおおう。
■ Form a protective film (not shown). In order to protect the photodiode (201) formed in steps (2), (2), and (2), the photodiode is covered with silicone resin.

■ 集積回路チップ(805)を実装する。集積回路チ
ップを基板上に接着し、上記配線電極(101)にワイ
ヤボンデングを行う。
■ Mount an integrated circuit chip (805). An integrated circuit chip is adhered onto the substrate, and wire bonding is performed to the wiring electrode (101).

■ 集積回路チップ(805)の実装部分をシリコン樹
脂で保護する。
■ Protect the mounting part of the integrated circuit chip (805) with silicone resin.

本実施例による密着形イメージセンサは、以上のような
製造プロセスで製作できるため、従来必要であった二層
配線プロセスが省略できる。このため、低コスト化が可
能となる。
Since the contact type image sensor according to this embodiment can be manufactured using the manufacturing process described above, the two-layer wiring process that was conventionally necessary can be omitted. Therefore, cost reduction becomes possible.

マタ、図ヨリ明うカナヨウニ、+5V 、 GND 、
 −5V。
Mata, the figure is clear, +5V, GND,
-5V.

CLKおよびVOUTに相当する配線電極(101)は
、#1と#2の2個の集積回路チップ(805)に接続
されており、上記フレキシブル配線基板(108)とは
1個の取出を極(xo2)により接続されている。
Wiring electrodes (101) corresponding to CLK and VOUT are connected to two integrated circuit chips (805) #1 and #2, and are connected to the flexible wiring board (108) with one lead-out electrode ( xo2).

このように配線することにより上記取出電極(102)
のピッチは、1個の集積回路チップ(+305)の1個
の信号ラインを1個の取出電極にてフレキシブル配線基
板に接続する場合に比べ、約2倍となり上記フレキシブ
ル配線基板(108)との合わせ精度が緩和され、組立
作業時間が短かくなる。
By wiring in this way, the above-mentioned extraction electrode (102)
The pitch is approximately twice that of the case where one signal line of one integrated circuit chip (+305) is connected to the flexible wiring board with one lead electrode, and the pitch is approximately twice that of the case where one signal line of one integrated circuit chip (+305) is connected to the flexible wiring board (108). The alignment accuracy is relaxed and the assembly work time is shortened.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、従来絶縁基板(80
1)上に必要であった2層配線を不要にしたために、製
造プロセスを簡略化することができ、さらに、上記絶縁
基板(BOX)0幅を小さくすることができるため、ス
パッタリング装置、電子ビーム蒸着装置あるいは、グロ
ー放電分解をするためのプラズマCVD装置等で成膜で
きる基板の数が増大するため、非常に安価に密着形イメ
ージセンサを製作することができる効果がある。
As described above, according to the present invention, the conventional insulating substrate (80
1) The manufacturing process can be simplified by eliminating the need for two-layer wiring, which was required on the top, and the width of the insulating substrate (BOX) can be reduced, making it possible to reduce the need for sputtering equipment and electron beams. Since the number of substrates on which films can be formed using an evaporation apparatus or a plasma CVD apparatus for glow discharge decomposition increases, it is possible to manufacture a contact image sensor at a very low cost.

また、配線電極(101)により、複数個の集積回路チ
ップと1個の取出を極(102)とを接続するようにし
九ため、取出電極(102)の配列ピッチを大きくする
ことができ、取出電極(102)と、フレキシブル配線
基板(10g)とのアライメント作業が簡単にできると
いう効果もある。
Furthermore, since the wiring electrodes (101) connect multiple integrated circuit chips and one lead-out pole (102), the arrangement pitch of the lead-out electrodes (102) can be increased, and Another advantage is that alignment work between the electrode (102) and the flexible wiring board (10g) can be easily performed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による密着形イメージセン
サを示す平面図、第2図は密着形イメージセンサの一般
的な回路図、第8図は従来の密着形イメージセンサを示
す平面図、第4図は第8図のB  B’断面を示す断面
図、第6図は密着形イメージセンサの動作を示すタイム
チャート、第6図は第1図のA−A’断面を示す断面図
である。 (201)・・・フォトダイオード、  (105)・
・・集積回路チップ、(101)・・・配線電極、(1
02)・・・取出電極、(i08)・・・フレキシブル
配線基板なお、図中同一符号は同一または相当部分を示
す。
FIG. 1 is a plan view showing a contact type image sensor according to an embodiment of the present invention, FIG. 2 is a general circuit diagram of a contact type image sensor, and FIG. 8 is a plan view showing a conventional contact type image sensor. FIG. 4 is a sectional view taken along the line B B' in FIG. 8, FIG. 6 is a time chart showing the operation of the contact image sensor, and FIG. 6 is a sectional view taken along line A-A' in FIG. 1. be. (201)...Photodiode, (105)...
...Integrated circuit chip, (101) ...Wiring electrode, (1
02)...Extraction electrode, (i08)...Flexible wiring board Note that the same reference numerals in the drawings indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims]  絶縁基板と、該絶縁基板上に配設された複数の光セン
サ、および該光センサを駆動するための集積回路チップ
と、該集積回路チップと電気的接続を行う複数の配線電
極と、該配線電極と外部回路とを接続するフレキシブル
配線基板とを備え、上記配線電極の一部または全部は、
複数個の集積回路チップと電気的に接続され、さらに上
記フレキシブル配線基板とは一ヵ所で電気的に接続され
ていることを特徴とする密着形イメージセンサ。
An insulating substrate, a plurality of optical sensors disposed on the insulating substrate, an integrated circuit chip for driving the optical sensor, a plurality of wiring electrodes electrically connected to the integrated circuit chip, and the wiring. A flexible wiring board that connects the electrode and an external circuit is provided, and part or all of the wiring electrode is
A contact image sensor characterized in that it is electrically connected to a plurality of integrated circuit chips and further electrically connected to the flexible wiring board at one location.
JP60179661A 1985-08-13 1985-08-13 Contact type image sensor Pending JPS6239062A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60179661A JPS6239062A (en) 1985-08-13 1985-08-13 Contact type image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60179661A JPS6239062A (en) 1985-08-13 1985-08-13 Contact type image sensor

Publications (1)

Publication Number Publication Date
JPS6239062A true JPS6239062A (en) 1987-02-20

Family

ID=16069667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60179661A Pending JPS6239062A (en) 1985-08-13 1985-08-13 Contact type image sensor

Country Status (1)

Country Link
JP (1) JPS6239062A (en)

Similar Documents

Publication Publication Date Title
GB2194373A (en) Information conversion device with auxiliary address lines for enhancing manufacturing yield
EP0108480B1 (en) Photoelectric conversion element
US4566040A (en) Original reading device
EP0297413B1 (en) Photoelectric conversion device
US4413188A (en) Camera tube apparatus for reading documents
EP0183525B1 (en) Image sensor
JPS6239062A (en) Contact type image sensor
EP1622367B1 (en) Solid-state imaging device
US4737852A (en) Photoelectric image sensor
JPS6245061A (en) Semiconductor integrated circuit for image-reading sensor
US5299031A (en) Image sensor and optical reading unit using the same
JP2830177B2 (en) Image reading device
JPH0715978B2 (en) Image sensor
JPS60170254A (en) Reader for manuscript
JPS6231163A (en) Contact type image sensor
JPH0749808Y2 (en) Image sensor
JPH0744026Y2 (en) Image sensor
JPH0420305B2 (en)
JPS61222358A (en) Semiconductor device
JPH0434861B2 (en)
JPH0437066A (en) Light source integrated type image sensor
JPH0525185B2 (en)
JPH06105069A (en) Method and device for reading picture
JPS648472B2 (en)
JPH0650772B2 (en) Image sensor