JPS6238691B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は一眼レフカメラの撮影情報表示装置に
関するものである。

一眼レフカメラで、ランプ或いは発光ダイオー
ド（以下LEDと称する）を用いてフアインダー
内に撮影情報を表示する様にすると、これらの表
示素子から発生する光によつて撮影レンズを通過
した光を測光する受光素子（以下TTL測光方式
の受光素子と称する）が照射され、測光量が不正
確となるので、近年、この様な場合に表示素子を
測光が完成した後に発光させ、測光中は表示させ
ない様に構成した表示装置が提案された。

しかしデジタル量で露光量の制御を行なうカメ
ラの場合になかば必然的に用いられている繰返し
測光方式のカメラにこの方式の表示装置を適用す
ると、表示素子の発光時間が短い為に表示装置は
差程高輝度とはならない。従つて被写体が暗い時
にはフアインダー内における表示装置の表示状態
は見易いものとなるが、被写体が明るい時には表
示素子の発光輝度は被写体が暗い場合と同一か、
あるいは高々２倍程度であるので表示が見にくい
という欠点があつた。

本発明の目的は表示素子によつて測光量が実質
上影響されず、かつ表示状態が見易い、カメラの
表示装置を提供せんとするものである。以下本発
明のカメラの撮影情報表示装置について図面を参
照して詳細に説明する。

第１図は一眼レフカメラに適用した本発明のカ
メラの撮影情報表示装置の回路接続図で、第２図
は第１図示装置の各部の波形図を示すものであ
る。第１図において、１は撮影レンズを通過した
被写体からの光量を受光し、それを電気信号に変
換するためにカメラのフアインダー（不図示）近
傍に配置されたフオトセルで、図示のように演算
増幅器２の入力端に接続される。３はフオトセル
１で発生した光電流を対数的に圧縮するために演
算増幅器（以下オペアンプと略す）この帰還路に
図示のように接続されたダイオードである。４〜
６はオプアンプ２のバイアス電圧源を形成する各
素子で、４はオペアンプ、５はオペアンプ４の帰
還路に接続された温度補償用のダイオード、並び
に６はオペアンプの反転入力端に接続された定電
流である。７〜９は１〜３で形成された測光回路
の温度特性を補償するための回路で、７は温度補
償素子８を介して測光回路の出力端に接続された
オペアンプ、９はオペアンプ７の帰還路に接続さ
れた抵抗である。１０〜１２は演算回路を形成す
る各素子で１０は入力抵抗１１を介して温度補償
回路の出力端に接続されたオペアンプ、１２はオ
ペアンプ１０の帰還路に接続された抵抗である。
またオペアンプ１０の反転入力端にはフイルム感
度設定ダイヤル（不図示）に設定されたフイルム
スピードに対応した電流を発生する電流源１３並
びに予め設定された紋り値に対応した電流を発生
する電流源１４が接続される。１５〜１７はミラ
ー積分器を形成する素子で、１５は抵抗１７並び
に電界効果型トランジスタ（以下FETと略称す
る）１８を介して演算回路の出力端に接続された
反転入力端を有するオペアンプ、１６はオペアン
プ１５の帰還路に接続されたコンデンサである。
１９はFET２０並びに、抵抗１７を介して前記
オペアンプ１５の反転入力端に接続された定電流
源、２１，２２は積分用コンデンサ１６の充放電
を制御する抵抗並びにFET、２３は積分器の出
力端に接続された反転入力端を有する比較器で、
該比較器２３の出力端の電位は、積分器の出力端
の電位が零電以下となつた時にハイレベル
（“１”と称す）に反転する。

２３ａは比較器２３の出力端に接続された入力
端とパルス発生器３０に接続されたクロツク入力
端を有するＤ型フリツプフロツプ回路、２３ｂは
比較器２３の出力端とフリツプフロツプ回路２３
ａの出力端とに接続された入力端を有するアン
ド回路、３０はクロツクパルスを発生するパルス
発生器で、この発生器３０の出力端は５ビツトの
バイナリーカウンター３１のクロツク入力端３１
ａ、Ｄ型フリツプフロツブ回路２３ａのクロツク
入力端、並びに２進のダウンカウンター５０のロ
ツク入力端５０ａに接続される。そしてまた前記
カウンター３１は４―１６線デコーダ３２の第一
の入力端３２Ａに接続される最低位ビツト31A、
デコーダ３２の第二の入力端３２Ｂに接続される
第二番目のビツト31B、デコーダ３２の第三の入
力端３２Ｃに接続される第三番目のビツト31C、
デコーダ３２の第四の入力端３２Ｄに接続される
第四番目のビツト31D並びにデコーダ３２のスト
ローブ入力端Ｇに接続される最高位ビツト31Eを
有している。３３はカウンター３１の各ビツト
31A、31B、31C、31Dがローレベル（以下“Ｏ”
と略称する）の時、そのレベルが“Ｏ”となるデ
コーダ３２の出力端に接続されたインバータ、
３４はノア回路で、前記インバータ３３の出力端
並びにカウンター３１の最高位ビツト31Eの両出
力が共にローレベルの時に出力“１”となるアン
ド動作を行う。

また、このノア回路３４の出力端は前記FET
１８のゲート電極、フリツプフロツプ回路４２の
クロツク入力端４２ａ並びにアンド回路４３の入
力端に接続される。４１は温度補償回路を形成す
るオペアンプ７の出力端並びに基準電圧源４０の
出力端に接続された入力端を有する比較器、４２
は前記したＤ型フリツプフロツプ回路で、その出
力端はアンド回路４２の入力端に接続される。
４４はアンド回路４３の出力端に接続された入力
端並びに抵抗４５を介して電源Vccに接続された
入力端を有するオア回路で、その出力端は前記の
デコーダ３２と同一構成の４―１６線デコーダ５
２のストローブ入力端Ｇに接続される。５０は
夫々が電源Vccに接続された四入力端５０Ａ，５
０Ｂ，５０Ｃ，５０Ｄ並びにデコーダ３２の出力
端１５に接続されたプリセツト信号入力端LOAD
を有するプリセツト可能なカウンターで、このカ
ウンター５０の最低位ビツトQAはレジスター５
１の最低位ビツト51Aに、第二番目のビツトQB
はレジスター５１の第二番目のビツト51Bに、第
三番目のビツトQCはレジスター５１の第三番目
のビツト51Cに、また最高位ビツトQDはレジス
ター５１の最高位ビツト51Dに夫々接続される。
５１は前記の入力端５１Ａ，５１Ｂ，５１Ｃ，５
１Ｄの他に、アンド回路２３ｂの出力端に接続さ
れたクロツク入力端５１ａ並びに出力端AO，
BO，CO，DOを有するパラレルイン―パラレル
アウトのシフトレジスター、５２はレジスター５
１の最低位ビツトAOに接続された入力端５２
Ａ、レジスター５１の第二番目のビツトBOに接
続された入力端５２Ｂ、レジスター５１の第三番
目のビツトCOに接続された入力端５２Ｃ並びに
レジスター５１の最高位のビツトDOに接続され
た入力端５２Ｄを有すると共に、その入力状態に
応じて順次“Ｏ”となる出力端（但し出力端、
２，３，４，５，６，７，８，９，１０，１１，
１２，１３，１４、は図面を簡単とするために省
いてある。）を有する４―１６線デコーダ、５３
はフアインダー（不図示）を通して視認可能な位
置に設けられた表示装置で、デコーダ５２の対応
する出力端１〜１５に接続された15個の発光ダイ
オード５３ａ，５３ｂ（なお残りの13個の発光ダ
イオードは図面を簡単化するために省かれてい
る。）並びに夫々の発光ダイオードによつて照射
されるように配置されたシヤツタスピード目盛
（不図示を）有している。

つぎに上記構成に係る装置の動作について説明
するが、その前に第２図について説明すると第２
図においてCLOCKとして示された波形はパルス
発生器３０の出力波形、Ｓ１として示された波形
はインバータ３３の出力波形、Ｓ２として示され
た波形はノア回路３４の出力波形、２と
して示された波形はカウンター３１の第五番目の
ビツト31Eの出力波形、TVOUTとして示された
波形は積分器を形成するオペアンプ１５の出力波
形、COMPHとして示された波形は比較器２３の
出力波形、LAHとして示された波形はアンド回
路２３ｂの出力波形、更にBRIGHTとして示され
た波形は比較器４１の出力波形を夫々示してい
る。

ついで動作を説明するが、まず被写体の輝度が
所定レベル以下の時について説明する。

電源スイツチ（不図示）が投入されると、各素
子が動作状態となると共に、カウンター３１、レ
ジスター５１並びにフリツプフロツプ回路２３
ａ，４２の内容はリセツトされる。このリセツト
によつてカウンター３１の出力が全て“Ｏ”とな
ると、デコーダ３２の出力端のみが“Ｏ”とな
るので、インバータ３３の出力端は第２図のＳ１
に示すように“１”となつて、まずFET２２が
導通する。このためコンデサ１６に充電されてい
た電荷はインバータ３３の出力端が“１”となつ
ている間放電し、積分器の出力は第２図の、
TVOUTに示すように“Ｏ”となる。一方被写体
が暗いために、温度補償回路によつて温度補償さ
れた測光回路からの出力電圧が基準電圧源４０の
出力電位VTHより高い場合は比較器４１の出力
電位は“Ｏ”となる。ついでパルス発生器３０が
最初のパルスを発生すると、このパルスがクロツ
クパルスとしてカウンター３１並びにカウンター
５０のクロツク入力端に印加される。この結果、
カウンター３１の最低位ビツト（以下LSBと称
す）３１Ａは“１”となるので、デコーダ３２の
出力端は“１”となり、インバータ３３の出力
は“Ｏ”となり、ノア回路３４の出力は、“１”
となる。そこで演算回路を形成するオペアンプ１
０の出力はアナログゲート１８を介してミラー積
分器を形成するオペアンプ１５の反転入力端に供
給される。この時FET２２のゲート電極には
“Ｏ”が供給されているので、コンデンサ１６の
短縮は解除されている。従つてオペアンプ１５の
反転入力端に加えられた、演算結果である適正シ
ヤツタスピードに相応した電流はコンデンサ１６
によつて積分され、その出力電位は第２図の
TVOUTの点線で示すように徐々に上昇する。一
方Ｄ型フリツプフロツプ回路４２のクロツク入力
端４２ａに、前述のアンド回路の出力信号である
“１”が加えられるとその入力端に加えられてい
た“Ｏ”の信号のために、その出力端は“１”
となるから、アンド回路４３の出力端はノア回路
３４の出力に同期して“１”となり、デコーダ５
２のストローブ入力端Ｇは“１”となる。従つて
デコーダ５２の全ての出力端はその入力端５２Ａ
〜５２Ｄの内容に拘らず“１”となるので、測光
開始の時点では、全ての発光ダイオード５３ａ〜
５３ｂには電流が流れず、全ての発光ダイオード
は発光しない。このためシヤツタスピードはフア
インダーを通して視認されず撮影すべきシーンだ
けがフアインダーを通して視認される。その後、
積分コンデンサ１６の充電電圧は第２図の
TVOUTの点線に示すように上昇すると共、パル
ス発生器３０は第２図のCLOCKに示すように順
次パルスを発生する。そしてパルス発生器３０が
15パルス目のパルスを発生するとカウンター３１
の出力端のうち出力端３１Ａ，３１Ｂ，３１Ｃ，
３１Ｄが“１”となるためデコーダ３２の出力端
１５は第２図の２に示すように“Ｏ”と
なる。この２信号はダウンカウンター５
０のLOAD入力端に印加されているので、カウン
ター５０には、各入力端にセツトされていた
“１”がプリセツトされ、その出力端QA，QB，
QC，QDは全て“１”となる。ついでパルス発生
器３０が16番目のパルスを発生すると、カウンタ
ー３１の最高位ビツト（以下MSBと称す）は第
２図のＳ３に示すように“１”となり、またノア
回路３４の出力端は第２図のＳ２に示すように
“Ｏ”に夫々反転するので、FET１８は非導通状
態となり、FET２０は導通状態となり、更にア
ンド回路４３の出力端は“Ｏ”となる。従つてコ
ンデンサ１６は演算回路からの出力信号によつて
充電されずその代りに抵抗１７並びにFET２０
を介して放電を開始する。コンデンサ１６の放電
によつて積分器の出力電圧は第２図のTVOUTの
点線で示すように徐々に減少するが、比較器２３
の出力電位はこの放電の初期においては“１”に
反転しないので、前述のアンド回路４３の出力が
“Ｏ”に反転することによつてデコーダ５２が動
作可能状態となつても、表示装置５３はレジスタ
ー５１が既にラツチしていた撮影情報を表示す
る。従つてこの電源投入時ではレジスター５１に
よつてラツチされた撮影情報は存在せず、デコー
ダ５２の各入力端には“１”が印加されているの
で、デコーダ５２の各出力端は“１”となり、表
示装置５３の各ダイオードは消灯状態を保持し、
フアインダーには撮影情報が表示されない。上述
のように積分コンデンサー１６の放電が開始され
ると、一方ではダウンカウンターとして形成され
た、カウンター５０がクロツク入力端５０ａにク
ロツクパルスが印加されることによつてダウンカ
ウントを開始するので、このカウンター５０の内
容は（１、１、１、１、）から、クロツクパルス
に同期して徐々に減少する。そして積分器の出力
電位が零電位以下となると、第２図のCOMPHの
点線で示すように比較器２３の出力は“１”とな
るので、アンド回路２３ｂの出力端は“１”とな
り、レジスター５１はその時点のダウンカウンタ
ー５０の内容をラツチする。

この時点のダウンカウンター５０の内容がたと
えば、10進数の３であるときには、デコーダ５２
の出力端３が“０”となり、他の出力端は“１”
となるので、出力端３に接続された発光ダイオー
ドが点灯し、たとえばシヤツタスピード1/500
（秒）がフアインダー内に表示される。なお、パ
ルス発生器３０が更にパルスを発生すると、カウ
ンター５０の内容はそのパルスに同期して減少す
るが、レジスター５１のクロツク入力端に印加さ
れるラツチ信号はフリツプフロツプ回路２３ｂの
出力状態が反転することによつて、カウンター５
０の内容をラツチした後第２図のLAHの点線で
示すように直ちに次のクロツクパルスで立下がる
ので、表示装置５３の表示内容は変化することは
ない。ついで、パルス発生器３０より第32番目の
パルスが発生すると、カウンター３１の全ての出
力端が“Ｏ”となり、インバータ３３の出力端が
再度“１”となるのでFET２２は再度積分用コ
ンデンサ１６を短絡する。従つて積分器の出力は
零電位となり、更に前記32番目のパルスによつて
FET２０が非導通状態となるため、次の測光並
びに表示の為の準備動作が完了する。パルス発生
器３０から第33番目のパルスが発生するとインバ
ータ３３の出力が“Ｏ”となることによつてノア
回路３４の出力は再度“１”となる。そのためま
ず測光回路からの出力信号、電圧源１３，１４か
らのフイルムスピード並びに紋り値信号との演算
結果に応じた電気信号の積分器によつて開始され
ると共に、アンド回路４３の出力が“１”とな
り、デコーダ５２が不作動状態となるために撮影
情報の表示はこの積分の再開と同時に消える。そ
してデコーダ３２の出力端１５が再度“Ｏ”とな
ることによつてカウンター５０が再度（１、１、
１、１）にプリセツトされた後に、再度積分コン
デンサー１６の放電が開始されると共に表示装置
５３の発光ダイオードが点灯してレジスター５１
の内容、すなわち前回の測光によつてラツチされ
た前述と同時のシヤツタスピード1/500（秒）の
表示が開始される。そして積分コンデンサ１６の
放電が進み、積分器の出力が零電位以下となる
と、アンド回路２３ｂの出力が再度“１”となる
ので、その時点におけるダウンカウンター５０の
新たな内容がレジスター５０にラツチされ、デコ
ーダ５２を介して表示装置５３によつて表示され
る。勿論ラツチ動作が行なわれた時点のカウンタ
ー５０の内容が前回測光時における内容と異なる
時、換言すれば、積分コンデンサー１６によつて
積分された演算結果が前回の値と異なる時には異
つた発光ダイオードが点灯し、異つた撮影情報が
フアインダー内に表示されることになる。被写体
が暗いときには以上のサイクルすなわち、測光動
作である積分動作の後に表示動作が行なわれると
いうサイクルが繰返して行なわれるが、被写体輝
度が所定レベルより高い場合、すなわち被写体が
明るい時には次の様に動作する。

すなわち、前述のように電源が投入されると、
各カウンター、各フリツプフロツプ回路並びにレ
ジスターが前述同様リセツトされる。この時被写
体が明るく、温度補償回路のオペアンプ７の出力
電位が基準電圧源４０の出力電圧よりも低いとす
ると、比較器４１の出力電位は第２図のBRIGHT
に示すように“１”となるので、パルス発生器３
０から第１番目のパルスが発生しノア回路３４の
出力が“Ｏ”から“１”に反転し、アンド回路４
３の出力が“Ｏ”となると、デコーダ５２は直ち
に動作状態となつて、レジスター５１の内容をデ
コードする。しかしこの電源投入時にあつては、
レジスター５１の内容は（０、０、０、０）であ
るので、表示装置５３の発光ダイオードはいずれ
も発光せず、フアインダーにはいずれのシヤツタ
スピードも表示されない。

一方積分コンデンサ１６では被写体が暗い場合
の時の動作説明で説明したように、ノア回路３４
の出力が“１”の間積分コンデンサー１６への充
電が行なわれ、その後カウンター３１のMSB３
１Ｅからのハイレベルの信号に同期して、その放
電が第２図のTVOUTの実線で示すように行なわ
れる。そして積分器の出力が零電位以下となる
と、比較器２３の出力が第２図の実線で示すよう
に“Ｏ”から“１”となるので、アンド回路２３
ｂの出力も第２図のLAHの実線で示すように
“Ｏ”から“１”となり、レジスター５１はクロ
ツク入力端５１ａにラツチ信号が印加された時点
におけるカウンター５０の内容をラツチする。レ
ジスター５１にデジタル量に変換された表示すべ
きシヤツタスピード信号がラツチされると、デコ
ーダ５２はレジスター５１の内容をデコードする
ので、たとえばシヤツタスピード1/2000（秒）を
表わす目盛（不図示）の後方に設けられた発光ダ
イオード５３ａが点灯して、フアインダーにシヤ
ツタスピード1/2000（秒）が表示される。その後
パルス発生器３０から発生したパルスによつて、
前述したようにインバータ３３の出力が“１”と
なると、積分コンデンサー１６の電荷は放電され
て、次の測光並びに表示のための準備が完了す
る。そして積分コンデンサー１６の放電が完了す
ると、直ちにノア回路３４の出力が再度“１”と
なることによつて、アナログゲートであるFET
１８が導通するので、積分コンデンサー１６は再
度FET１８並びに抵抗１７を介して充電され
る。この時、ノア回路３４の出力信号Ｓ２はフリ
ツプフロツプ回路４２のクロツク入力端に印加さ
れるが、その入力端Ｄに比較器４１の出力“１”
が印加されているので、デコーダ５２のストロー
ブ入力端Ｇには“Ｏ”が印加され、デコーダ５２
は動作状態を保持する。このため積分コンデンサ
ー１６が積分中、換言すれば測光中でも表示装置
５３は前回の測光時にラツチされたシヤツタスピ
ード情報である1/2000（秒）を表示する。その後
積分コンデンサー１６の放電によつてアンド回路
２３ｂから再度ラツチ信号LAHが出力される
と、レジスター５１はカウンター５０の内容をラ
ツチし、レジスター５１の内容を更新する。今こ
の更新されたレジスターの内容が前回の内容と同
一であると、デコーダ５２の出力端Ｔが“Ｏ”を
保持し、発光ダイオード５３ａの発光が持続さ
れ、フアインダーにおいて1/2000（秒）の表示が
保持される。すなわち被写体が明るい場合には、
フアインダー内の表示は消灯することなく、常時
点灯され続ける。従つて撮影情報用の発光ダイオ
ードは充分高い輝度を保持するので、フアインダ
ー内のシーンの輝度が高い場合でもシヤツタスピ
ードは容易に視認し得る状態となる。なお上述の
実施例では電源投入から最初のラツチ信号LAH
が発生するまでの間は、いずれの発光ダイオード
も点灯しないが、このいずれの発光ダイオードも
点灯しないという状態は第１回の測光サイクルに
要する、たかだか10（ms）程度の時間であるの
で、これによつて撮影情報が見にくくなるという
ことは実際上では全く生じることはない。また該
実施例では被写体が明るい場合には、測光中で
も、表示装置５３の発光ダイオードが点灯してい
るが、被写体が明るい場合にはこの発光ダイオー
ドから受光素子に入射する光量は被写体からの光
量に比して充分小さいので、ほとんど測光精度に
悪影響を及ぼさない。

更に、上述の実施例において、カメラのレリー
ズボタンが押下されると、このレリーズボタン
（不図示）に連動した常閉型スイツチ４６が開成
し、デコーダ５２のストローブ入力端Ｇには
“１”が供給されるので、デコーダの全ての出力
端は“１”となる。従つて露光制御中は撮影情報
の表示は行なわれない。以上のように、本発明に
よれば、誤測光の生じる被写体が暗い時には表示
用発光ダイオードは測光中点灯しないので測光誤
差も生ぜず、かつまた被写体が明るいときにはデ
コーダが測光中でも動作状態を保持し、発光ダイ
オードが点灯し続けるのでフアインダー内の撮影
情報は極めて見易いというカメラにとつて極めて
有益な効果が生じる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路接続図、第２
図は第１図示実施例の各部の波形図を示すもので
ある。 図において １…受光素子、１６…積分用コン
デンサ、４１…比較器、５２…デコーダ、５３…
表示装置である。

Claims (1)

【特許請求の範囲】
1. １ 被写体の輝度を測光する測光手段と、該測光
   手段の出力信号に相応した撮影情報を発光するこ
   とにより表示する表示回路とを有するカメラのフ
   アインダー内撮影情報表示装置において、前記測
   光手段の出力信号に相応する信号を積分した後逆
   積分し、前記信号をＡ―Ｄ変換する二重積分型Ａ
   ―Ｄ変換器と、該Ａ―Ｄ変換動作を繰り返し動作
   させる制御回路と、前記輝度が所定レベル以上か
   否かを判別する判別回路と、該判別回路が所定レ
   ベル以下と判別した時、前記二重積分型Ａ―Ｄ変
   換器の前記積分の動作時間中にはＡ―Ｄ変換され
   た撮影情報値の前記表示回路による表示を禁止
   し、前記逆積分の動作時間中には前記撮影情報値
   を発光にて表示させる第１の表示制御回路と前記
   輝度が所定レベル以上と判別した時、前記撮影情
   報値を前記Ａ―Ｄ変換器の積分の動作時間中およ
   び逆積分の動作時間中にも発光にて表示させる第
   ２の表示制御回路を具備したことを特徴とする
   TTL測光方式のカメラのフアインダー内撮影情
   報表示装置。