JPS6238367Y2 - - Google Patents

Info

Publication number
JPS6238367Y2
JPS6238367Y2 JP7160882U JP7160882U JPS6238367Y2 JP S6238367 Y2 JPS6238367 Y2 JP S6238367Y2 JP 7160882 U JP7160882 U JP 7160882U JP 7160882 U JP7160882 U JP 7160882U JP S6238367 Y2 JPS6238367 Y2 JP S6238367Y2
Authority
JP
Japan
Prior art keywords
circuit
output
pilot
signal
cancel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7160882U
Other languages
Japanese (ja)
Other versions
JPS58173946U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP7160882U priority Critical patent/JPS58173946U/en
Publication of JPS58173946U publication Critical patent/JPS58173946U/en
Application granted granted Critical
Publication of JPS6238367Y2 publication Critical patent/JPS6238367Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は、FM受信機のイグニツシヨンノイ
ズおよびパルス性ノイズを除去するパルス性ノイ
ズ抑圧装置に関する。
[Detailed Description of the Invention] This invention relates to a pulse noise suppression device that removes ignition noise and pulse noise of an FM receiver.

FM受信機はインパルス性のノイズに対しては
極めて弱く、従つて、イグニツシヨンノイズはパ
ルス性ノイズとして受信されてしまう問題を有し
ている。このために、従来一般に用いられている
FM受信機においては、パルス性ノイズ抑圧装置
が設けられておりパルス性ノイズの除去を行なつ
ている。
FM receivers are extremely susceptible to impulse noise, and therefore have the problem that ignition noise is received as pulse noise. For this purpose, conventionally commonly used
The FM receiver is provided with a pulse noise suppression device to remove pulse noise.

第1図は従来一般に用いられているパルス性ノ
イズ抑圧装置の一実施例を示す回路図であつて、
図示しないFM検波回路の出力側にはローパスフ
イルタ1とハイパスフイルタ2が並列に接続さ
れ、ローパスフイルタ1の出力側にはパイロツト
キヤンセル回路3が接続されており、ステレオ復
調に必要なパイロツト信号はローパスフイルタ1
の出力側よりバイパスしている。またパイロツト
キヤンセル用の信号は、図示しないステレオ復調
器に設けられている電圧制御発振器によつて、一
般に周知の方法により作られてパイロツトキヤン
セル回路3に供給されている。また、このパイロ
ツトキヤンセル回路3の出力側にはゲート回路4
が設けられてパイロツトキヤンセル回路3の出力
をゲートしており、そのゲート出力はレベルホー
ルド回路5を介して図示しない復調回路に供給さ
れている。一方、ハイパスフイルタ2の出力側に
はノイズ自動利得制御回路6が設けられており、
その出力によつて単安定マルチ回路7がトリガさ
れるように構成されている。そして、この単安定
マルチ回路7の出力信号はゲート回路4に供給さ
れてゲートの開閉制御を行なつている。
FIG. 1 is a circuit diagram showing an embodiment of a pulse noise suppression device commonly used in the past.
A low-pass filter 1 and a high-pass filter 2 are connected in parallel to the output side of an FM detection circuit (not shown), and a pilot cancel circuit 3 is connected to the output side of the low-pass filter 1, so that the pilot signal necessary for stereo demodulation is transmitted through the low-pass filter. Filter 1
It is bypassed from the output side. A pilot cancel signal is generated by a voltage controlled oscillator provided in a stereo demodulator (not shown) in a generally known manner and is supplied to the pilot cancel circuit 3. Further, a gate circuit 4 is connected to the output side of this pilot cancel circuit 3.
is provided to gate the output of the pilot cancel circuit 3, and the gate output is supplied to a demodulation circuit (not shown) via a level hold circuit 5. On the other hand, an automatic noise gain control circuit 6 is provided on the output side of the high-pass filter 2.
The monostable multi-circuit 7 is configured to be triggered by the output thereof. The output signal of the monostable multi-circuit 7 is supplied to the gate circuit 4 to control opening and closing of the gate.

このように構成された回路においては、ローパ
スフイルタ1を通る系路が信号系路となつてお
り、またハイパスフイルタ2を通る系路がノイズ
系となつている。そして、ローパスフイルタ1は
遅延用として設けられているものであつて、パル
ス性ノイズとゲート回路4の動作タイミングを合
せている。パイロツトキヤンセル回路3は、パイ
ロツト信号をゲート回路4の直前で取除くことに
より、パイロツト信号がゲート回路4において切
られる時に発生されるノイズを防止するものであ
り、図示しないステレオ復調器の電圧制御発振器
から供給されるパイロツトキヤンセル信号Cを用
いてキヤンセル処理が行なわれる。そしてステレ
オ復調に必要なパイロツト信号は、パイロツトキ
ヤンセル回路の前側から図示しないステレオ復調
回路にバイパスされている。一方、ハイパスフイ
ルタ2は100KHz程度の遮断周波数に設定されて
いるために、図示しない検波回路から出力される
信号にノイズ成分が含まれていると、このノイズ
成分のみが取出されるようになつている。そし
て、このハイパスフイルタ2によつて取出された
ノイズ成分は、ノイズ自動利得制御回路6におい
て増幅され、その出力によつて単安定マルチバイ
ブレータ7がトリガされるように構成されてい
る。この場合、単安定マルチ回路7は、ノイズに
よつてゲート回路4が頻繁に動作するのを防止す
るために設けられたものである。従つて、このよ
うな構成においては、予め定められたレベル以上
のノイズが到来すると、単安定マルチ回路7が作
動してゲート回路4を閉制御することにより、パ
ルス性のノイズが信号系に進入するのを防止する
ことによりパルス性ノイズの抑圧を行なつてい
る。
In the circuit configured in this manner, the path passing through the low-pass filter 1 is a signal path, and the path passing through the high-pass filter 2 is a noise path. The low-pass filter 1 is provided for delay, and synchronizes the pulse noise with the operation timing of the gate circuit 4. The pilot cancel circuit 3 prevents noise generated when the pilot signal is cut off in the gate circuit 4 by removing the pilot signal immediately before the gate circuit 4, and also removes the pilot signal just before the gate circuit 4. Cancellation processing is performed using the pilot cancel signal C supplied from the. A pilot signal necessary for stereo demodulation is bypassed from the front side of the pilot cancel circuit to a stereo demodulation circuit (not shown). On the other hand, since the high-pass filter 2 is set to a cutoff frequency of about 100 KHz, if a noise component is included in the signal output from the detection circuit (not shown), only this noise component is extracted. There is. The noise component extracted by the high-pass filter 2 is amplified in an automatic noise gain control circuit 6, and a monostable multivibrator 7 is triggered by the output thereof. In this case, the monostable multicircuit 7 is provided to prevent the gate circuit 4 from operating frequently due to noise. Therefore, in such a configuration, when noise of a predetermined level or higher arrives, the monostable multicircuit 7 is activated to close the gate circuit 4, thereby preventing pulsed noise from entering the signal system. Pulse noise is suppressed by preventing it from occurring.

しかしながら、上記構成による回路において
は、ステレオ復調回路との間に通常の信号ライ
ン,パイロツト信号バイパスラインおよびパイロ
ツトキヤンセル用の信号ラインからなる3本の信
号ラインが必要になると共に、それぞれの信号ラ
インにはカツプリング用のコンデンサもそれぞれ
必要になる。更に、これらの回路は集積回路化さ
れているために信号ライン数の増加に伴つて入出
力のピン数も多く必要になる等の問題を有してい
る。
However, in the circuit with the above configuration, three signal lines consisting of a normal signal line, a pilot signal bypass line, and a pilot cancel signal line are required between the stereo demodulation circuit and each signal line. A coupling capacitor is also required for each. Furthermore, since these circuits are integrated circuits, they have problems such as an increase in the number of input/output pins as the number of signal lines increases.

この考案の目的は、信号ライン数を少なくした
パルス性ノイズ抑圧回路を提供することである。
The purpose of this invention is to provide a pulse noise suppression circuit with a reduced number of signal lines.

このような目的を達成するためにこの考案は、
レベルホールド回路の出力側にパイロツト加算回
路を付加することにより、ステレオ復調回路との
間におけるパイロツト信号バイパスラインを省略
するものである。
In order to achieve this purpose, this idea
By adding a pilot adder circuit to the output side of the level hold circuit, a pilot signal bypass line between the level hold circuit and the stereo demodulator circuit is omitted.

以下、図面を用いてこの考案のよるパルス性ノ
イズ抑圧装置を詳細に説明する。
Hereinafter, the pulse noise suppressing device according to this invention will be explained in detail with reference to the drawings.

第2図はこの考案によるパルス性ノイズ抑圧回
路の一実施例を示す回路図であつて、第1図と同
一部分は同一符号を用いて示してある。同図にお
いて8はレベルホールド回路5の出力側に設けら
れたパイロツト加算回路であつて、レベルホール
ド回路5の出力に復調回路から供給されるパイロ
ツトキヤンセル信号を加算して出力するものであ
り、第1図との相違点はこのパイロツト加算回路
8の付加とパイロツト信号バイパスラインの除去
にある。
FIG. 2 is a circuit diagram showing an embodiment of the pulse noise suppression circuit according to this invention, and the same parts as in FIG. 1 are indicated using the same symbols. In the figure, 8 is a pilot adder circuit provided on the output side of the level hold circuit 5, which adds the pilot cancel signal supplied from the demodulation circuit to the output of the level hold circuit 5 and outputs the result. The difference from FIG. 1 lies in the addition of the pilot adder circuit 8 and the removal of the pilot signal bypass line.

このように構成された回路において、ステレオ
復調に必要なパイロツト信号は、パイロツト加算
回路8においてパイロツトキヤンセル回路3にお
いてキヤンセルした分だけ加算されるために、パ
イロツトキヤンセルが行なわれる前の波形と同じ
になる。つまり、第3図aに示す信号が検波回路
から信号Aとして供給されると、この信号Aはロ
ーパスフイルタ1において所定時間遅延された後
にパイロツトキヤンセル回路3に供給される。パ
イロツトキヤンセル回路3においては、復調回路
から供給される三角波状のパイロツトキヤンセル
信号Cが供給されて減算処理が行なわれることに
より、第3図bに示すパイロツトキヤンセル出力
となり、その出力信号はレベルホールド回路5を
介して第3図cに示す波形となつてパイロツト加
算回路8に供給される。そして、パイロツト加算
回路8においては、レベルホールド回路5の出力
にパイロツトキヤンセルを行なつた場合における
信号と同一のパイロツトキヤンセル用信号が加算
されて第3図dに示す波形に復調される。この場
合、第3図aに示すように、入力信号AにPで示
すパルス性のノイズが含まれていると、このノイ
ズによつてゲート回路4が閉じられる第3図dの
時間tの間においては、パイロツトキヤンセル用
の信号に入れ変つた信号となる。
In a circuit configured in this way, the pilot signal necessary for stereo demodulation is added in the pilot adder circuit 8 by the amount canceled in the pilot cancel circuit 3, so that the waveform becomes the same as the waveform before pilot canceling. . That is, when the signal shown in FIG. 3a is supplied as signal A from the detection circuit, this signal A is delayed by a predetermined time in the low-pass filter 1 and then supplied to the pilot cancel circuit 3. In the pilot cancel circuit 3, the triangular wave pilot cancel signal C supplied from the demodulation circuit is supplied and subtraction processing is performed, resulting in the pilot cancel signal output shown in FIG. 3b, and the output signal is sent to the level hold circuit. 5, the signal is supplied to the pilot adder circuit 8 in the form of a waveform shown in FIG. 3c. Then, in the pilot adder circuit 8, a pilot cancel signal, which is the same as the signal when pilot cancel is performed, is added to the output of the level hold circuit 5, and the signal is demodulated into the waveform shown in FIG. 3d. In this case, as shown in FIG. 3a, if the input signal A contains pulse noise shown as P, then during the time t in FIG. 3d when the gate circuit 4 is closed by this noise, In this case, the signal is replaced with the pilot cancel signal.

以上説明したように、この考案よるパルス性ノ
イズ抑圧装置によれば、レベルホールド回路の出
力側にパイロツト加算回路を設けたものであるた
めに、パルス性ノイズ抑圧装置とステレオ復調回
路との信号ライン数が従来の3本から2本にな
り、これに伴つて集積化した場合におけるピン数
もそれぞれ減らすことができ、よつてスペース上
のメリツトを生ずる等、種々の優れた効果を有す
る。
As explained above, according to the pulse noise suppression device of this invention, since the pilot addition circuit is provided on the output side of the level hold circuit, the signal line between the pulse noise suppression device and the stereo demodulation circuit is The number of pins has been reduced from the conventional three to two, and accordingly the number of pins in the case of integration can be reduced, resulting in various excellent effects such as space advantages.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のパルス性ノイズ抑圧装置の一例
を示す回路図、第2図はこの考案によるパルス性
ノイズ抑圧装置の一実施例を示す回路図、第3図
a〜dは第2図に示す回路の各部動作波形図であ
る。 1……ローパスフイルタ、2……ハイパイフイ
ルタ、3……パイロツトキヤンセル回路、4……
ゲート回路、5……レベルホールド回路、6……
ノイズ自動利得増幅回路、7……単安定マルチ回
路、8……パイロツト加算回路。
Fig. 1 is a circuit diagram showing an example of a conventional pulse noise suppressing device, Fig. 2 is a circuit diagram showing an example of a pulse noise suppressing device according to this invention, and Fig. 3 a to d are as shown in Fig. 2. FIG. 3 is a waveform chart showing the operation of each part of the circuit shown in FIG. 1...Low pass filter, 2...High pie filter, 3...Pilot cancel circuit, 4...
Gate circuit, 5...Level hold circuit, 6...
Noise automatic gain amplification circuit, 7... monostable multi circuit, 8... pilot addition circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 検波回路の出力信号を所定時間遅らせて時間合
せを行なうローパスフイルタと、このローパスフ
イルタの出力にステレオ復調回路から供給される
パイロツト信号キヤンセル信号を供給して減算処
理することによりパイロツト信号をキヤンセル処
理するパイロツトキヤンセル回路と、前記検波回
路の出力に含まれるノイズを検出するハイパスフ
イルタと、このハイパスフイルタの出力を増幅す
ると共に所定レベル以上に上昇した時に自動利得
制御が加わるノイズ自動利得制御アンプと、この
アンプの出力によつてトリガされる単安定マルチ
回路と、この単安定マルチ回路の出力時において
のみパイロツトキヤンセル回路の出力通過を阻止
するゲート回路と、このゲート回路の閉時に直流
レベルを保持するレベルホールド回路と、このレ
ベルホールド回路の出力に前記ステレオ復調回路
から供給されるパイロツトキヤンセル信号を加算
してステレオ復調用のパイロツト信号を再生する
パイロツト加算回路とを備えたパルス性ノイズ抑
圧装置。
A low-pass filter delays the output signal of the detection circuit for a predetermined period of time to perform time alignment, and a pilot signal cancel signal supplied from a stereo demodulation circuit is supplied to the output of this low-pass filter to perform subtraction processing to cancel the pilot signal. a pilot cancel circuit, a high-pass filter that detects noise contained in the output of the detection circuit, a noise automatic gain control amplifier that amplifies the output of the high-pass filter and applies automatic gain control when the output rises above a predetermined level; A monostable multi-circuit that is triggered by the output of the amplifier, a gate circuit that blocks the output of the pilot cancel circuit only when the monostable multi-circuit is output, and a level that maintains the DC level when the gate circuit is closed. A pulse noise suppression device comprising: a hold circuit; and a pilot addition circuit that adds a pilot cancel signal supplied from the stereo demodulation circuit to the output of the level hold circuit to reproduce a pilot signal for stereo demodulation.
JP7160882U 1982-05-17 1982-05-17 Pulse noise suppression circuit Granted JPS58173946U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7160882U JPS58173946U (en) 1982-05-17 1982-05-17 Pulse noise suppression circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7160882U JPS58173946U (en) 1982-05-17 1982-05-17 Pulse noise suppression circuit

Publications (2)

Publication Number Publication Date
JPS58173946U JPS58173946U (en) 1983-11-21
JPS6238367Y2 true JPS6238367Y2 (en) 1987-09-30

Family

ID=30081215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7160882U Granted JPS58173946U (en) 1982-05-17 1982-05-17 Pulse noise suppression circuit

Country Status (1)

Country Link
JP (1) JPS58173946U (en)

Also Published As

Publication number Publication date
JPS58173946U (en) 1983-11-21

Similar Documents

Publication Publication Date Title
JPS6221461B2 (en)
JPS6238367Y2 (en)
JP2615551B2 (en) Adaptive noise canceller
JPS5894250A (en) Suppressing device of impulsive noise
JPS6318188Y2 (en)
JPH0212757Y2 (en)
JPS6312409B2 (en)
JPH0646467A (en) Signal detector for intra-band signal transmitter
JPH04129338A (en) Noise caneceller
JPS5894249A (en) Suppressing device of impulsive noise
JPH03270418A (en) Fm receiver
JP3213493B2 (en) Noise removal circuit
JPS5840674Y2 (en) FM receiving circuit
KR930012163B1 (en) Linear phase noise removing circuit of vcr
JPH0413857Y2 (en)
JPS5899943U (en) FM receiver pulse noise suppression circuit
JPS597793Y2 (en) FM receiver
JPS6314515Y2 (en)
JPH06303328A (en) Voice switch device
JPS6221079Y2 (en)
JPS588247U (en) vehicle radio receiver
JP2602342B2 (en) Switching noise eliminator
JPH0391312A (en) Noise cancel circuit
JPS6320058B2 (en)
JPS5833732B2 (en) Interference pulse suppression device for FM stereo receiver