JPS6318188Y2 - - Google Patents

Info

Publication number
JPS6318188Y2
JPS6318188Y2 JP17802082U JP17802082U JPS6318188Y2 JP S6318188 Y2 JPS6318188 Y2 JP S6318188Y2 JP 17802082 U JP17802082 U JP 17802082U JP 17802082 U JP17802082 U JP 17802082U JP S6318188 Y2 JPS6318188 Y2 JP S6318188Y2
Authority
JP
Japan
Prior art keywords
circuit
output
pulse noise
level
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17802082U
Other languages
Japanese (ja)
Other versions
JPS5981137U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17802082U priority Critical patent/JPS5981137U/en
Publication of JPS5981137U publication Critical patent/JPS5981137U/en
Application granted granted Critical
Publication of JPS6318188Y2 publication Critical patent/JPS6318188Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)

Description

【考案の詳細な説明】 この考案はパルス性ノイズを抑圧する回路に関
し、特に集積化に適したパルス性ノイズ抑圧回路
に関するものである。
[Detailed Description of the Invention] This invention relates to a circuit for suppressing pulse noise, and particularly to a pulse noise suppression circuit suitable for integration.

FM受信機においては、イグニツシヨンノイズ
等のパルス性ノイズに弱いために、このパルス性
ノイズを抑圧する回路がFM検波出力とステレオ
復調回路との間に設けられている。
Since FM receivers are susceptible to pulse noise such as ignition noise, a circuit for suppressing this pulse noise is provided between the FM detection output and the stereo demodulation circuit.

第1図は従来一般に用いられているパルス性ノ
イズ抑圧回路の一例を示す回路図であつて、図示
しないFM検波回路から供給されるパルス性ノイ
ズが含まれた入力信号INは、タイミング合せ用
のローパスフイルタ1および通常時開となつてい
るゲート2を介して取り出される。そして、この
ゲート2の出力信号は、ゲート2の閉時における
出力の補間を行なうレベルホールド回路3を介し
て図示しないステレオ復調回路に供給される。
FIG. 1 is a circuit diagram showing an example of a conventionally commonly used pulse noise suppression circuit, in which an input signal IN containing pulse noise supplied from an FM detection circuit (not shown) is used for timing adjustment. It is extracted through a low-pass filter 1 and a gate 2 which is normally open. The output signal of the gate 2 is supplied to a stereo demodulation circuit (not shown) via a level hold circuit 3 that interpolates the output when the gate 2 is closed.

一方、入力信号INの一部は、カツトオフ周波
数が100KHz程度のノイズ検出用のハイパスフイ
ルタ4に供給されることにより、この入力信号
INに含まれるパルス性ノイズのみが取り出され
る。この様にして取り出されたノイズは、ノイズ
アンプ5において増幅された後に整流回路6にお
いて全波整流され、その整流出力が予め定められ
たレベルを越えると、モノマルチバイブレータ回
路7がトリガされてその出力によりゲート2が一
瞬閉じられる。ここで、ハイパスフイルタ4の時
間遅れがローパスフイルタ1によつて補償されて
いるために、モノマルチバイブレータ回路7の出
力信号は、入力信号INにパルス性ノイズが含ま
れている期間においてゲート2を閉じることにな
る。従つて、パルス性ノイズはゲート2において
取り除かれ、このゲート2が閉じられる期間に対
する補間がレベルホールド回路3において行なわ
れ、図示しないステレオ復調回路にはパルス性ノ
イズが取り除かれた検波出力信号のみが供給され
ることになる。なお、8は整流回路6の出力によ
つてノイズアンプ5のゲインをコントロールする
自動利得制御回路であつて、パルス性ノイズの発
生が多くなつた場合に、ノイズアンプ5のゲイン
を下げてゲート2が頻繁に閉じられることによる
新たなノイズの発生を防ぐためのものである。
On the other hand, a part of the input signal IN is supplied to a high-pass filter 4 for noise detection with a cut-off frequency of about 100KHz.
Only the pulse noise included in IN is extracted. The noise extracted in this way is amplified in the noise amplifier 5 and then full-wave rectified in the rectifier circuit 6. When the rectified output exceeds a predetermined level, the mono multivibrator circuit 7 is triggered to The output closes gate 2 momentarily. Here, since the time delay of the high-pass filter 4 is compensated by the low-pass filter 1, the output signal of the mono multivibrator circuit 7 is not controlled by the gate 2 during the period when the input signal IN contains pulse noise. It will be closed. Therefore, the pulse noise is removed at the gate 2, interpolation for the period during which the gate 2 is closed is performed in the level hold circuit 3, and only the detected output signal from which the pulse noise has been removed is sent to the stereo demodulation circuit (not shown). will be supplied. Note that 8 is an automatic gain control circuit that controls the gain of the noise amplifier 5 using the output of the rectifier circuit 6, and when pulse noise increases, the gain of the noise amplifier 5 is lowered and the gain of the noise amplifier 5 is reduced. This is to prevent new noise from occurring due to frequent closing of the door.

しかしながら、上記構成による回路において
は、ノイズを検出するハイパスフイルタとしてカ
ツトオフ特性がシヤープのものを用いなければな
らないが、このようなハイパスフイルタは集積化
した場合に外付部品が多くなつて集積化に適さな
いとともに、時間遅れが生ずるために時間合せ用
の遅延時間の大きなローパスフイルタが必要にな
る等の問題を有している。
However, in the circuit with the above configuration, it is necessary to use a high-pass filter with sharp cut-off characteristics to detect noise, but when such a high-pass filter is integrated, it requires many external components, making it difficult to integrate. In addition to being unsuitable, this method also has problems such as a time delay resulting in the need for a low-pass filter with a large delay time for time adjustment.

従つて、この考案による目的は、ノイズ検出用
のハイパスフイルタおよび時間合せ用の遅延時間
の大きなローパスフイルタを不用とし、集積化に
適した安価なパルス性ノイズ抑圧回路を提供する
ことである。以下、図面を用いてこの考案による
パルス性ノイズ抑圧回路を詳細に説明する。
Therefore, an object of this invention is to provide an inexpensive pulse noise suppression circuit suitable for integration, which eliminates the need for a high-pass filter for noise detection and a low-pass filter with a large delay time for time adjustment. The pulse noise suppression circuit according to this invention will be explained in detail below with reference to the drawings.

第2図はこの考案によるパルス性ノイズ抑圧回
路の一実施例を示す回路図であつて、第1図と同
一部分は同一記号を用いて示してある。同図にお
いて9はコンパレータであつて、整流回路6の出
力レベルを予め設定された基準値と比較し、整流
出力レベルが基準値を越えた時に出力を発生して
モノマルチバイブレータ回路7をトリガする。
FIG. 2 is a circuit diagram showing an embodiment of the pulse noise suppression circuit according to this invention, and the same parts as in FIG. 1 are shown using the same symbols. In the figure, 9 is a comparator that compares the output level of the rectifier circuit 6 with a preset reference value and generates an output when the rectifier output level exceeds the reference value to trigger the mono-multivibrator circuit 7. .

このように構成された回路において、第1図と
の相違点は、ハイパルスフイルタ4およびノイズ
アンプ5を除去し、整流回路6とモノマルチバイ
ブレータ回路7との間にコンパレータ9を設ける
とともに、整流回路6にその出力を一定化する自
動利得制御回路8を設けたことである。
In the circuit configured in this way, the difference from FIG. This is because the circuit 6 is provided with an automatic gain control circuit 8 for making its output constant.

このように構成された回路において、図示しな
いFM検波回路からパルス性ノイズが含まれた入
力信号INが供給されると、この入力信号INは整
流回路6において全波整流されて信号にパルス性
ノイズが含まれたものがコンパレータ9に供給さ
れる。ここで、実験によれば耳ざわりとなるパル
ス性ノイズは、そのパルス波高値が変調度100%
(75KHz)以上のレベルであることが判明した。
従つて、コンパレータ9の基準値を変調度が100
%となるレベルよりも多少高いレベルに設定する
ことにより、このレベル以上の時だけ出力が発生
されることになる。そして、このコンパレータ9
の出力は、モノマルチバイブレータ回路7をトリ
ガすることから、第1図の場合と同様にパルス性
ノイズが含まれている部分に対するゲート2の閉
制御が行なわれてパルス性ノイズの抑圧が行なわ
れる。そして、このような構成においては、ハイ
パスフイルタおよびノイズアンプが不用となるこ
とから、集積化した場合における外は部品が大幅
に少なくなる。
In a circuit configured in this way, when an input signal IN containing pulse noise is supplied from an FM detection circuit (not shown), this input signal IN is full-wave rectified in the rectifier circuit 6, and the pulse noise is added to the signal. is supplied to the comparator 9. According to experiments, the pulse height value of the pulse noise that is unpleasant to the ear has a modulation depth of 100%.
(75KHz) or higher.
Therefore, the reference value of comparator 9 is set to a modulation depth of 100.
By setting the level to be a little higher than the level that corresponds to %, the output will be generated only when the level is above this level. And this comparator 9
Since the output triggers the mono-multivibrator circuit 7, the gate 2 is controlled to close for the part containing pulse noise, as in the case of FIG. 1, and the pulse noise is suppressed. . In such a configuration, since a high-pass filter and a noise amplifier are unnecessary, the number of components other than that in the case of integration is significantly reduced.

なお、上記実施例においては、パルス性ノイズ
抑圧回路の基本型を示したが、19KHzの補正回
路、パイロツトキヤンセル回路あるいは他の付属
回路を付加した回路に適用しても良い。また、
FM検波回路の出力レベルが弱入力時に低くなる
ような検波システムに適用する場合には、自動利
得制御回路を省略することができる。更に、自動
利得制御についても、モノマルチバイブレータ回
路7の出力を用いて整流回路6の出力レベルをコ
ントロールしたり、モノマルチバイブレータ7の
出力を用いてコンパレータ9の設定レベルをコン
トロールしても良い。
In the above embodiment, a basic type of pulse noise suppression circuit is shown, but it may be applied to a circuit to which a 19 KHz correction circuit, a pilot cancel circuit, or other auxiliary circuits are added. Also,
When applied to a detection system in which the output level of the FM detection circuit becomes low at weak input, the automatic gain control circuit can be omitted. Furthermore, regarding automatic gain control, the output level of the rectifier circuit 6 may be controlled using the output of the mono multivibrator circuit 7, or the set level of the comparator 9 may be controlled using the output of the mono multivibrator 7.

以上説明したように、この考案によるパルス性
ノイズ抑圧回路によれば、ノイズ検出用のハイパ
ルスフイルタが不用となることから、集積化に適
した回路になるとともに、時間遅れが少なくなる
ことから時間合せ用のローパスフイルタを簡素化
することが出来る効果を有する。
As explained above, the pulse noise suppression circuit according to this invention eliminates the need for a high pulse filter for noise detection, making it suitable for integration. This has the effect of simplifying the matching low-pass filter.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のパルス性ノイズ抑圧回路の一例
を示す回路図、第2図はこの考案によるパルス性
ノイズ抑圧回路の一実施例を示す回路図である。 1……ローパスフイルタ、2……ゲート、3…
…レベルホールド回路、6……整流回路、7……
モノマルチバイブレータ回路、8……自動利得制
御回路、9……コンパレータ。
FIG. 1 is a circuit diagram showing an example of a conventional pulse noise suppression circuit, and FIG. 2 is a circuit diagram showing an embodiment of the pulse noise suppression circuit according to this invention. 1...Low pass filter, 2...Gate, 3...
...Level hold circuit, 6... Rectifier circuit, 7...
Mono multivibrator circuit, 8... automatic gain control circuit, 9... comparator.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] パルス性ノイズを含む入力信号を全波整流する
整流回路と、この整流回路の出力レベルが変調度
の所定レベルよりも多少高いレベルを越えた時に
出力を発生するコンパレータと、このコンパレー
タの出力によりトリガされるモノマルチバイブレ
ータ回路と、入力信号が入力されるローパスフイ
ルタと、通常時は開となつて前記ローパスフイル
タの出力を通しかつ前記モノマルチバイブレータ
回路の出力発生時に閉となつてパルス性ノイズが
含まれている部分の入力信号が通過するのを阻止
するゲートと、このゲートの出力側に接続されて
ゲートの閉時における出力を補間するレベルホー
ルド回路とを備えたパルス性ノイズ抑圧回路。
A rectifier circuit that performs full-wave rectification of an input signal containing pulse noise, a comparator that generates an output when the output level of this rectifier circuit exceeds a level slightly higher than a predetermined level of modulation depth, and a trigger that is triggered by the output of this comparator. A mono multi-vibrator circuit is connected to the input signal, and a low-pass filter to which the input signal is input, is normally open and passes through the output of the low-pass filter, and is closed when the output of the mono multi-vibrator circuit is generated to generate pulse noise. A pulse noise suppression circuit comprising a gate that prevents an input signal included in the part from passing through, and a level hold circuit that is connected to the output side of the gate and interpolates the output when the gate is closed.
JP17802082U 1982-11-25 1982-11-25 Pulse noise suppression circuit Granted JPS5981137U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17802082U JPS5981137U (en) 1982-11-25 1982-11-25 Pulse noise suppression circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17802082U JPS5981137U (en) 1982-11-25 1982-11-25 Pulse noise suppression circuit

Publications (2)

Publication Number Publication Date
JPS5981137U JPS5981137U (en) 1984-06-01
JPS6318188Y2 true JPS6318188Y2 (en) 1988-05-23

Family

ID=30386610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17802082U Granted JPS5981137U (en) 1982-11-25 1982-11-25 Pulse noise suppression circuit

Country Status (1)

Country Link
JP (1) JPS5981137U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317485Y2 (en) * 1984-10-23 1991-04-12

Also Published As

Publication number Publication date
JPS5981137U (en) 1984-06-01

Similar Documents

Publication Publication Date Title
JPS6223505B2 (en)
JPH03108818A (en) Receiver
JPS6318188Y2 (en)
JPS6012365Y2 (en) Receiver noise removal circuit
US6064870A (en) Interference detection circuit having amplitude frequency domain defined discrimination
JPH08163065A (en) Noise elimination circuit
JPH0212757Y2 (en)
JPS6314515Y2 (en)
JPS6143309Y2 (en)
JPS60226220A (en) Fm muting circuit
JPS6312409B2 (en)
JPS6238367Y2 (en)
JPH0113454Y2 (en)
JPS6246347Y2 (en)
JPS6221079Y2 (en)
JPH0744143Y2 (en) Color signal processing circuit
JPS5936043Y2 (en) receiving device
JPS5923635A (en) Receiver
JPH01231441A (en) Fm stereo receiver
JP2583757B2 (en) Sound field control circuit
JPS5924199Y2 (en) FM receiver pulse noise suppression circuit
JPH0427230Y2 (en)
JPH0648994Y2 (en) Noise blanker circuit
JPS634974B2 (en)
JPS5942743Y2 (en) audio circuit device