JPS6237791A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPS6237791A JPS6237791A JP60177854A JP17785485A JPS6237791A JP S6237791 A JPS6237791 A JP S6237791A JP 60177854 A JP60177854 A JP 60177854A JP 17785485 A JP17785485 A JP 17785485A JP S6237791 A JPS6237791 A JP S6237791A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- terminal
- terminals
- card
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はＩＣカード、より詳しくは静電気によるＬＳＩ
の破壊を防止する対策を施したＩＣカードに関する。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to an IC card, more specifically an LSI using static electricity.
This invention relates to an IC card that has measures to prevent destruction of the IC card.
〈従来の技術〉
第３図はＩＣカードの外観形状を示し、カード本体１の
表面に内部のＬＳＩ（図示せず）に接続した複数の端子
２が露出している。このＩＣカードは、第４図に示すよ
うに、リーダ／ライタ３に挿入し、端末機４がらの操作
によりＩＣカード１のデータの読み出しと書き込みが行
なわれる。<Prior Art> FIG. 3 shows the external appearance of an IC card, in which a plurality of terminals 2 connected to an internal LSI (not shown) are exposed on the surface of the card body 1. As shown in FIG. 4, this IC card is inserted into a reader/writer 3, and data on the IC card 1 is read and written by operating the terminal 4.
〈発明が解決しようとする問題点〉
上述のように、ＩＣカードは内蔵するＬＳＩと接続した
端子が表面に露出している。このため、端子に指が触れ
て静電気が印加されると、ＬＳＩが破壊されるので、こ
の静電気によるＬＳＩの破壊を防止する対策が必要にな
る。従来では、第５図に示すように、信号端子２１の周
囲に接地端子２２に接続した配線パターン２３を形成す
ることにより、信号端子２１へ静電気が印加されないよ
うにしていたが、この方法は必ずしも万全ではなかった
。<Problems to be Solved by the Invention> As described above, the terminals connected to the built-in LSI of the IC card are exposed on the surface. For this reason, if a finger touches the terminal and static electricity is applied, the LSI will be destroyed, and therefore it is necessary to take measures to prevent the destruction of the LSI due to this static electricity. Conventionally, as shown in FIG. 5, a wiring pattern 23 connected to a ground terminal 22 is formed around the signal terminal 21 to prevent static electricity from being applied to the signal terminal 21. However, this method does not always work. It wasn't perfect.
〈問題点を解決する為の手段〉
ＬＳＩを内蔵しこのＬＳＩと接続した複数の端子を表面
に形成したＩＣカードにおいて、上記複数の端子の中の
接地端子と他の端子とをツェナーダイオードを介して接
続してなる。<Means for solving the problem> In an IC card with a built-in LSI and a plurality of terminals connected to the LSI formed on the surface, the ground terminal and other terminals among the plurality of terminals are connected via a Zener diode. It is connected.
〈実施例〉 第１図はＩＣカードの内部回路の構成を示す。<Example> FIG. 1 shows the configuration of the internal circuit of the IC card.
８１固の端子８，９，１０，１１，１２，１３．１４゜
１５は１０カードの表面に露出し、ＩＣカードの内部で
端子８はＲＯＭ６へ接続され、端子９，１１３．１４．
１５はＣＰＵ５へ接続され、端子９１５はさらにＲＯＭ
６へ接続される。端子１１゜１２は、予備端子である。Terminals 8, 9, 10, 11, 12, 13.14.
15 is connected to the CPU 5, and the terminal 915 is further connected to the ROM.
Connected to 6. Terminals 11 and 12 are spare terminals.
ＣＰＵ５とＲＯＭ６はともにＬＳＩで形成され、これら
のＬＳＩはＩＣカードに内蔵される。上述の端子８．９
，１０゜１３．１４．１５は、このＩＣカードをリーダ
／ライタ（図示せず）に挿入したとき、リーダ／ライタ
の所定の端子に接触する。リーダ／ライタから端子８に
はＲＯＭ６の書き込み電圧Ｖｐｐ、 ａ＋９には電源電
圧Ｖｃｃがそれぞれ供給される。端子１０は、リーダ／
ライタとＣＰＵ５との間のデータ転送を行なうための端
子である。端子１３にはリーダ／ライタからクロック信
号が供給され、端子１４にはリセット信号が与えられる
。端子１５は、リーダ／ライタの接地端子に接触する。Both the CPU 5 and the ROM 6 are formed of LSIs, and these LSIs are built into the IC card. Terminal 8.9 mentioned above
, 10°13.14.15 come into contact with predetermined terminals of the reader/writer (not shown) when this IC card is inserted into the reader/writer (not shown). From the reader/writer, the write voltage Vpp of the ROM 6 is supplied to the terminal 8, and the power supply voltage Vcc is supplied to the terminal a+9. The terminal 10 is a reader/
This is a terminal for data transfer between the writer and the CPU 5. A clock signal is supplied to the terminal 13 from the reader/writer, and a reset signal is supplied to the terminal 14. Terminal 15 contacts the ground terminal of the reader/writer.
ＣＰＵ５は、端子１３を介して供給されるクロック信号
に同期して動作し、端子１０を介して与えられるデータ
に応じてＲＯＭ６のアドレスデータをアドレスバス及び
データバス７へ送出し、ＲＯＭＯｌ ６からこのアドレ
スに固定記憶したデータをアドレスバス及びデータバス
７を介して取り込むとともに、このデータを端子１０を
介してリーダ／う、 イタへ転送する。ＲＯＭ６へデ
ータを書き込むときには、リーダ／ライタがら端子８を
介して得き込み電圧Ｖｐｐ７５＜ＲＯＭ６へ供給され、
さらに、端子１０を介して与えられるデータがＣＰＵ５
．アドレスバス及びデータバス７を経てＲＯＭ６へ害き
込まれる。The CPU 5 operates in synchronization with the clock signal supplied via the terminal 13, and sends the address data of the ROM 6 to the address bus and data bus 7 in accordance with the data supplied via the terminal 10, and transfers the address data from the ROMOL 6 to the data bus 7. The data fixedly stored in the address is taken in via the address bus and the data bus 7, and this data is transferred to the reader/writer via the terminal 10. When writing data to the ROM6, the reader/writer supplies the acquired voltage Vpp75<ROM6 via the terminal 8,
Furthermore, the data given through the terminal 10 is sent to the CPU 5.
．． The data is written into the ROM 6 via the address bus and data bus 7.
５個ノツエナーダイオードＺｌ、Ｚ２．Ｚ、３゜Ｚ４．
Ｚ５（７）７／−ドが端子１４．１３，１０゜８．９に
それぞれ接続され、これらのツェナーダイオードＺ１〜
Ｚ５のカソードが接地端子１５に接続される。ツェナー
ダイオ−＋”ｚｌ、 ２２． Ｚ３、ｚ５は、ツェ
ナー電圧が＋５．６Ｖである。5 pieces Ener diode Zl, Z2. Z, 3°Z4.
Z5(7)7/- are connected to terminals 14.13 and 10°8.9, respectively, and these Zener diodes Z1~
The cathode of Z5 is connected to ground terminal 15. Zener diodes +"zl, 22.Z3 and z5 have a Zener voltage of +5.6V.
また、ツェナーダイオードＺ４ば、ツェナー電圧が＋２
１６Ｖである。一方、リーダ／ライタがら端子８に供給
される電圧は−０，６〜＋２１，６ｖであり、端子９，
１０．．１３．１４に供給される電圧は−０，６〜＋５
．６ｖである。したがって、リーダ／ライタから供給さ
れる電圧の範囲では、ツェナーダイオード２１〜Ｚ５の
隆Ｍ現象は生しない。Also, if the Zener diode Z4 has a Zener voltage of +2
It is 16V. On the other hand, the voltage supplied to the terminal 8 of the reader/writer is -0.6 to +21.6v, and the voltage supplied to the terminal 9,
10. ．． The voltage supplied to 13.14 is -0,6 to +5
．． It is 6v. Therefore, within the voltage range supplied from the reader/writer, the bulge M phenomenon of the Zener diodes 21 to Z5 does not occur.
いま、何らかの原因で静電気による高電圧が端子８〜１
４に印加され、例えば端子１ｏに＋５ｋＶの静電気が印
加されると、ツェナーダイオードＺ３により端子１ｏは
＋５．６ｖにクランプされる。Now, for some reason, high voltage due to static electricity is being applied to terminals 8 to 1.
For example, when +5 kV of static electricity is applied to the terminal 1o, the terminal 1o is clamped to +5.6V by the Zener diode Z3.
マタ、端子１ｏに一５ｋＶの静電気が印加されると、ツ
ェナーダイオードＺ３により端子１ｏは−０，６Ｖにク
ランプされる。他の端子８．９，１３゜１４についても
、同様にツェナーダイオ−）’Ｚ １゜Ｚ２．Ｚ４．Ｚ
５により所定の低電圧にクランプされる。この結果、Ｃ
ＰＵ５及びＲＯＭ６を形成するＬＳＩには高電圧は印加
されず、ＬＳＩは静電気による破壊から保護される。When static electricity of -5 kV is applied to the terminal 1o, the terminal 1o is clamped to -0.6V by the Zener diode Z3. Similarly, regarding the other terminals 8.9, 13°14, Zener diodes)'Z1°Z2. Z4. Z
5, it is clamped to a predetermined low voltage. As a result, C
No high voltage is applied to the LSI forming the PU 5 and the ROM 6, and the LSI is protected from destruction due to static electricity.
第２図は他の実施例を示し、ＩＣカードのメモリとして
ＲＡＭ１６を用い、このＲＡＭ１６にはバンクアンプ用
バッチ１月８と逆流防止用ダイオード１７が接続される
。ＣＰｔＪ５に接続された端子９．１０，１３．１４と
接地端子１５との間にツェナーダイオードＺ６．Ｚ７．
Ｚ８．Ｚ９がそれぞれ接続される。これらのツェナーダ
イオードＺ６〜Ｚ９のツェナー電圧は＋５．６Ｖである
。FIG. 2 shows another embodiment, in which a RAM 16 is used as the memory of the IC card, and a bank amplifier batch 8 and a backflow prevention diode 17 are connected to the RAM 16. A Zener diode Z6. Z7.
Z8. Z9 are connected respectively. The Zener voltage of these Zener diodes Z6 to Z9 is +5.6V.
したがって、端子９，１０，１３．１４に何らかの原因
で高電圧の静電気が印加されても、端子９゜１０．１３
．１４はツェナー電圧にクランプされ、ＣＰＵ５及びＲ
ＡＭ１６を形成するＬＳＩは破壊から保護される。Therefore, even if high voltage static electricity is applied to terminals 9, 10, 13.14 for some reason, terminals 9, 10, 13.
．． 14 is clamped to the Zener voltage, CPU5 and R
The LSI forming AM16 is protected from destruction.
〈効果〉
本発明においては、ＩＣカードのＬＳＩと接続した端子
と接地端子とをツェナーダイオードを介して接続したの
で、静電気による異常電圧がＬＳＩに印加されることが
なく、ＬＳＩの静電気による破壊を確実に防止すること
ができる。<Effects> In the present invention, since the terminal connected to the LSI of the IC card and the ground terminal are connected via the Zener diode, abnormal voltage due to static electricity is not applied to the LSI, and damage to the LSI due to static electricity is prevented. This can be reliably prevented.
第１図と第２図は本発明実施例の概略口ｉ構成を示す図
、第３図はＩＣカードの外観を示す斜視図、第４図Ｌｉ
ＩＣカードシステムの概略構成を示す斜視図、第５図は
従来例のＩＣカードの部分構成を示す図である。
１−Ｉ Ｃカード ５−ＣＰ Ｕ６−ＲＯＭ
８．９，１０，１１．１２，１３．１４．１５一端子
１６−ＲＡ Ｍ1 and 2 are diagrams showing a schematic configuration of an embodiment of the present invention, FIG. 3 is a perspective view showing the appearance of an IC card, and FIG.
FIG. 5 is a perspective view showing a schematic configuration of an IC card system, and FIG. 5 is a diagram showing a partial configuration of a conventional IC card. 1-I C card 5-CP U6-ROM 8.9, 10, 11.12, 13.14.15-terminal 16-RAM
Claims (1)
面に形成したＩＣカードにおいて、上記複数の端子の中
の接地端子と他の端子とをツェナーダイオードを介して
接続してなることを特徴とするＩＣカード。An IC card with a built-in LSI and a plurality of terminals connected to the LSI formed on its surface, characterized in that a ground terminal and other terminals among the plurality of terminals are connected via a Zener diode. IC card.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177854A JPS6237791A (en) | 1985-08-12 | 1985-08-12 | Ic card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60177854A JPS6237791A (en) | 1985-08-12 | 1985-08-12 | Ic card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6237791A true JPS6237791A (en) | 1987-02-18 |
Family
ID=16038253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60177854A Pending JPS6237791A (en) | 1985-08-12 | 1985-08-12 | Ic card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6237791A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290588A (en) * | 1986-06-11 | 1987-12-17 | 株式会社東芝 | Portable memory medium |
-
1985
- 1985-08-12 JP JP60177854A patent/JPS6237791A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290588A (en) * | 1986-06-11 | 1987-12-17 | 株式会社東芝 | Portable memory medium |
| JPH06104394B2 (en) * | 1986-06-11 | 1994-12-21 | 株式会社東芝 | Portable storage media |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW329033B (en) | Integrated circuit pins | |
| BG102607A (en) | Method for protected consumpiton of a means of payment | |
| EP0384673A3 (en) | Memory devices | |
| DE69325741D1 (en) | Memory card device | |
| EP0541818A4 (en) | Non-contact type ic card | |
| ATE186414T1 (en) | TRANSACTION MANAGEMENT SYSTEM MONITORED BY INTEGRATED CIRCUIT | |
| EP1215678A3 (en) | Semiconductor memory, and memory access method | |
| EP0991012A4 (en) | Ic card | |
| WO1996029670A9 (en) | A system for providing personal memory devices which can be read and written to | |
| JPS6237791A (en) | Ic card | |
| AU3271200A (en) | Device for loading a chip card with personalisation data | |
| JPH0644769A (en) | Non-volatile memory substrate | |
| JP2585683B2 (en) | IC card and device using IC card | |
| JPS60176188A (en) | Semiconductor card | |
| US5925928A (en) | Data carrier card, assembly of at least two data carrier cards and method of accessing at least one of the data carrier cards | |
| WO1998045818A3 (en) | Method for using chip card memory units | |
| JPS6455691A (en) | Memory card device | |
| JPH02213991A (en) | Ic card | |
| JPS63168755A (en) | Backup system for ic card | |
| KR0165329B1 (en) | Clock input circuit of semiconductor device used in smart card | |
| EP0358224A3 (en) | Semiconductor disk device useful in transaction processing system | |
| JPH01200455A (en) | Parity function test method for semiconductor memory having parity function | |
| JP3121498B2 (en) | IC card | |
| KR0150140B1 (en) | Pin connector | |
| JPS63317390A (en) | Memory card |