JP3121498B2 - IC card - Google Patents

IC card

Info

Publication number
JP3121498B2
JP3121498B2 JP06172809A JP17280994A JP3121498B2 JP 3121498 B2 JP3121498 B2 JP 3121498B2 JP 06172809 A JP06172809 A JP 06172809A JP 17280994 A JP17280994 A JP 17280994A JP 3121498 B2 JP3121498 B2 JP 3121498B2
Authority
JP
Japan
Prior art keywords
card
pins
host device
connector
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06172809A
Other languages
Japanese (ja)
Other versions
JPH0836630A (en
Inventor
浩三 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15948781&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3121498(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06172809A priority Critical patent/JP3121498B2/en
Publication of JPH0836630A publication Critical patent/JPH0836630A/en
Application granted granted Critical
Publication of JP3121498B2 publication Critical patent/JP3121498B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えば電子手帳やパー
ソナルコンピュータ等のホスト装置に設けられたスロッ
トに挿入して、ホスト装置に接続可能なIC( Integra
ted Circuit)カードに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC (Integrator) that can be inserted into a slot provided in a host device such as an electronic organizer or a personal computer and connected to the host device.
ted Circuit) card.

【0002】[0002]

【従来の技術】近年、クレレジット・カード・サイズの
ICカードは、例えば電子手帳のような携帯型電子機器
に接続されて、その機能を拡張する付属機器として普及
してきた。その一例として、RAM( Random Access M
emory ) を内蔵したICカードは、扱えるデータの記憶
容量を増大させるメモリカードとして利用され、ROM
( Read Only Memory )を内蔵したICカードは、用途に
応じた各種アプリケーションプログラムを格納したRO
Mカードとして利用されている。
2. Description of the Related Art In recent years, a credit card-sized IC card has been widely used as an attached device which is connected to a portable electronic device such as an electronic organizer to extend its functions. One example is RAM (Random Access M)
emory) is used as a memory card to increase the storage capacity of the data that can be handled.
(Read Only Memory) is an IC card that stores various application programs according to the purpose.
It is used as an M card.

【0003】しかしながら、現在普及しているICカー
ドは、1枚で1つの機能を利用することしかできないた
め、多種類の機能を利用する場合には、利用したい機能
の数だけの複数枚のICカードを用意しなければなら
ず、さらに複数枚のICカードを常に携帯しておく煩わ
しさも有る。
[0003] However, currently available IC cards can only use one function with one card. Therefore, when using various types of functions, a plurality of IC cards corresponding to the number of functions to be used are required. It is necessary to prepare a card, and there is also a trouble that a plurality of IC cards are always carried.

【0004】このような欠点を解決するICカードとし
て、例えば実開平5−55266号公報には、図6に示
すように、別々のデータ処理を行う2個のIC31・3
2を搭載し、各IC31・32に結線されたコネクタ3
3・34をICカードの両端部にそれぞれ設ける構成が
提案されている。さらに、このICカードでは、挿入方
向が、ICカードの表面と裏面とにおいて各コネクタ3
3・34のそばに矢印37・38として印刷されてお
り、印刷された矢印37・38のいずれかに従って電子
機器に挿入することで、1枚のICカードの裏表を利用
するようになっている。
As an IC card for solving such a disadvantage, for example, Japanese Utility Model Laid-Open No. 5-55266 discloses two ICs 31 and 3 for performing separate data processing as shown in FIG.
2 mounted, and a connector 3 connected to each IC 31 and 32
A configuration has been proposed in which 3.34 are provided at both ends of an IC card. Furthermore, in this IC card, the direction of insertion is such that each connector 3
Arrows 37 and 38 are printed near the arrows 34 and 34, and when inserted into an electronic device according to one of the printed arrows 37 and 38, the front and back of one IC card is used. .

【0005】また、従来のICカードは、特定のホスト
装置の機能拡張用に製品化されているので、ICカード
の形状やピン配置も、各種各様のものが市販されてい
る。ICカードが不適切なホスト装置に誤挿入されるの
を防止する機構として、ICカードのコネクタ部とホス
ト装置のコネクタ周囲のスロット部とを嵌合させる凹凸
構造が、一般に採用されている。
[0005] Further, since conventional IC cards are commercialized for the purpose of expanding the functions of a specific host device, various types of IC cards having various shapes and pin arrangements are commercially available. As a mechanism for preventing an IC card from being erroneously inserted into an inappropriate host device, an uneven structure in which a connector portion of the IC card and a slot portion around the connector of the host device are generally adopted.

【0006】例えば、図6に示すICカードでは、各コ
ネクタ33・34の両翼には、一部を切り欠いた凹凸構
造35・36が形成されており、ICカードを挿入する
ホスト装置のスロット部には、凹凸構造35・36に嵌
合する凹凸構造(図示しない)が形成されている。
For example, in the IC card shown in FIG. 6, both wings of each of the connectors 33 and 34 are formed with concave and convex structures 35 and 36, each of which is partially cut away. Is formed with an uneven structure (not shown) that fits into the uneven structures 35 and 36.

【0007】[0007]

【発明が解決しようとする課題】ところが、上記従来の
ICカードの構成では、ICカードにおける嵌合構造ま
たはホスト装置における嵌合構造のいずれか一方が損傷
した場合には、誤挿入を防止することが不可能となり、
ピン配置によっては、ICカードまたはホスト装置のI
Cに損傷を来す危険性が有るという問題点を有してい
る。特に、12V(ボルト)の電源を必要とする例えば
フラッシュメモリ(FEEPROM; FlashElectrical
ly Erasable Read Only Memory 、一括電気的消去可能
なROM)を搭載したカード、インターフェイスカード
等を挿入して用いるホスト装置に、5Vの電源を必要と
するICカードを誤挿入した場合、5Vの電源ラインに
12Vの電源が接続されることになる。このため、IC
カード内の部品によっては、過熱または発火する事態も
考えられ、大変危険である。
However, in the configuration of the above-mentioned conventional IC card, if either the fitting structure of the IC card or the fitting structure of the host device is damaged, erroneous insertion is prevented. Becomes impossible,
Depending on the pin arrangement, the IC card or I
There is a problem that C may be damaged. In particular, for example, a flash memory (FEEPROM; FlashElectrical) requiring a power supply of 12 V (volt)
ly Erasable Read Only Memory (ROM that can be collectively electrically erased), a host device used by inserting an interface card, etc., when an IC card that requires a power supply of 5 V is incorrectly inserted into a host device, and a 5 V power supply line Is connected to a 12V power supply. Therefore, IC
Depending on the components in the card, overheating or fire may occur, which is very dangerous.

【0008】また、図6に示すICカードのように、1
枚のICカードに複数の機能を持たせても、コネクタが
同様に増えたのでは、コスト高につながる無駄を生ず
る。また、機能の選択時に、挿入するICカードの前後
の向きおよび表裏を入れ替えることになるため、挿入方
向が4通りも有る。この内の2通りの挿入方向は誤りな
ので、使用者は正しい挿入方向をいちいち確認する必要
がある。さらに、年月を経ると、ICカードに表示され
た挿入方向のマークが薄れるため、挿入方向の確認が困
難になり、誤挿入のおそれが高くなる、あるいは、誤っ
た向きで無理に挿入しようとしたことによって、嵌合構
造やコネクタピンを損傷するおそれが高くなる。
Also, as shown in FIG.
Even if a plurality of functions are provided to one IC card, if the number of connectors is increased in the same manner, waste resulting in an increase in cost occurs. Further, when selecting a function, the front and back and the front and back of the IC card to be inserted are switched, so that there are four insertion directions. Since the two insertion directions are incorrect, the user needs to confirm the correct insertion direction. Furthermore, after a few years, the mark of the insertion direction displayed on the IC card becomes faint, making it difficult to confirm the insertion direction, increasing the risk of erroneous insertion, or forcibly inserting in the wrong direction. This increases the possibility of damaging the fitting structure and the connector pins.

【0009】その上、ホスト装置に接続すると共に、他
の外部機器(例えば、イヤホン、マイクまたは電話回線
等)にも接続して用いるICカードの場合、ICカード
の一端部にコネクタを設け、他端部に外部機器接続用の
端子を設けざるを得ない。この場合、図6に示すような
2つのコネクタを備えることができないので、外部機器
に接続する従来のICカードは、1種類の機能を備える
ことしかできない。
[0009] In addition, in the case of an IC card that is connected to a host device and used by being connected to another external device (for example, an earphone, a microphone, a telephone line, or the like), a connector is provided at one end of the IC card. A terminal for connecting an external device must be provided at the end. In this case, since two connectors as shown in FIG. 6 cannot be provided, a conventional IC card connected to an external device can only have one type of function.

【0010】このように、従来のICカードは様々な問
題点を抱えている。
As described above, the conventional IC card has various problems.

【0011】本発明は、上記の問題点を解決するために
なされたもので、誤挿入による損傷のおそれが無く、廉
価で多機能を備えたICカードを提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an inexpensive and multifunctional IC card which is free from damage due to erroneous insertion.

【0012】[0012]

【課題を解決するための手段】請求項1の発明に係るI
Cカードは、上記の課題を解決するために、異なる機能
(例えば、メモリ機能およびゲーム機能)を持つ集積回
路(例えば、FEEPROMおよびROM)を複数内蔵
し、各集積回路をホスト装置(例えば、電子手帳または
パーソナルコンピュータ)に接続するコネクタを具備す
るICカードにおいて、上記ICカードのコネクタに配
列された複数のピンを備え、上記複数のピンのうち、各
集積回路に入出力されるアドレス信号およびデータ信号
ならびにチップイネーブル信号のピンが、それぞれ上記
コネクタにおける複数のピンの配列の中心線に対して対
称的に配置され、かつ、上記アドレス信号のピンが各集
積回路のアドレス端子に、上記データ信号のピンが各集
積回路のデータ端子に、上記チップイネーブル信号のピ
ンが対応する集積回路のチップイネーブル端子に、それ
ぞれ接続される一方、上記各集積回路が、上記チップイ
ネーブル端子にチップイネーブル信号が供給されている
ときに上記ホスト装置とのコミュニケーションが可能と
なることを特徴としている。
According to the first aspect of the present invention, there is provided:
In order to solve the above problem, the C card includes a plurality of integrated circuits (for example, FEEPROM and ROM) having different functions (for example, a memory function and a game function), and each integrated circuit is connected to a host device (for example, an electronic device). An IC card having a connector connected to a notebook or a personal computer), comprising a plurality of pins arranged in the connector of the IC card, and among the plurality of pins, an address signal and data input / output to / from each integrated circuit. signal
The pins of the chip enable signal are arranged symmetrically with respect to the center line of the arrangement of the plurality of pins in the connector , and the pins of the address signal are connected to the address terminals of each integrated circuit, The pin is connected to the data terminal of each integrated circuit by the pin of the chip enable signal.
While the chip enable terminal of the integrated circuit down supports, Ru are connected, each of the integrated circuits, said Chippui
The chip enable signal is supplied to the enable terminal
Sometimes it is possible to communicate with the host device
It is characterized in that it comprises.

【0013】請求項2の発明に係るICカードは、異な
る機能を持つ2つの集積回路をホスト装置に接続し得る
コネクタに、各集積回路に入出力されるアドレス信号お
よびデータ信号のピンの複数が、各集積回路に共用して
接続され、かつ、各集積回路に出力されるチップイネー
ブル信号のピンのそれぞれが、各集積回路に独立して接
続されるように1列をなして配列され、上記アドレス信
号およびデータ信号ならびにチップイネーブル信号のピ
ンが、上記コネクタにおける複数のピンの配列の中心線
に対し、対称的に配置される一方、上記各集積回路が、
上記チップイネーブル信号が供給されているときに上記
ホスト装置とのコミュニケーションが可能となることを
特徴としている。
In the IC card according to the second aspect of the present invention, a plurality of pins of address signals and data signals input / output to / from each integrated circuit are connected to a connector capable of connecting two integrated circuits having different functions to a host device. , A chip enable that is commonly connected to each integrated circuit and is output to each integrated circuit
Each of the signal pins has an independent connection to each integrated circuit.
Are arranged in a single row on so that the connection, one pin of the address signal and the data signal and the chip enable signal, with respect to the center line of the array of pins in the connector, that will be symmetrically disposed, the Each integrated circuit is
When the chip enable signal is supplied,
It is characterized in that communication with the host device is enabled .

【0014】請求項3の発明に係るICカードは、請求
項1または請求項2の構成に加えて、上記ホスト装置以
外の外部機器(例えば、イヤホン、マイクまたは電話回
線)と接続する端子を、ICカードコネクタを設けた側
と反対側に設けたことを特徴としている。
According to a third aspect of the present invention, in addition to the configuration of the first or second aspect , the IC card further includes a terminal for connecting to an external device (for example, an earphone, a microphone, or a telephone line) other than the host device. The IC card connector is provided on the side opposite to the side on which the IC card connector is provided.

【0015】[0015]

【作用】請求項1の構成によれば、まず、ホスト装置の
コネクタに配列された複数のピンを介して入出力される
信号の種類は、ホスト装置によって定められている。一
方、本発明のICカードのコネクタにおいては、複数の
集積回路に接続された複数のピンのうち、アドレス信号
のピンおよびデータ信号ならびにチップイネーブル信号
のピンは、それぞれ上記コネクタにおける複数のピンの
配列の中心線に対して対称的に配置されているので、ホ
スト装置にICカードを表にして接続しても、裏にして
接続しても、対応するホスト装置のピンとICカードの
コネクタのピンとの信号の種類(アドレス信号およびデ
ータ信号ならびにチップイネーブル信号)は変化しな
い。さらに、上記ICカードのコネクタにおけるアドレ
ス信号のピンは各集積回路のアドレス端子に、データ信
号のピンは各集積回路のデータ端子に、チップイネーブ
ル信号のピンは対応する集積回路のチップイネーブル端
子に接続され、チップイネーブル端子にチップイネーブ
ル信号が供給されている集積回路とホスト装置とのコミ
ュニケーションが可能となる。
According to the configuration of the first aspect, first, the types of signals input / output via a plurality of pins arranged in the connector of the host device are determined by the host device. On the other hand, in the connector of the IC card according to the present invention, among the plurality of pins connected to the plurality of integrated circuits, the pins for the address signal, the data signal, and the pin for the chip enable signal are respectively connected to the plurality of pins in the connector. Are arranged symmetrically with respect to the center line of the pin arrangement, regardless of whether the IC card is connected to the host device upside down or connected upside down, the corresponding pin of the host device is connected to the IC card. The types of signals (address signals and data signals and chip enable signals ) with the pins of the connector do not change. Further, the pins of the address signal in the connector of the IC card are connected to the address terminals of each integrated circuit, the pins of the data signal are connected to the data terminals of each integrated circuit, and the chip enable.
The signal signal pin is the chip enable end of the corresponding integrated circuit.
Is connected to the child, Chippuinebu the chip enable terminal
Communication between the integrated circuit to which the
Communication becomes possible.

【0016】したがって、ホスト装置にICカードを表
にして接続しても、裏にして接続しても、各集積回路と
ホスト装置とは、アドレス信号およびデータ信号を適切
にやりとりすることができる。すなわち、ICカードに
少なくとも2種類の集積回路を搭載し、少なくとも2種
類の機能を持たせながら、ICカードの表裏を返してホ
スト装置に接続するだけで済む。
Therefore, regardless of whether the IC card is connected to the host device face up or back, the integrated circuits and the host device can appropriately exchange address signals and data signals . That is, it is only necessary to mount the IC card with at least two types of integrated circuits and provide at least two types of functions, and turn over the IC card and connect it to the host device.

【0017】この結果、第1に、アドレス信号のピンお
よびデータ信号のピンを、それぞれ2通りに使用できる
ので、多機能を持ちながらICカードのコストを抑える
ことができる。第2に、本発明のICカードの挿入方向
は2通りしか無く、しかも、どちらを挿入してもピンを
破損したり、ICカードまたはホスト装置の集積回路に
損傷を与えるような誤挿入とはならない。したがって、
誤挿入に対する安全性が確保される。
As a result, first, the address signal pins and
Since the data signal pins can be used in two ways, the cost of the IC card can be reduced while having multiple functions. Second, the IC card of the present invention can be inserted in only two directions. Whatever is inserted, erroneous insertion that damages the pins or damages the IC card or the integrated circuit of the host device is described. No. Therefore,
Safety against incorrect insertion is ensured.

【0018】次に、請求項2の構成によれば、2つの集
積回路をホスト装置に接続し得るコネクタにおいては、
アドレス信号およびデータ信号のピンが、2つの集積回
路に共用して接続されると共に、各集積回路に出力され
るチップイネーブル信号のピンのそれぞれが、各集積回
路に独立して接続されるように1列に配列されており、
かつ、上記コネクタにおける複数のピンの配列の中心線
に対して対称的に配置されている。従って、ホスト装置
にICカードを表にして接続しても、裏にして接続して
も、対応するホスト装置のピンとICカードのコネクタ
のピンとの信号の種類(アドレス信号およびデータ信
号)は変化しない。
Next, according to the configuration of claim 2, in the connector that can connect the two integrated circuits to the host device,
Pin address and data signals, are connected in common to the two integrated circuits Rutotomoni, is output to the integrated circuit
Each chip enable signal pin is
Is independently connected to the road are arranged in a row in so that,
Further, the plurality of pins are arranged symmetrically with respect to the center line of the arrangement of the plurality of pins in the connector. Therefore, the signal types (address signal and data signal) between the corresponding pins of the host device and the pins of the connector of the IC card do not change whether the IC card is connected to the host device face up or back. .

【0019】この結果、単一のコネクタを表向きの接続
と裏向きの接続とで2通りの用途に使用すること、すな
わち、単一のコネクタをICカードに搭載された2種類
の集積回路に対して用いることができる。また、ICカ
ードの挿入方向は、表か裏かの2通りしかないので、挿
入方向の識別が容易になる。
As a result, a single connector can be used for two purposes , ie , a front connection and a back connection.
That is, a single connector can be used for two types of integrated circuits mounted on an IC card. Further, since there are only two insertion directions of the IC card, front and back, identification of the insertion direction becomes easy.

【0020】次に、請求項3の構成によれば、ICカー
ドの一端部に少なくとも2通りの用途に対応できるコネ
クタを設けた上に、反対側の他端部に、ホスト装置以外
の外部機器と接続する端子を設けることができる。これ
によって、ICカードに、例えば音声録音再生機能や、
データ通信を可能とするモデム機能等を含む複数種類の
機能を持たせることができ、ICカードの用途をさらに
広げることが可能となる。
Next, according to the third aspect of the present invention, a connector capable of supporting at least two purposes is provided at one end of the IC card, and an external device other than the host device is provided at the other end on the opposite side. And a terminal connected to the terminal. This allows the IC card to have, for example, a voice recording / playback function,
A plurality of functions including a modem function for enabling data communication can be provided, so that the use of the IC card can be further expanded.

【0021】[0021]

【実施例】本発明の一実施例について図1ないし図5に
基づいて説明すれば、以下のとおりである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.

【0022】本発明に係るICカード1は、図3に示す
ように、一端部に設けられたコネクタ2を備え、図2に
示すように、ホスト装置3のスロット4にICカード1
の表側を上に向けて挿入したときと、裏側を上に向けて
挿入したときとで、単一のコネクタ2をホスト装置3の
コネクタに接続しながら、異なる複数の機能を利用でき
るようになっている。
The IC card 1 according to the present invention includes a connector 2 provided at one end as shown in FIG. 3, and the IC card 1 is inserted into a slot 4 of the host device 3 as shown in FIG.
A plurality of different functions can be used while the single connector 2 is connected to the connector of the host device 3 when the front side is inserted with the front side facing upward and when the back side is inserted with the rear side facing upward. ing.

【0023】例えば、ICカード1の表側を上に向けて
ホスト装置3に挿入したときには、ホスト装置3で扱う
データの記憶量を増大させるメモリカードとしてICカ
ード1を利用でき、ICカード1の裏側を上に向けてホ
スト装置3に挿入したときには、ホスト装置3の液晶表
示画面5に映し出されるゲームを楽しむゲームカードと
してICカード1を利用することができる。
For example, when the IC card 1 is inserted into the host device 3 with its front side facing upward, the IC card 1 can be used as a memory card for increasing the storage amount of data handled by the host device 3, and the back side of the IC card 1 can be used. Is inserted into the host device 3 facing upward, the IC card 1 can be used as a game card for enjoying a game displayed on the liquid crystal display screen 5 of the host device 3.

【0024】この異なる2種類の機能に対応して、図3
に示すように、ICカード1には、2種類の半導体記憶
装置が搭載されている。すなわち、メモリカード機能に
対応して、例えばFEEPROM (Flash Electrically
Erasable Read Only Memory)6が搭載され、ゲームカ
ード機能に対応して、例えばROM7が搭載されてい
る。
In correspondence with these two different functions, FIG.
As shown in FIG. 1, the IC card 1 has two types of semiconductor storage devices. That is, for example, FEEPROM (Flash Electrically
Erasable Read Only Memory 6 is mounted, and for example, a ROM 7 is mounted corresponding to the game card function.

【0025】なお、上記のFEEPROM6に代えて、
SRAM( Static Random AccessMemory)を搭載して
もよい。また、上記のホスト装置3としては、例えば、
電子手帳、ノート型のパーソナルコンピュータ、あるい
はポケットサイズのパーソナルコンピュータ等を挙げる
ことができる。
In place of the above-mentioned FEEPROM 6,
An SRAM (Static Random Access Memory) may be mounted. In addition, as the host device 3 described above, for example,
An electronic organizer, a notebook personal computer, a pocket-sized personal computer, and the like can be given.

【0026】次に、上記のように単一のコネクタ2を表
裏共に挿入可能とするピン配置について、図1を参照し
ながら詳述する。ピン配置における本発明の最も重要な
特徴は、コネクタ2のピン配置の中心線に対し、各種信
号が入出力される複数のピンが、信号の種類に応じて左
右対称に配置されていることである。
Next, the pin arrangement for allowing the single connector 2 to be inserted into both sides as described above will be described in detail with reference to FIG. The most important feature of the present invention in the pin arrangement is that a plurality of pins for inputting and outputting various signals are arranged symmetrically with respect to the center line of the pin arrangement of the connector 2 according to the type of signal. is there.

【0027】より具体的には、コネクタ2の両端側から
中心線に向かって左右で対をなすように、グランドピン
G・G、5V電源用ピンV1・V1、12V電源用ピン
V2・V2、第1カードイネーブルピンCE−1・第2
カードイネーブルピンCE−2、ライトイネーブルピン
WE・WE、リードイネーブルピンRE・RE、アドレ
スピンA0〜A8・A9〜A17、およびデータピンD
0〜D3・D4〜D7が設けられている。
More specifically, the ground pins GG, the 5V power pins V1 and V1, the 12V power pins V2 and V2, First card enable pin CE-1 / second
Card enable pin CE-2, write enable pin WE / WE, read enable pin RE / RE, address pins A0-A8 / A9-A17, and data pin D
0 to D3 and D4 to D7 are provided.

【0028】本実施例では、一例としてアドレスピンを
18本設け、データピンを8本設けているが、コネクタ
2の中心線に対し左右対称の配置とするためには、任意
の偶数本が配置されていればよい。
In this embodiment, as an example, 18 address pins and 8 data pins are provided. However, in order to arrange the connector 2 symmetrically with respect to the center line of the connector 2, an arbitrary even number of pins are arranged. It should just be done.

【0029】さらに、図4に示すように、上記第1カー
ドイネーブルピンCE−1は、ROM7のチップイネー
ブル端子CE’に接続され、第2カードイネーブルピン
CE−2は、FEEPROM6のチップイネーブル端子
CE”に接続されている。また、アドレスピンA0〜A
17は、ROM7のアドレス端子A0’〜A17’に接
続されると共に、FEEPROM6のアドレス端子A
0”〜A17”にも接続されている。同様に、データピ
ンD0〜D7は、ROM7のデータ端子D0’〜D7’
に接続されると共に、FEEPROM6のデータ端子D
0”〜D7”にも接続されている。
Further, as shown in FIG. 4, the first card enable pin CE-1 is connected to the chip enable terminal CE 'of the ROM 7, and the second card enable pin CE-2 is connected to the chip enable terminal CE of the FEEPROM 6. And address pins A0-A.
Reference numeral 17 is connected to the address terminals A0 'to A17' of the ROM 7 and the address terminal A of the FEEPROM 6.
It is also connected to 0 "to A17". Similarly, data pins D0-D7 are connected to data terminals D0'-D7 'of ROM7.
And the data terminal D of the FEEPROM 6
It is also connected to 0 "to D7".

【0030】ただし、ROM7のアドレス端子A0’〜
A17’とアドレスピンA0〜A17との接続関係と、
FEEPROM6のアドレス端子A0”〜A17”とア
ドレスピンA0〜A17との接続関係とは、正反対にな
っている。すなわち、ROM7では、数字が大きくなる
順番にアドレス端子A0’〜A17’とアドレスピンA
0〜A17とがそれぞれ接続されているのに対し、FE
EPROM6では、アドレス端子A0”がアドレスピン
A17に接続され、アドレス端子A1”がアドレスピン
A16に接続されというように、アドレスピンA0〜A
17に対し、数字が小さくなる順番にアドレス端子A
0”〜A17”が各々接続されている。
However, the address terminals A0 'to
A17 ′ and the connection relationship between the address pins A0 to A17,
The connection relationship between the address terminals A0 "to A17" of the FEEPROM 6 and the address pins A0 to A17 is exactly opposite. That is, in the ROM 7, the address terminals A0 'to A17' and the address pins A
0 to A17, respectively, while FE
In the EPROM 6, the address terminals A0 "are connected to the address pin A17, the address terminal A1" is connected to the address pin A16, and so on.
17, address terminals A in the order of decreasing numbers.
0 "to A17" are connected to each other.

【0031】同様に、データピンD0〜D7は、数字が
大きくなる順番にROM7のデータ端子D0’〜D7’
にそれぞれ接続されているのに対し、数字が小さくなる
順番にFEEPROM6のデータ端子D0”〜D7”に
それぞれ接続されている。
Similarly, the data pins D0-D7 are connected to the data terminals D0'-D7 'of the ROM 7 in the order of increasing numbers.
Are connected to the data terminals D0 "to D7" of the FEEPROM 6 in the order of decreasing numbers.

【0032】FEEPROM6およびROM7のどちら
にも共用して接続されるアドレスピンA0〜A17とデ
ータピンD0〜D7とが、上記のような接続関係になっ
ているのは、ICカード1の表裏を返してスロット4に
挿入しても、ホスト装置3のピンに入出力される信号の
種類との対応関係が変化しないようにするために必要で
ある。
The address pins A0 to A17 and the data pins D0 to D7, which are commonly connected to both the FEEPROM 6 and the ROM 7, have the above-described connection relationship because the IC card 1 is turned upside down. This is necessary so that the correspondence with the types of signals input to and output from the pins of the host device 3 does not change even if the signal is inserted into the slot 4.

【0033】また、一方のライトイネーブルピンWE
は、ROMが搭載されているICカードの場合には不要
なので、空きになっており、リードイネーブルピンRE
は、ROM7のリードイネーブル端子RE’に接続され
ている。他方のライトイネーブルピンWEおよびリード
イネーブルピンREは、FEEPROM6のライトイネ
ーブル端子WE”およびリードイネーブル端子RE”に
接続されている。
Also, one write enable pin WE
Is not necessary in the case of an IC card equipped with a ROM, and is therefore empty, and the read enable pin RE
Are connected to the read enable terminal RE 'of the ROM 7. The other write enable pin WE and read enable pin RE are connected to the write enable terminal WE ″ and read enable terminal RE ″ of the FEEPROM 6.

【0034】上記の第1および第2カードイネーブルピ
ンCE−1・CE−2には、FEEPROM6またはR
OM7をホスト装置3の中央処理装置とコミュニケーシ
ョン可能にするチップイネーブル信号CE−Hがホスト
装置3から供給される。ただし、ホスト装置3のスロッ
ト4内に設けられたコネクタは、チップイネーブル信号
CE−Hを出力するピンを1本備えているのみである。
The first and second card enable pins CE-1 and CE-2 are connected to the FEEPROM 6 or R
A chip enable signal CE-H that enables the OM 7 to communicate with the central processing unit of the host device 3 is supplied from the host device 3. However, the connector provided in the slot 4 of the host device 3 has only one pin for outputting the chip enable signal CE-H.

【0035】これにより、ICカード1を表にしてスロ
ット4に挿入したときには、チップイネーブル信号CE
−Hは、第2カードイネーブルピンCE−2に供給され
る一方、ICカード1を裏にしてスロット4に挿入した
ときには、チップイネーブル信号CE−Hは、第1カー
ドイネーブルピンCE−1に供給される。
Thus, when the IC card 1 is inserted into the slot 4 with the front side, the chip enable signal CE
−H is supplied to the second card enable pin CE-2, while the chip enable signal CE-H is supplied to the first card enable pin CE-1 when the IC card 1 is inserted into the slot 4 with the IC card 1 facing down. Is done.

【0036】ホスト装置3側のピン配置とICカード1
のピン配置との関係は、ライトイネーブルピンWEおよ
びリードイネーブルピンREについても、第1および第
2カードイネーブルピンCE−1・CE−2の場合と同
様になっている。すなわち、ホスト装置3のコネクタ
は、FEEPROM6にデータの書き込みを指示する信
号であるライトイネーブル信号を出力するピンを1本備
えているのみであり、また、FEEPROM6またはR
OM7にデータの読み出しを指示するリードイネーブル
信号を出力するピンも1本備えているのみである。
Pin Arrangement on Host Device 3 and IC Card 1
The relationship between the write enable pin WE and the read enable pin RE is the same as that of the first and second card enable pins CE-1 and CE-2. That is, the connector of the host device 3 has only one pin for outputting a write enable signal which is a signal for instructing data writing to the FEEPROM 6.
There is only one pin for outputting a read enable signal for instructing the OM 7 to read data.

【0037】これにより、ICカード1を表にしてスロ
ット4に挿入したときには、ライトイネーブル信号およ
びリードイネーブル信号が、ライトイネーブルピンWE
およびリードイネーブルピンREを介してFEEPRO
M6に供給され、ICカード1を裏にしてスロット4に
挿入したときには、リードイネーブル信号がリードイネ
ーブルピンREを介してROM7に供給される。
Thus, when the IC card 1 is inserted into the slot 4 in a face-up state, the write enable signal and the read enable signal are transmitted to the write enable pin WE.
And FEEPRO via read enable pin RE
The read enable signal is supplied to the ROM 7 via the read enable pin RE when the IC card 1 is supplied to the M6 and inserted into the slot 4 with the IC card 1 facing down.

【0038】さらに、アドレスピンA0〜A17および
データピンD0〜D7は、ホスト装置3のアドレスバス
およびデータバスとそれぞれ適切に対応するように配置
されているので、ホスト装置3のICカード1に対する
アクセス方法は、ICカード1の表裏によらず変わりが
ない。
Further, the address pins A0 to A17 and the data pins D0 to D7 are arranged so as to correspond to the address bus and the data bus of the host device 3, respectively, so that the host device 3 accesses the IC card 1. The method is the same regardless of the front and back of the IC card 1.

【0039】上記の構成において、ICカード1の表側
を上に向けて、ホスト装置3のスロット4に挿入した場
合、チップイネーブル信号CE−Hが、第2カードイネ
ーブルピンCE−2を介してFEEPROM6に供給さ
れる。例えば、チップイネーブル信号CE−Hがハイレ
ベルのときには、データピンD0〜D7がハイインピー
ダンスになることにより、データの入出力を行うことが
できず、チップイネーブル信号CE−Hがローレベルに
なると、データピンD0〜D7がローインピーダンスに
なることにより、FEEPROM6とホスト装置3との
コミュニケーションが可能になる。
In the above configuration, when the IC card 1 is inserted into the slot 4 of the host device 3 with the front side facing upward, the chip enable signal CE-H is output to the FEEPROM 6 via the second card enable pin CE-2. Supplied to For example, when the chip enable signal CE-H is at the high level, the data pins D0 to D7 become high impedance, so that data cannot be input / output. When the chip enable signal CE-H becomes the low level, When the data pins D0 to D7 become low impedance, communication between the FEEPROM 6 and the host device 3 becomes possible.

【0040】この状態でまず、ホスト装置3は、FEE
PROM6の特定アドレスにアクセスするために、5V
電源用ピンV1を介してICカード1に5Vの電源を供
給すると共に、アドレスピンA0〜A17を介して18
ビットのアドレス信号AD−HをパラレルにFEEPR
OM6に出力する。これにより、FEEPROM6の特
定アドレスに書き込まれたカード属性情報が、データピ
ンD0〜D7を介して8ビットデータとして、パラレル
に読み出される。この結果、ホスト装置3は、どのよう
な機能を持ったICカードが接続されたのかを認識す
る。今の場合、ホスト装置3は、FEEPROMタイプ
のメモリカードが接続されたことを認識する。この認識
結果に基づいて、FEEPROM6には、12V電源用
ピンV2を介して12Vの電圧が供給される。
In this state, first, the host device 3
5V to access the specific address of PROM6
5V power is supplied to the IC card 1 via the power supply pin V1, and 18V via the address pins A0 to A17.
Bit address signal AD-H in parallel with FEEPR
Output to OM6. Thereby, the card attribute information written at the specific address of the FEEPROM 6 is read out in parallel as 8-bit data via the data pins D0 to D7. As a result, the host device 3 recognizes what function the IC card having is connected. In this case, the host device 3 recognizes that the FEEPROM type memory card has been connected. Based on this recognition result, a voltage of 12V is supplied to the FEEPROM 6 via the 12V power supply pin V2.

【0041】続いて、ホスト装置3は、データのリード
/ライトを行うFEEPROM6のアドレスを指定する
アドレス信号AD−Hを、ホスト装置3のアドレスバス
およびICカード1のアドレスピンA0〜A17を介し
て、FEEPROM6に出力し、指定したアドレスに対
し、データピンD0〜D7を介してデータ信号D−Hの
リード/ライトを行い、ICカード1をメモリカードと
して使用することができる。
Subsequently, the host device 3 sends an address signal AD-H designating the address of the FEEPROM 6 for reading / writing data via the address bus of the host device 3 and the address pins A0 to A17 of the IC card 1. , FEEPROM 6 and read / write the data signal DH to / from the designated address via the data pins D0 to D7, so that the IC card 1 can be used as a memory card.

【0042】一方、ICカード1の裏側を上に向けて、
ホスト装置3のスロット4に挿入した場合、チップイネ
ーブル信号CE−Hが、今度は第1カードイネーブルピ
ンCE−1を介してROM7に供給され、ROM7とホ
スト装置3とのコミュニケーションが可能になる。
On the other hand, with the back side of the IC card 1 facing upward,
When the chip is inserted into the slot 4 of the host device 3, the chip enable signal CE-H is supplied to the ROM 7 via the first card enable pin CE-1 this time, so that communication between the ROM 7 and the host device 3 becomes possible.

【0043】ホスト装置3は、FEEPROM6のカー
ド属性情報を読み出す場合と同様に、ROM7の特定ア
ドレスにアクセスするために、他方の5V電源用ピンV
1を介してICカード1に5Vの電源を供給すると共
に、アドレスピンA0〜A17を介して18ビットのア
ドレス信号AD−HをパラレルにROM7に出力する。
これにより、ROM7の特定アドレスに書き込まれたカ
ード属性情報が、データピンD0〜D7を介して8ビッ
トデータとして、パラレルに読み出される。この結果、
ホスト装置3は、ゲームカードが接続されたことを認識
する。
In the same manner as when reading out the card attribute information from the FEEPROM 6, the host device 3 accesses the other 5V power supply pin V
1, and supplies an 18-bit address signal AD-H to the ROM 7 in parallel via address pins A0 to A17.
As a result, the card attribute information written at the specific address of the ROM 7 is read out in parallel as 8-bit data via the data pins D0 to D7. As a result,
The host device 3 recognizes that the game card has been connected.

【0044】続いて、ホスト装置3は、データの読み出
しを行うROM7のアドレスを指定するアドレス信号A
D−Hを、ホスト装置3のアドレスバスおよびICカー
ド1のアドレスピンA0〜A17を介して、ROM7に
出力し、指定したアドレスに対し、データピンD0〜D
7を介してデータ信号D−Hの読み出しを行う。すなわ
ち、ホスト装置3は、ROM7に格納されたゲームのソ
フトウェアを利用することができ、ICカード1をゲー
ムカードとして使用することができる。
Subsequently, the host device 3 supplies an address signal A for specifying an address of the ROM 7 from which data is read.
DH is output to the ROM 7 via the address bus of the host device 3 and the address pins A0 to A17 of the IC card 1, and the data pins D0 to D
7 to read the data signal DH. That is, the host device 3 can use the game software stored in the ROM 7 and can use the IC card 1 as a game card.

【0045】上記の実施例では、ICカード1をメモリ
カードおよびゲームカードとして使用する場合を説明し
たが、本発明がこれに限定されるものではない。例え
ば、ICカード1の表側を英和翻訳カードとして使用
し、裏側を和英翻訳カードとして使用することもでき
る。また、図5に示すように、ICカード1の表側をデ
ータ通信を行うためのモデムカードとして使用し、裏側
を音声録音再生カードとして使用することもできる。
In the above embodiment, the case where the IC card 1 is used as a memory card and a game card has been described, but the present invention is not limited to this. For example, the front side of the IC card 1 can be used as an English-Japanese translation card, and the back side can be used as a Japanese-English translation card. Further, as shown in FIG. 5, the front side of the IC card 1 can be used as a modem card for performing data communication, and the back side can be used as a voice recording / reproducing card.

【0046】ICカード1を音声録音再生カードとして
使用できるようにするには、コネクタ2と反対側の端部
にイヤホンまたはマイクを接続するための端子9を設け
る必要が有る。また、ICカード1をモデムカードとし
て使用できるようにするためには、やはりコネクタ2と
反対側の端部に、ICカード1と例えば電話回線のモジ
ュラージャックとをつなぐコード8を接続するための電
話回線接続用端子を設ける必要が有る。
In order to be able to use the IC card 1 as a voice recording / reproducing card, it is necessary to provide a terminal 9 for connecting an earphone or a microphone at the end opposite to the connector 2. Also, in order to enable the IC card 1 to be used as a modem card, a telephone for connecting the cord 8 connecting the IC card 1 to a modular jack of a telephone line, for example, is also provided at the end opposite to the connector 2. It is necessary to provide a line connection terminal.

【0047】したがって、従来のICカードでは、ホス
ト装置に接続するコネクタとホスト装置以外の外部機器
に接続する端子とをICカードの対向する端部に1か所
ずつしか設けることができなかったため、本発明のIC
カード1のように、モデムカードと音声録音再生カード
との2種類の機能を持たせることは不可能だった。しか
し、本発明によれば、ICカード1に単一のコネクタ2
を設けるだけで、2種類の集積回路を搭載することがで
きるので、外部機器と接続して用いる機能を含めた2種
類の機能を持たせることができる。しかも、挿入方向は
表向きか裏向きかの2者択一でよいので、ICカード1
の向きに対応した機能の識別も容易である。また、IC
カード1をどちら向きに挿入しても、ピンを損傷した
り、ホスト装置3のICやICカード1の集積回路を損
傷したりする誤挿入にはならないので、誤挿入に対する
安全性が確保されている。
Therefore, in the conventional IC card, a connector for connecting to the host device and a terminal for connecting to an external device other than the host device can be provided at only one location at the opposite end of the IC card. IC of the present invention
Like card 1, it was impossible to have two types of functions, a modem card and a voice recording / playback card. However, according to the present invention, a single connector 2
, Two types of integrated circuits can be mounted, so that two types of functions including a function used by connecting to an external device can be provided. In addition, since the insertion direction can be either face-up or face-down, the IC card 1
It is easy to identify the function corresponding to the direction of the arrow. Also, IC
Inserting the card 1 in either direction does not result in erroneous insertion that damages the pins or damages the IC of the host device 3 or the integrated circuit of the IC card 1, so that the safety against erroneous insertion is ensured. I have.

【0048】[0048]

【発明の効果】請求項1の発明に係るICカードは、以
上のように、ICカードのコネクタに配列された複数の
ピンを備え、上記複数のピンのうち、各集積回路に入出
力されるアドレス信号およびデータ信号ならびにチップ
イネーブル信号のピンが、それぞれ上記コネクタにおけ
る複数のピンの配列の中心線に対して対称的に配置さ
れ、かつ、上記アドレス信号のピンが各集積回路のアド
レス端子に、上記データ信号のピンが各集積回路のデー
タ端子に、上記チップイネーブル信号のピンが対応する
集積回路のチップイネーブル端子に、それぞれ接続され
る一方、上記各集積回路が、上記チップイネーブル端子
にチップイネーブル信号が供給されているときに上記ホ
スト装置とのコミュニケーションが可能となる構成とな
っている。
As described above, the IC card according to the first aspect of the present invention includes a plurality of pins arranged in the connector of the IC card, and inputs and outputs to and from each integrated circuit among the plurality of pins. Address and data signals and chips
The enable signal pins are arranged symmetrically with respect to the center line of the arrangement of the plurality of pins in the connector.
Is, and the pin of the address signal to the address terminals of the integrated circuits, pin the data signal to the data terminal of each integrated circuit, the pin of the chip enable signal corresponding
Connected to the chip enable terminals of the integrated circuit.
On the other hand, each of the integrated circuits is connected to the chip enable terminal.
When the chip enable signal is supplied to the
It is configured to be able to communicate with the strike device .

【0049】それゆえ、ホスト装置にICカードを表に
して接続しても、裏にして接続しても、各集積回路とホ
スト装置とは、アドレス信号およびデータ信号を適切に
やりとりすることができるので、アドレス信号のピンお
よびデータ信号のピンを、少なくとも2種類の集積回路
に対して使用することができる。したがって、ICカー
ドに多機能を持たせながら、コストを抑えることができ
る。また、ICカードをどちら向きで挿入してもピンを
破損したり、ICカードまたはホスト装置の集積回路に
損傷を与えるような誤挿入とはならないので、誤挿入に
対する安全性を確保することができるという効果を奏す
る。
Therefore, regardless of whether the IC card is connected to the host device upside down or connected upside down, each integrated circuit and the host device can appropriately exchange address signals and data signals. Therefore, the address signal pins and
At least two types of integrated circuits
Can be used for Therefore, the cost can be reduced while the IC card has multiple functions. Further, insertion of the IC card in either direction does not result in erroneous insertion that damages pins or damages the integrated circuit of the IC card or the host device, so that safety against erroneous insertion can be ensured. This has the effect.

【0050】請求項2の発明に係るICカードは、以上
のように、異なる機能を持つ2つの集積回路をホスト装
置に接続し得るコネクタに、各集積回路に入出力される
アドレス信号およびデータ信号のピンの複数が、各集積
回路に共用して接続され、かつ、各集積回路に出力され
るチップイネーブル信号のピンのそれぞれが、各集積回
路に独立して接続されるように1列をなして配列され、
上記アドレス信号およびデータ信号ならびにチップイネ
ーブル信号のピンが、上記コネクタにおける複数のピン
の配列の中心線に対し、対称的に配置される一方、上記
各集積回路が、上記チップイネーブル信号が供給されて
いるときに上記ホスト装置とのコミュニケーションが可
能となる構成である。
In the IC card according to the second aspect of the present invention, as described above, the address signal and the data signal input / output to / from each integrated circuit are connected to the connector capable of connecting the two integrated circuits having different functions to the host device. Are connected to each integrated circuit in common and output to each integrated circuit.
Each chip enable signal pin is
Is independently connected to the road is arranged in a single row on so that,
The address and data signals and chip rice
One pin of Buru signal, with respect to the center line of the array of pins in the connector, that will be symmetrically disposed, the
Each integrated circuit is supplied with the above chip enable signal.
Communication with the host device
This is a configuration that works.

【0051】それゆえ、単一のコネクタを表向きの接続
と裏向きの接続とで2通りの用途に使用する、すなわ
ち、単一のコネクタを2種類の集積回路に対して共用す
ることができるので、ICカードに2種類の集積回路を
搭載することができる。さらに、ICカードの挿入方向
は2通りしか無いので、挿入方向の識別が容易になると
いう効果を奏する。
Therefore, a single connector is used for two purposes , ie , a front connection and a back connection.
That is, a single connector is shared by two types of integrated circuits.
Therefore, two types of integrated circuits can be mounted on the IC card. Furthermore, since there are only two insertion directions for the IC card, it is possible to easily identify the insertion direction.

【0052】請求項3の発明に係るICカードは、以上
のように、請求項1の構成に加えて、上記ホスト装置以
外の外部機器と接続する端子を、ICカードのコネクタ
を設けた側と反対側に設けた構成である。
According to a third aspect of the present invention, as described above, in addition to the configuration of the first aspect, the terminal for connecting to an external device other than the host device is connected to the side provided with the connector of the IC card. This is a configuration provided on the opposite side.

【0053】それゆえ、ICカードに、例えば音声録音
再生機能や、データ通信を可能とするモデム機能等のよ
うに、外部機器を利用する機能を含む複数種類の機能を
持たせることができ、ICカードの用途をさらに広げる
ことができるという効果を奏する。
Therefore, the IC card can be provided with a plurality of types of functions including a function of using an external device, such as a voice recording / reproducing function and a modem function for enabling data communication. This has the effect that the use of the card can be further expanded.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るICカードのコネクタにおける複
数のピンの配置例を示す説明図である。
FIG. 1 is an explanatory diagram showing an example of the arrangement of a plurality of pins in a connector of an IC card according to the present invention.

【図2】ホスト装置に対する上記ICカードの使用方法
を示す概略の斜視図である。
FIG. 2 is a schematic perspective view showing a method of using the IC card for a host device.

【図3】上記ICカードの内部構成を概略的に示す斜視
図である。
FIG. 3 is a perspective view schematically showing an internal configuration of the IC card.

【図4】図1に示す配置のピンと、ICカードに搭載さ
れた集積回路およびホスト装置との接続を示すブロック
図である。
FIG. 4 is a block diagram showing connections between pins arranged in FIG. 1 and an integrated circuit and a host device mounted on an IC card.

【図5】ホスト装置に対する上記ICカードのその他の
使用方法を示す概略の斜視図である。
FIG. 5 is a schematic perspective view showing another method of using the IC card for a host device.

【図6】従来のICカードの構成例を概略的に示す斜視
図である。
FIG. 6 is a perspective view schematically showing a configuration example of a conventional IC card.

【符号の説明】[Explanation of symbols]

1 ICカード 2 コネクタ 3 ホスト装置 6 FEEPROM(集積回路) 7 ROM(集積回路) 9 端子 DESCRIPTION OF SYMBOLS 1 IC card 2 Connector 3 Host device 6 FEEPROM (integrated circuit) 7 ROM (integrated circuit) 9 terminals

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06K 19/00 - 19/077 B42D 15/10 G06F 3/00 Continuation of the front page (58) Field surveyed (Int. Cl. 7 , DB name) G06K 19/00-19/077 B42D 15/10 G06F 3/00

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 異なる機能を持つ集積回路を複数内蔵
し、各集積回路をホスト装置に接続するコネクタを具備
するICカードにおいて、 上記ICカードのコネクタに配列された複数のピンを備
え、 上記複数のピンのうち、各集積回路に入出力されるアド
レス信号およびデータ信号ならびにチップイネーブル信
のピンが、それぞれ上記コネクタにおける複数のピン
の配列の中心線に対して対称的に配置され、かつ、上記
アドレス信号のピンが各集積回路のアドレス端子に、上
記データ信号のピンが各集積回路のデータ端子に、上記
チップイネーブル信号のピンが対応する集積回路のチッ
プイネーブル端子に、それぞれ接続される一方、 上記各集積回路は、上記チップイネーブル端子にチップ
イネーブル信号が供給されているときに上記ホスト装置
とのコミュニケーションが可能となる ことを特徴とする
ICカード。
1. An IC card including a plurality of integrated circuits having different functions and having a connector for connecting each integrated circuit to a host device, comprising: a plurality of pins arranged in a connector of the IC card; Address and data signals and chip enable signals input / output to / from each integrated circuit.
Pin No. is, are respectively arranged symmetrically with respect to the center line of the array of pins in the connector, and to the address terminals of the pins of the address signal each integrated circuit, the pin of the data signal each to the data terminal of the integrated circuit, the
The chip enable signal pins correspond to the integrated circuit chip
While the flop enable terminal, Ru are connected, each integrated circuit chip to the chip enable terminal
The host device when the enable signal is supplied;
An IC card capable of communicating with a personal computer.
【請求項2】 異なる機能を持つ2つの集積回路をホス
ト装置に接続し得るコネクタに、各集積回路に入出力さ
れるアドレス信号およびデータ信号のピンの複数が、各
集積回路に共用して接続され、かつ、各集積回路に出力
されるチップイネーブル信号のピンのそれぞれが、各集
積回路に独立して接続されるように1列をなして配列さ
れ、 上記アドレス信号およびデータ信号ならびにチップイネ
ーブル信号のピンが、上記コネクタにおける複数のピン
の配列の中心線に対し、対称的に配置される一方、 上記各集積回路は、上記チップイネーブル信号が供給さ
れているときに上記ホスト装置とのコミュニケーション
が可能となる ことを特徴とするICカード。
2. A plurality of pins of address signals and data signals input / output to / from each integrated circuit are connected to a connector capable of connecting two integrated circuits having different functions to a host device. Output to each integrated circuit
Each of the enabled chip enable signal pins
It is arranged in a single row to so that is independently connected to the product circuit, the address signal and the data signal and Chippuine
Pin Buru signal, with respect to the center line of the array of pins in the connector, while that will be symmetrically disposed, each integrated circuit, the chip enable signal is supplied of
Communication with the host device when
IC card characterized by being able to perform.
【請求項3】 上記ホスト装置以外の外部機器と接続す
る端子を、ICカードのコネクタを設けた側と反対側に
設けたことを特徴とする請求項1または2に記載のIC
カード。
3. The IC according to claim 1, wherein a terminal for connecting to an external device other than the host device is provided on a side opposite to a side on which a connector of the IC card is provided.
card.
JP06172809A 1994-07-25 1994-07-25 IC card Expired - Fee Related JP3121498B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06172809A JP3121498B2 (en) 1994-07-25 1994-07-25 IC card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06172809A JP3121498B2 (en) 1994-07-25 1994-07-25 IC card

Publications (2)

Publication Number Publication Date
JPH0836630A JPH0836630A (en) 1996-02-06
JP3121498B2 true JP3121498B2 (en) 2000-12-25

Family

ID=15948781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06172809A Expired - Fee Related JP3121498B2 (en) 1994-07-25 1994-07-25 IC card

Country Status (1)

Country Link
JP (1) JP3121498B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2585683B2 (en) * 1988-02-10 1997-02-26 富士写真フイルム株式会社 IC card and device using IC card
JPH0330998A (en) * 1989-06-28 1991-02-08 Toshiba Corp Card structure
JPH0520514A (en) * 1991-07-10 1993-01-29 Seikosha Co Ltd Ic card
JPH05258132A (en) * 1992-03-13 1993-10-08 Fujitsu Ltd Ic card
JP2800604B2 (en) * 1992-12-02 1998-09-21 株式会社村田製作所 Modular jack storage structure

Also Published As

Publication number Publication date
JPH0836630A (en) 1996-02-06

Similar Documents

Publication Publication Date Title
US7162549B2 (en) Multimode controller for intelligent and “dumb” flash cards
JP3093001U (en) xD memory card adapter device
US5963463A (en) Method for on-board programming of PRD serial EEPROMS
US7522424B2 (en) SmartConnect universal flash media card adapters
US6813668B2 (en) Multi-functional electronic card capable of detecting removable cards
JP2835184B2 (en) Information processing apparatus, device control method, and IC card
US7597268B2 (en) Memory module which includes a form factor connector
JPH07507412A (en) Reconfigurable interface between computer and peripherals
US6477603B1 (en) Multiple PCI adapters within single PCI slot on an matax planar
EP0668590A2 (en) Method and apparatus for inserting a high density 16 and 32 megabyte SIMM into a computer
US5237674A (en) Self identifying scheme for memory module including circuitry for identfying accessing speed
US5289339A (en) Portable electronic device with memory card unit having symmetrical terminals
EP0493888A2 (en) Personal computer with local memory expansion capability
US5574682A (en) PC card
US7805599B2 (en) Expansion device for BIOS chip
US7668568B2 (en) Data input and output device, data input and output method, data transfer method, and computer program product
US20080177924A1 (en) Expansion device for bios chip
JP3121498B2 (en) IC card
US5436862A (en) IC card including multiple connectors providing memory write production
US20080065789A1 (en) Multi-purpose IO system
US20020052994A1 (en) Section access for pc hard drive and the like
TW517186B (en) Main board and computer system with multiple memory module slots
KR200231733Y1 (en) Apparatus for interfacing memory card
US20040236933A1 (en) Simplified memory detection
US20030191882A1 (en) Integrated multi-function storing means

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071020

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081020

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081020

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091020

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101020

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111020

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees