JPS623643B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は誘導電動機に対する位相変換制御に係
り、特にリニア誘導電動機のリニア位相変換に依
つて乗物の速度を制御する速度調整システムに係
る。 これまでリニア型及びロータリ型の誘導電動機
は良く知られた位相変換技術によつて所望のトル
ク出力へしばしば制御されている。かゝる位相変
換技術はその性質が代表的には非リニアである。
というのは、交流信号の位相角増分即ちインクリ
メントに対応する一般のタイミング増分が通常は
均一に分布した増分でありそして電動機の対応ト
ルク出力即ち推進出力増分が、所与のトルク制御
信号に対して変換された信号のサイン関数をたど
るからである。従つて、電動機を変換制御するの
に位相のリニアな増分で行う時は、即ち位相を等
しい巾で変化させて行う時は、それに依り生じる
力すなわちトルク出力がサイン曲線をたどり、従
つてサイン波の０゜又は180゜付近の位相角部分
では信号サイン波の最大点付近に生じるトルクよ
りもトルクが小さい。位相変換のこの特定の特徴
は位相変換が行なわれる基準信号を適当に整形す
ることにより若干のリニアシステムに於いて部分
的に満足されている。然し乍ら、公知のデジタル
応用例に於いては、代表的な位相変換は一定増分
のクロツクに依つて達成しているのでこの様な便
益は通常得られない。 一方、デジタル制御システムは複数の既知の有
益な特徴をもたらし、これら特徴はこれまでに成
功裡に利用されておりそして制御システムのリニ
アな特性乃至はリニアな性能として一般的に取扱
われている。 かゝる位相変換制御システムに対する１つの特
定の応用例はリニア誘導電動機で推進される乗物
の自動速度制御である。乗物推進のかゝる応用例
は更に遊園地に於いて客を運ぶのに利用された時
は、乗物が色々な重さに積載されたり或いは色々
な長さの列車が用いられたりする様な更に別の変
数を含んでいる。色々な荷重が積載された乗物が
観客案内路に沿つて駆動されるこの利用は、従来
のフイードバツク技術に依つて他の列車と同期し
て制御されねばならない変数を与える。公知技術
に於いては、乗物の速度は車軸又はホイールの回
転を測定することに依つて測定されている。測定
された速度は次いで所望の速度に対して比較され
そして電動機の選択的位相変換を介して適当な補
正が行なわれている。この種の公知システムは軌
道即ち案内路の１部がリニア誘導電動機の２次側
即ちプラテンを形成しそしてインダクタ自身が乗
物本体内に位置される様な形態を通常含んでい
る。かゝる形態は必要とされるインダクタの数に
関しては経済的であるが、付勢される第３の軌道
を一般に必要とし、該第３軌道から乗物乃至は列
車に依つて電力が常時引き出される。観客案内路
はしばしば一般の歩道と共通に位置しているの
で、常時付勢されるかゝる第３レールがしばしば
その場所にいる歩行者を危険に曝すことになる。 そこで本発明の一般的な目的は、乗物に対する
リニア電動機区分の接近に依りリニア電動機のイ
ンダクタの区分を選択的に付勢する乗物制御シス
テムを提起することである。本発明の他の目的は
所定速度に対する乗物の速度のずれに感じてイン
ダクタの位相変換を与えることである。本発明の
別の目的は乗物の速度と所望速度との間のずれに
依つてリニアな電力増分を生じる位相変換を与え
ることである。本発明の更に別の目的はかゝる位
相変換を達成するのに一般的なデジタル論理を利
用し、然して同時に、かゝる位相変換を制御し且
つ速度差を測定するのに、従来用いられた周波数
発生器を利用することである。 これらの目的及び他の目的は、複数個のリニア
インダクタ区分が埋設された軌道即ち案内路を設
け、そしてインダクタ区分のうちの接近したもの
を選択的に作動するための対応合図手段に依つて
切換えられる、各インダクタに組み合わされた切
換回路を設けることに依つて本発明に於いて達成
される。従つて各インダクタ区分は隣接切換回路
間に挿入され、各切換回路は磁気回路形態で形成
された接近検出器を含んでおり、該検出器は通過
中の乗物に支持された２次回路に依つて遮断され
た時にスイツチ信号を発生する。次いでこの信号
はすぐ隣の巻線即ちインダクタの全作動が生じる
一定時間巾のカウント即ち時間間隔を数え始める
のに用いられる。軌道に対する乗物の速度は各巻
線の前方で軌道に沿つて既知の距離区分毎で配置
された光電センサ対に依つて更に感知され、かゝ
る光電センサは乗物がこれを横切つて通過する時
に乗物から延びている構成体に依つてトリガされ
る。 従つて、軌道に埋設された各リニアインダクタ
区分に隣接して光電速度トラツプ装置が配置さ
れ、かゝるトラツプ装置は動的フリツプ―フロツ
プ回路を閉成することに依つてトラツプ装置上を
通過する乗物の局所的速度を測定し、このフリツ
プ―フロツプ回路はクロツク回路にも接続されて
おり、トラツプ装置の他端に依つてこのフリツプ
―フロツプが止められるまで該フリツプ―フロツ
プを通してクロツクパルスのバーストを通過させ
ることができる。このクロツク回路は所定の周波
数の連続シーケンスのパルスを発生し、該パルス
は次いで上記動的フリツプ―フロツプを経てカウ
ンタに選択的に通過されて累算される。かくして
通過されたパルス数は一般のカウンタに依つてカ
ウントされそして並列コードに変換される。この
様にしてカウンタに於いて発生されたカウントは
次いでプリセツトされたカウントに対して比較さ
れ、そしてそのカウント差が内蔵された重み付け
関数に基づいてエンコードされ、隣接巻線への励
磁信号の一定位相増分に対応する位相固定周波数
でクロツクされたシフトレジスタを通してシフト
されて出される。従つて重み付け関数及び一定位
相増分は速度エラーの一定増分に対する巻線の位
相変換の一定増分を与える様に結合される。巻線
は―18゜と＋180゜との間で位相変換され得るだ
けであるから、その限界はサーボ電動機の代表的
な回転角度限界に対応し、この様にして代表的な
サーボ系を２倍にする。隣接巻線から得られる最
大電力即ち＋180゜又は―180゜の位相のいずれよ
りも大きいエラーカウントはエンコード論理装置
及びシフトレジスタを通過できず、従つてエラー
検出論理装置のカウント必要容量を減少し、その
結果として正確さを増加する。 従つて本発明に於いては、カウンタの選択され
たより上位のビツトとカウント基準とを比較し、
このより上位ビツトに於いて真の即ち等しい比較
がなされた場合にのみ残りのより下位のビツトが
可能化される様にすることによつて粗カウント即
ちエラー極性が得られる。このより上位のビツト
で比較がなされ得ない場合には、そのより下位の
ビツトが不作動化されそして最上位ビツトが完全
順方向又は完全逆方向電力印加を隣接巻線に向け
る様に用いられる。 更に、乗物がインダクタセグメント即ち巻線付
近内にある時にのみ巻線が可能化される。可能化
された時は交流電気励磁信号が隣接速度トラツプ
装置によつて変換され、この速度トラツプ装置は
巻線に近づいた時の乗物の速度を記録し、この速
度をデジタルカウントに変換しそしてこのカウン
トを一定の即ち基準のカウントに対して比較し、
これは何らかの一般的なやり方で選択的にパツチ
乃至はプログラムすることができる。カウントの
比較は次いでエラー信号を生じ、このエラー信号
は変換即ち電力制御範囲に於けるプラス及びマイ
ナスの両極端よりも非常に大きいか又は非常に小
さいかのいずれかであり、従つて巻線への電力印
加を“順”又は“逆”方向に減少する。巻線への
電力のリニアなレンジ即ち制御レンジ内にあるい
かなるわずかなエラー信号も次いで一般の基準と
比較され、そして巻線を励磁する交流信号に結合
された位相ジヤム回路に依つてクロツクされたシ
フトレジスタからシフトされる。この位相ジヤム
回路はクリスタルに依つて人為的基準が発生され
た際に作動し、この基準は次いで巻線を励磁する
360゜正弦波形の位相のうちのほぼ１゜の間隔の
パルス周波数まで分割される。この人為的に発生
されたパルス周波数は通常は不正確であるから、
各サイクルの終了時にクリスタルの後ろのカウン
タを零にジヤムする位相ジヤム（微調）技術が開
発された。更に除算カウンタが種々のレベルのパ
ルス増分を発する様に用いられ、該パルス増分は
巻線に等しい電力増分を発生するためエラー検出
回路から到来する重み付け関数と色々な組合わせ
で結合される。人為的な360゜位相を発生するの
に用いられた同じクリスタルが、第２のカウンタ
連鎖を介して、エラーカウントを発生する動的フ
リツプ―フロツプへクロツク基準入力を発生する
のにも利用される。このクロツク周波数に対して
は別の除算器路が設けられる。というのは、速度
測定が２つのホトセル間の一定の幾何学的関係に
依つてなされ、従つて変換に必要な位相ジヤム条
件とは無関係だからである。 次々の列車間に距離を与えるため、各巻線に組
み合わされた接近検出器回路の後ろに不能化回路
が形成され、適当な順列及び組み合わせにより或
る選択された数の巻線が列車の後方で不作動化さ
れ、速度の増進が生じ得ないフイールドを確立す
る。この距離とり度合は論理パツチの簡単な処置
に依つて調整することができ、そしていかなる案
内路に於いても利用することのできる１本から最
大数の巻線までのいかなる数の巻線を含んでもよ
い。 大電力巻線回路を変換から分離するため光結合
半導体組立体を用いることに依つてシステムに更
に安全性が与えられる。これは巻線の各位相の変
換機能を達成する一般の光放射ダイオード及び光
感知半導体装置に依つて行なわれる。 理解し易くするため、本発明の説明は先ず理想
的な回路素子が現在市場で入手できるか否かに拘
わりなくこの理想的な回路素子を含んだ形態を参
照して行なう。その後、市場で入手できる選択さ
れた素子を１例として組み込み且つ製造業者の指
示に従つて接続をなした組立体について説明す
る。この場合の機能はしようとする接続に限定さ
れるに過ぎず、回路素子が製造業者のモデル番号
で示される場合には当業者がかゝる接続部は何で
あるか判断できるであろうという事が理解されよ
う。 理想的な場合又は実際的な場合の各々に於いて
集積回路素子に対して参照がなされているが、
かゝる素子を引合いに出したことは解説の目的で
示されているということを更に理解すべきであ
る。特に、以下に述べる回路は小規模集積
（SSI）又は中規模集積（MSI）のレベルと一般に
称する集積機能の集積回路素子を含んでいる。同
じ機能を果たすように作用的に構成することので
きる種々の大規模集積（LSI）システムを入手し
てもよい。 さて第１図を参照すれば、システムの一般的な
動作は例えば列車のように接続された、乗物１
１，１２，１３から成る乗物の結合体を含んでい
る。これらの乗物１１，１２，１３の各々は両端
のホイール付きキヤリジ１６上に一般的にのせら
れており、キヤリジ１６は案内路２５に依つて案
内される。各乗物の下に懸架されているのは２次
回路１５である。乗物１１，１２及び１３は案内
路２５内に埋設された複数個のリニア電動機イン
ダクタセグメント即ち巻線３０と誘導的接近状態
にこの２次回路１５を整列するように案内路２５
に依つて支持され且つ案内される。巻線３０は案
内路２５に沿つて色々な分布密度で即ち色々な距
離間隔で分布され、かゝる分布密度はその領域に
於ける乗物の速度に対して及ぼされる所望の制御
に依つて決定される。 励磁された時の巻線３０に依つて発生される電
磁界に歩行者を曝すのを減らしそしてエネルギを
保存するため、各セグメント即ち巻線３０の前方
に乗物の接近を検出する手段を含むようにされ、
該手段は近づきつつある列車に依つてトリツプさ
れた時にその隣接巻線３０を付勢するように働
く。特に、各インダクタ巻線３０の付近であつて
且つその前方には磁気接近センサ３５が配置され
ており、該センサは一般的に２次回路１５の接近
に依つて生じる磁気回路の変化に応答する。この
接近センサ３５はその出力に於いて、各巻線３０
に組み合わされたエラー検出器回路４０と不能化
回路４５とに結合されている。同様に、他の全て
の巻線３０もかゝる接近検出器と組み合わされて
おり、各接近検出器も又不能化回路４５と対応エ
ラー検出器回路４０とに接続されている。 以下で詳細に説明されるエラー検出器回路４０
は３つの信号岐路に信号を発生し、そのうちの２
つは位相変換回路５５に接続されそして複数個の
並列リードから成る３番目の岐路は重み付け回路
５０に接続される。従つて、エラー検出器回路４
０、重み付け回路５０及び位相変換回路５５とを
含んだ制御ループは所定の速度予定からの乗物速
度のずれに基づいて巻線を位相変換するため各イ
ンダクタ巻線３０に組み合わされている。 各巻線３０の付近であつて且つその前方に於け
る乗物の局所的速度は速度トラツプ回路６０に依
つて感知され、かゝる速度トラツプ回路は一般の
光感知装置５８及び５９の対を備えており、これ
らの光感知装置は乗物から延びている突出構造体
Ｄに依つて順次に遮断される。この速度トラツプ
回路６０は乗物の速度に時間巾が対応する時間ア
パーチヤを定めるため時間的に分離された２つの
信号Ｌ及びＴを発生する。各巻線３０の手前で速
度トラツプ回路６０に依つて発生されたこの時間
アパーチヤはエラー検出器回路４０の入力に接続
され、該回路４０はこれと同時にクロツク回路７
５と示されたクリスタル発振子からクロツク信号
Ｃを受信する。クロツク回路７５と示されたクリ
スタル発振子は位相ジヤム信号Ｐをも発生し、該
信号は60Hz交流信号Ｅを基準とする位相であり、
エラー検出器回路４０に依つて検出されたエラー
に対応する励磁レベルに関連巻線３０を励磁する
ため位相変換回路５５に依つて位相変換される。 信号Ｐは位相変換回路５５に結合され、該回路
５５は同時に重み付け回路５０の出力を受け取
り、そこでこの位相変換回路５５はリニアインダ
クタ巻線３０を励磁する交流信号Ｅをエラー検出
器回路４０に依り感知されたエラーに基づいて位
相変換する。このようにして制御ループが各巻線
３０のまわりで形成され、列車の局所的速度エラ
ーに基づいて巻線に依り発生される推進力を制御
する。 接近センサ３５の出力信号は不能化回路４５に
於いて論理的に結合することにより所望の列車間
距離づけ構成に論理的に合成される。接近センサ
３５に依つて発生された信号は分岐されそして他
の接近センサの信号と共にひなぎくの花輪形回路
４５に集められる。解説の便宜上、接近センサ３
５からの信号は信号Ｘと示されている。他の接近
センサは各々３５ａ，３５ｂ，３５ｃ等と示され
ており、これらの各センサは関連信号Xa，Xb及
びXcを発生する。これらの信号Ｘ，Xa，Xb、及
びXcは、解説のために選択された巻線３０のす
ぐ後方の巻線へ送られる回路４５の出力信号が信
号Ｘが高状態の時には論理的低状態即ち零である
ように回路４５に於いて論理的に合成される。こ
のようにして、選択されたいかなる数の隣接接近
センサの信号も所望の乗物分離を達成するために
不能化され得る。 エラー検出器回路４０は一定の、クリスタル発
振子を基準としたクロツク信号Ｃに依つて駆動さ
れてパルスバーストを発生する時間アパーチヤ測
定回路であり、上記パルスバーストは乗物の局所
的速度にカウントが比例している。このカウント
は次いで所定のカウントに対して比較されそして
その差が位相変換信号に変換される。重み付け回
路５０はエラーカウントを重み付けされたカウン
トに記録し、該重み付けされたカウントは位相変
換の等しい電力増分を与えるように位相変換回路
５５に於いて用いられる。位相変換回路の最大制
御範囲を越えた場合には、エラー検出器回路４０
は所与のレベルより上又は下のいかなるクロツク
カウントにも無関係に完全順方向信号又は完全逆
方向信号を位相変換回路５５へ直接的に発生す
る。このようにして、エラー検出器回路及び位相
変換回路は閉ループ形態に用いられた時にはサー
ボ電動機の一般的な回転角度を近似する。 第２図に示されたように、クリスタル発振子を
基準としたクロツク回路７５は選択された発振周
波数の電気信号を発する基準クリスタル１７６を
含んでいる。この基準クリスタル１７６からの基
準信号は分岐されて、１方の分岐路に沿つて、単
１の理想的なリプルカウンタ１７７によつて示さ
れた１組のカウンタに接続され、このカウンタは
カウント繰返しの何らかの使用可能なレベルまで
クリスタル周波数を分割する。この例に於いては
カウンタ１７７はそのより上位のビツトレベルの
１つが、繰返しカウント信号Ｃを発生する信号リ
ードに接続された理想的なリプルカウンタとして
構成され、上記信号Ｃは又このカウンタ１７７を
リセツトするようにループで戻される。この形態
に於いては、カウンタ１７７はクリスタル１７６
の発振周波数を係数ｎによつて使用可能な周波数
まで減少する、ｎで除算するカウンタとして働
く。他方の分岐路に於いては、クリスタル１７６
の出力信号はＤ型フリツプ―フロツプ１８１を経
て、カウンタ１７７に類似した第２の連続作動カ
ウンタ１８０まで送られ、上記Ｄ型フリツプ―フ
ロツプ１８１はその出力をＤ入力へループで戻
すことに依り２で除算するフリツプ―フロツプと
して構成されている。Ｄ入力へ出力を接続する
ことはＤ型フリツプ―フロツプの動作を、２で除
算する固有の特性を持つたトグル（即ちＴ型フリ
ツプ―フロツプ）の動作に変換する。 カウンタ１８０も又フリツプ―フロツプ１８１
の出力に接続された理想的除算カウンタであ
り、そのパルス周波数を或る所定の周波数まで減
少する。該或る所定の周波数はこの場合には60Hz
交流信号のほぼ１゜の間隔の繰返し速度を近似す
るように選択される。こゝに述べる説明として
は、１゜の近似が巻線３０の位相変換に於ける最
小の増分であり、従つてカウンタ１８０及びフリ
ツプ―フロツプ１８１は連続的に作動し、交流周
波数との同期は必要とされない。 然し乍ら、市場で入手できる大部分のクリスタ
ル回路は60Hzで正確で除算できない或る一定の周
波数で作動するということに注意すべきである。
このため、上記した１゜パルスのいかなる整数累
積も360に依つて除算される時には常に正確な60
Hzを発生しない。従つて、本発明に於いては、一
般の60Hz交流信号を基準とした位相ジヤミング特
徴をクロツク回路７５に与えるものとする。60Hz
交流信号は発振信号Ｅを発生する源Ｓから出て来
るように示されており、この信号Ｅは巻線３０を
付勢するのに用いられる。この信号Ｅはアイソレ
ーシヨン回路１８６へ至る位相検出器回路１８５
を経てこのクロツク回路７５へ接続され、従つて
アイソレーシヨン回路１８６は信号Ｅの零交叉点
と同期し且同位相である。アイソレーシヨン回路
１８６はＡ及びＢと示された各々別々のセツト及
びリセツト信号を発生するため位相に依つて正及
び負の零交叉点を分割する後述の別の素子と更に
含んでいる。信号Ａ及びＢは一般的なやり方でフ
リツプ―フロツプ１８７を作動し、該フリツプ―
フロツプ１８７はこの例に於いてはノイズフイル
タ作用等を与える。フリツプ―フロツプ１８７の
出力はＤ型フリツプ―フロツプ１８８をクロツ
クし、該フリツプ―フロツプ１８８はフリツプ―
フロツプ１８９のＱ出力に依つてターミナルＳに
於いてセツトされる。フリツプ―フロツプ１８９
はクリスタル１７６と同期して２で除算するフリ
ツプ―フロツプ１８１の出力にそのクロツク入
力が接続されている。これらのフリツプ―フロツ
プ１８８及び１８９は負の零交叉点即ち信号Ｂを
フリツプ―フロツプ１８１の出力と同期させる
ように働く。 フリツプ―フロツプ１８９のＱ出力はカウンタ
１８０に直列接続されたカウンタ１９０のクリア
ターミナルに接続される。カウンタ１９０は６で
の除算と360での除算との両方を与えるように接
続され、そしてフリツプ―フロツプ１８１の出
力及びフリツプ―フロツプ１８９のＱ出力の両方
に同期して周期的にクリアされる。カウンタ１８
０の１゜出力とカウンタ１９０の６゜及び360゜
出力とは各々信号リードP₁，P₂及びP₃から成る位
相を基準とした信号Ｐを形成するように合成さ
れ、一方カウンタ１７７の出力は信号Ｃを与え
る。カウンタ１７７，１８０及び１９０は、フリ
ツプ―フロツプ１８１の２で除算する関数との結
合に於いてフリツプ―フロツプ１８７に依る交流
サイクルの360゜ごとにジヤミングされる好都合
な除算概念を生じるいかなる所望のカウントをも
与えるように一般的に構成することができる。カ
ウンタ１７７，１８０及び１９０は一般化された
カウンタとして第２図に示されており、一般の市
場で入手できるカウンタを示しているのではない
とうことに注意すべきである。この説明で充分で
あると考えられるが、この点に於いては特定のク
リスタル即ち10MHzで作動するクリスタルと結合
状態で作動するように選択された市場で入手でき
る集積回路素子からかゝる回路を詳細に形成した
以下の図面について説明する。同様に、第２図の
図示は他の多数の観点に於いても非常に概略的で
あり、特定の細目に対する以下の特定例について
も説明する。上記特定の細目は製造されたいかな
る回路に於いても原則的なものであり、従つて、
選択された素子の適正な機能に対しては必要であ
るがその動作を伝えるのには必要でない追加的な
接続を要する。 クロツク回路の上記説明によれば、信号Ｃとし
て示された一定の連続作動パルス列が発生され、
これは何らかの選択された周波数のものである。
この信号はエラー検出器回路４０に於いてエラー
測定がなされるところのカウント基準として働
く。 第３図に示されるように、乗物が特定の巻線に
向つて案内路２５に沿つて進行する時は、接近セ
ンサ３５が、今や２次回路１５を含んだ磁気回路
の変化によつてトリツプされ、以下に説明する手
段に依つてＸと示された信号リードに過渡信号を
発生する。接近センサ３５のトリツプ、即ち信号
リードＸ上の過渡信号は１４１及び１４２と各々
示された２つのＤ型フリツプ―フロツプをセツト
する。フリツプ―フロツプ１４１も又―Ｄフイ
ードバツクに依るトグルとして構成され、従つて
２で除算するように作動する。フリツプ―フロツ
プ１４１のクロツク信号はP₃と示された、信号Ｐ
の360゜出力に接続され、そしてターミナルは
サイクルの一定カウントに基づくフイルタ機能を
与えるためカウンタ１４３の入力にも接続され
る。このようにして、１つの列車編成のつなぎ目
が接近検出器回路に依つて無視される。特に、カ
ウンタ１４３はフリツプ―フロツプ１４２のクロ
ツク入力に接続され、そしてフリツプ―フロツプ
１４２の出力はエラー検出器回路４０を周期的
にクリアするクリア信号Ｚとして用いられる。 接近センサ３５のトリツプのすぐ後に続いて、
速度トラツプ回路６０の先導センサが乗物の通過
によつてトリツプされて信号リードＬに過渡信号
を発生し、その後従動センサのトリツプに依つて
信号リードＴに過渡信号が発生される。信号Ｌ及
びＴは１５０で示された動的フリツプ―フロツプ
回路のセツト入力及びクリア入力に接続される。
この動的フリツプ―フロツプ回路１５０は規範的
な記号表示で１つの素子として記号で示されてい
るが、その実施には以下の詳細な例に依つて本明
細書で特に説明される色々な回路技術が必要とさ
れるということを理解すべきである。この回路１
５０はこの例に於いてはクロツク回路７５からの
Ｃ信号周波数で信号する程度の大きさの一般の遅
延線１５１のフイードバツクを持つて示されてい
る。その結果、信号Ｃはセツト及びリセツトライ
ン上の過渡信号、即ちトラツプ回路６０からの信
号リードＬとＴとの過渡信号間によつて制限され
たパルスバーストとして通過される。かくして発
生されたパルスバーストは信号Ｃのパルス周波数
に関して測定されたトラツプ回路上の乗物の速度
に対応し、従つて信号Ｖとして示され、この信号
Ｖは該信号上のパルス列を並列形態に変換するた
めカウンタ１５５を経てリプル状に接続される。 ２進カウンタ１５５はこの例に於いてはその入
力がフリツプ―フロツプ１５０の出力に接続され
た理想的なカウンタとして示されている。従つて
カウンタ１５５はフリツプ―フロツプ１５０を通
過した信号Ｃのパルスバーストを２進カウント形
態で累算して並列カウント出力を発生し、その選
択されたより上位のビツト（msb）が比較器１５
６に接続される。更にカウンタ１５５はコード
化、マトリクス１５８として示された一般的なコ
ード化マトリクスに依つて何らかの選択されたカ
ウントレベルにプリセツトされた一定の組の入力
をmsbターミナルのデータ入力側で受け取るプロ
グラム可能なカウンタである。従つてコード化マ
トリクス１５８は信号Ｖ上の速度パルスカウント
を、比較器１５６に適合できるカウントに調整
し、この比較器１５６はmsbリードのみを比較す
るように接続されている。更にカウンタ１５５は
lsbと示された複数個のより下位のビツト信号を
発生し、該信号は比較器１５６には直接結合され
ない。比較器１５６は他の側ではパツチマトリク
ス１５７からの複数個のデータリードを受け取
る。かかるより下位のビツト信号lsbは基準マト
リクス１５８にセツトされた基準速度との速度ず
れのリニアなエラーレンジに相応して並列的にカ
ウントを発生する。より下位のビツトlsbは比較
器１５６に接続されたカウンタ１５５の最小のよ
り上位ビツトmsbの小部分を形成する。 従つて、より下位のビツトlsbはフリツプ―フ
ロツプ１５０を通過した信号Ｃに依つて作られる
時間カウントの残りの直接的な測定値である残り
のカウントを発生する。 lsb信号のカウントは時間の等しいインクレメ
ントであり、即ち信号Ｃに発生された一定周波数
のパルス列に関するものであるということに注目
すべきである。位相変換の時間増分として直接変
換された場合には、それに依り生じる制御関数が
当然非リニアである。なぜならば、位相変換され
た信号が、１次巻線３０を励磁するように切り換
えられる正弦波形だからである。従つて、lsbは
重み付けマトリクス５０に接続され、該マトリク
ス５０は一般的なやり方でカウントを重み付けら
れたカウントに変換し、該重み付けされたカウン
トはより小さなトルク即ちより小さな電力増分を
与える正弦波領域により大きな位相変換増分を割
当てる。かかる重み付け関数は第１５図にグラフ
形態で示されている。 重み付け回路５０は乗り物の制御速度に感ずる
微調システム手段を与える。 上位ビツトmsbは乗物速度の粗調整として用い
る。下位ビツトlsbは乗物速度が所定の或いは基
準速度に近づいた後速度を微調するのに用いられ
る。例えば今乗物の所望の運転即ち基準速度が80
Km／ｈであつたとすると、msbは比較器１５６に
入力されて乗物速度を０Km／ｈから78Km／ｈに急
速に増加する手段を与え、このmsbのみを用いて
許される限り、例えば80Km／ｈに近づける。速度
が０Km／ｈから例えば78Km／ｈの間にある時は比
較器１５６の出力信号は第３図に示す様にＡ＜Ｂ
である。 速度がmsbで許される限り基準速度になつた時
は比較器出力はＡ＝Ｂとなる。 下位のビツト信号lsbは次に比較器１５６に入
力されて速度が精確に所望或いは基準速度になる
様に微調する。msbが用いられた時には変換信号
は乗物を全力前進或いは全力後進に制御する。こ
の様に両方向へ全力変換の時のみは大巾に速度が
調整され速度ずれ信号に比例する変換信号出力は
ない。速度が所望に近くなるとlsb信号が用いら
れ、出力変換信号Ｅが比較器１５６の速度ずれ信
号出力に比例する様になり、この様にしてエラー
検出信号とリニア関係をもつ様になる。 比較器１５６はカウンタ１５５のエラーカウン
トが一定にされた時に可能化される。このため、
信号Ｚに依つて可能化されそして信号P₃のサイク
ル数をシフトして出すように接続されたシフトレ
ジスタ１４４が第３図に含まれている。このレジ
スタ１４４の選択された出力ターミナルは信号Ｇ
として比較器１５６の可能化入力に接続される。 第３図に示された実施例は理想的な成分を用い
ており、入手できるデジタル論理回路素子に一般
的に現われる物理的な制約を必ずしも示していな
いということを再び注目すべきである。従つてそ
の特定の実施に対して以下に示した実施例を参照
することが必要である。 比較器１５６は信号Ａ＜Ｂ、Ａ＝Ｂ、Ａ＞Ｂを
含む信号束LEGとして示された３つの出力信号
を一般的なやり方で発生し、Ａ及びＢの規定はこ
の例に於いては公知技術で実施された規定と一致
するように維持される。信号Ａ＜Ｂ及びＡ＞Ｂは
第４図の各アンドゲート１６３及び１６４に於い
て信号P₃と直接的に合成され、そしてこれらゲー
ト１６３及び１６４の各出力は巻線３０に信号Ｅ
を送る励磁リードに於いて互いに逆のバイアスに
接続された２つのSCR１６５及び１６６のゲー
トターミナルに結合される。このようにして完全
順方向及び完全逆方向の位相変換が達成される。 上記完全順方向及び逆方向位相変換の概念は高
度に理想化された回路として示されており、従つ
てかゝる回路は以下の例に於いては直接対応する
ようには示されていないということに注意すべき
である。 更に、比較器１５６のより小さい出力を取り出
しそしてこれに１つのより小さなデジツトを加え
ることに依つてより下位のビツト信号lsbの精度
を拡張するように以下の例に於いては追加的なゲ
ート論理が用いられているが、本発明はより下位
のビツト信号がレジスタ１６０に直接接続された
第４図の簡単化された形態を参照することに依つ
て説明されてもよい。レジスタ１６０の出力は次
いでエンコードマトリクス１６１に接続され、該
マトリクスはこの例に於いてはROM装置に依つ
て形成されたエンコードマトリクスとして示され
ている。このマトリクス１６１は次いで信号Ａ＝
Ｂに依つて可能化されそして信号Ｇに依つてゲー
トを通される。マトリクス１６１に含まれたエン
コード化プロセスを介して変換されたROM装置
即ちマトリクス１６１からの複数リード出力はシ
フトレジスタ１６２の各プリセツトラインへの入
力であり、シフトレジスタ１６２は360゜過渡信
号即ち信号束Ｐの信号P₃を受けた際に１゜パルス
信号P₁をシフトして出すようにセツトされてい
る。シフトレジスタ１６２の出力は次いでSCR
１６５及び１６６のゲートターミナルへ直結さ
れ、これらSCRはシフトレジスタ１６２に依つ
て通過された時間アパーチヤに依り巻線３０への
360゜信号Ｅを位相変換する。 上記説明より、こゝに述べるシステムはデータ
サンプル式制御システムに関する分類に含まれる
ものとして最もよく説明され得るということは明
らかであろう。適用される制御の周期的な特性は
接触器即ちオン―オフ制御システムに類似した作
用をも示す。然し乍ら、システムの接触器特性
は、比較器１５６から信号Ａ＝Ｂが発せられた時
になされるリニアな位相変換を介してリニアな制
御が得られるので若干変更される。従つて、接触
器システムの一般的な問題、即ち特性デツドバン
ド及び関連限界サイクルは避けられる。純粋な接
触器システム制御に於いては、システムエラーが
デツドバンドを越えるまで補正が与えられない。
追加的な限定なしに、かゝる制御システムはシス
テムの全利得及びデツドバンドの大きさに依つて
代表的に決定される周波数にサイクルを限定する
傾向がある。この種の繰返し状態は列車に居る
人々に快感を与えず、何らかの停車位置につく運
転が正確でなく、そしてしばしば制御システムの
全出力を働かせ、これが大きな摩耗指数を与え保
守の問題を伴なうことになる。これら全ての問題
は制御ループに上記のリニア領域に含ませること
に依つて避けられる。更に、位相変換がリニアで
ありそしてサンプリング時間中の全システム利得
が、飽和に達するまで振巾と共に著しく変わらな
いから、このシステムを用いることに依り全く予
想のできる応答特性を生じることができる。更
に、選択的に作動される巻線３０を接近センサ３
５の使用に依つて組み合わせたことは、列車の速
度領域内で好都合なサンプル速度を選択できるよ
うにする。サンプル速度に依つて堆積されたいか
なるエラーも巻線の分布密度の簡単な処置により
制御支配領域に適合するように選択することがで
きる。更に、ROMマトリクス１６１のエンコー
ド化機能は乗物の運動力学と両立する好都合な利
得レベルを選択するように変更することができ
る。従つて、システムは、接触器のあらゆる利益
を用い然してそれに関連したいかなるエラーをも
犠性にせずにサンプル当たりの利得及びサンプリ
ング速度を両方共調整できる。これらの特徴は全
て公共の運搬システムに特に適している。 第５図に示した例に依れば、この場合Xa，
Xb，Xcと示された接近センサの出力信号を相互
接続することに依つて隣接巻線３０間を論理的に
相互接続することができ、右下の文字ａ，ｂ，ｃ
は隣接した接近センサ３５ａ，３５ｂ及び３５ｃ
を示している。信号Xa，Xb，Xcはオアゲート２
５０に集められ、そしてそのうちのいずれか１つ
或いはそれ以上が上記接近センサ上に乗物が存在
することを示している場合には、オアゲート２５
０が一般的な論理オアに従つて論理“１”を発す
る。更に、センサ３５からの信号Ｘが示されてお
り、該信号はオアゲート２５０の出力信号と共に
ナンドゲート２５１の入力に集められる。ナンド
ゲート２５１の出力は次いでアンドゲード２５２
に於いて信号Ｘと合成され、この時アンドゲード
２５２は接近センサ出力信号Ｘを通す。 この例はなされる結合の数が限定されている
が、乗物間の所望される距離程度並びに所望され
る密集程度に基づいて更に別の結合を実施できる
ということに注意すべきである。この回路接続連
鎖はより大きな又はより小さな距離間隔が達成さ
れるようになり大きな又はより小さなパツチング
で以つて各巻線段に於いて繰り返される。 上記説明に於いては、２次回路１５の位置に対
するインダクタの切り換え時間即ちインダクタの
位相変換の同期について特に説明がなされていな
いということに注意すべきである。種々の同期技
術が可能であるが、この例の目的としては、巻線
３０の大きさに比べて寸法の大きな２次回路１５
を考慮するのが好都合である。リニア電動機の２
次回路は受動装置であるので、２次回路に対する
インダクタ巻線３０の非常に粗い同期が必要とさ
れるに過ぎない。かゝる同期は信号Ｅの交流サイ
クルの増分で測定された或る整数倍の距離間隔に
於いて関連巻線３０に対して接近センサ３５を位
置設定することに依つて好都合に達成され得る。
上記例に於いては、第３図に示した回路がレジス
タ１４４を含んでおり、該レジスタは信号束Ｐの
リードP₃上の人為的発生された360位相信号に依
つてクロツクされる。フリツプ―フロツプ１４２
のＱ出力はシフトレジスタ１４４で便宜上整数の
クロツクパルスである１クロツクパルスだけシフ
トされ、信号Ｇを発生しこれが比較器１５６と可
能化する。信号Ｚは乗物速度が計算されている時
間の初めカウンタ１５５をリセツトする。信号Ｇ
は乗物速度が計算されている時間の終りを信号す
る様に比較器１５６が可能化される前に経験的に
定めた数のクロツクパルスを遅らす。同様に、信
号P₃は第４図に於いてはシフトレジスタ１６２の
クリア信号であり、巻線３０に対して作られた位
相変換信号が大寸法の２次回路１５が巻線付近に
位置した時に信号Ｅと同位相で生じるようにす
る。 上記説明により、上記形態が多数のやり方で達
成され得るということが今や明らかであろう。こ
れはシステム全体に亘つて一般的な論理素子が用
いられるので特に伝えることである。利得、同期
及び局所的な速度の全ての調整は共通のクロツク
を必要とせずそして局所的な信号のアナログ―デ
ジタル変換も行なわずにパツチング及び速度トラ
ツプの配列に依つて内部で達成することができ
る。従つて、時間増分による速度の尺度は速度ト
ラツプ寸法の簡単な処置に依つていかなるクロツ
ク周波数をも受け入れるようにセツトされ得るの
で、内部クロツクを用いたLSI計算システムをこ
の目的に適用することができる。 処理システムの１つの特定例はモデルNo.MCS
―４でIntel Corporationに依つて製造されてい
るマイクロプロセツサである。解説の便宜上、
かゝるマイクロプロセツサ４０００が、製造業者
に依るプロセツサの説明に用いられたものと同じ
参照番号の素子を備えて示された第６図について
説明する。この種のプロセツサに於いては、ライ
ンＤと示された４つのデータバスラインの時間マ
ルチプレクシングに依つてデータが転送されて入
れられたり出されたりする。タイミングは比較的
周波数の高いクロツクに依つて内部で作られ、そ
してそのルーチンは中央処理装置（CPU）４０
０４によつて供給される同期信号に依つて同期さ
れる。この中央処理装置４００４は４ビツト加算
器、インデツクスレジスタ、並びにプログラムカ
ウンタ及びスタツクをも含んでおり、これら要素
の作動が入力―出力シーケンスを制御する。プロ
グラムカウンタ及びスタツクはアドレスを一般的
に増加する増加装置を含んでおり、この場合には
入出力リード・オンリ・メモリRCM４００１の
アドレスに対して参照がなされる。この増加特徴
は、20KHz（ほぼ360×60cps＝１゜増分）を近似
するのに必要とされるよりも非常に高い周波数に
於いてROMに対するアドレスの増加が生じるよ
うに、相対的に速いクロツク、即ち達成される制
御作用に基づいて３つのカウント又は２つのカウ
ントのいずれかの結合に於ける0.75MHzのクロツ
クアパーチヤを用いたクロツクに依つて達成され
るということに注目すべきである。この場合に
は、速度トラツプ回路６０は第３図の回路６０と
等価なフリツプ―フロツプとして示された外部フ
リツプ―フロツプを経ての入力であり、これは第
1ROM４００１への選択された複数個の入力リー
ドへＱ出力をゲートへ通す。マイクロプロセツサ
４０００に用いられる論理は否定論理であり、一
方回路６０の論理は肯定論理であるということに
注目すべきである。従つて、インバータ装置６１
が極性を適当に整合するため回路６０のＱ出力と
RQM４００１との間に挿入されている。更に、
必要であれば、信号のロードを整合するために２
つ以上のインバータ６１を並列に接続してもよ
い。 上記した例、即ち選択されたマイクロプロセツ
サ４０００に於いては、４００１と示された各
ROMチツプは４ビツトの入出力ポートを形成す
る要素を含んでいる。入出力モードで作動する時
はROM４００１は回路６０から受け取つたＩ／
Ｏデータを選択されたプログラム命令に依つて径
路指定する。各ROMチツプを経てのデータの径
路指定は演算カウントを得るためマイクロプロセ
ツサの内部クロツクを介して簡単な増加処置を取
ることができるようにする。従つて特定の命令サ
イクルに基づいて、アキユムレータ区分の内容が
特定のトラツプ間隔の終りに、回路６０のオン時
間の巾を表わすカウントを含むようになされる。
次いでアキユムレータの内容はその目的に対して
入手されるランダムアクセスメモリRAM即ち４
００２へと転送され、そしてその後の正弦波信号
の際に更に別のROM４００１へ転送され、該更
に別のROMはこの場合には重み付け回路５０と
して接続されている。この更に別のROM４００
１は試験信号を介して分岐命令を中央処理装置４
００４へ印加しそれに依つてシフトレジスタ４０
０３を可能化することに依つてRAM４００２に
シフトされて出される。このシフトレジスタ４０
０３は巻線３０への信号の適当な位相変換を与え
る様に同様に利用することができる。この場合に
は、試験信号は上記で信号Ｅとして示されたよう
な積分的な60Hz交流信号と都合よく同期され得る
外部信号であり、そして上記更に別のROMのエ
ンコード機能は内部クロツクを60Hz入力に整合す
る様に即ち内部クロツクを60Hz入力に同期するよ
うに用いることができるということに注意すべき
である。 上記例より、小規模集積回路素子に関して上記
した機能が市場で入手できるマイクロプロセツサ
に於いて倍増されるような構成が可能であるとい
うことを理解すべきである。マイクロプロセツサ
に対する制約は、信号Ｅの位相変換の最小増分周
波数、乃至は60Hz信号の１゜の繰返し周波数より
著しく高いクロツク速度を含む帯域でこのマイク
ロプロセツサがクロツクされる、或いは又作動す
るということのみであることに注意すべきであ
る。 図示されたように、中央処理装置４００４には
“リセツト”と示された外部入力が与えられ、該
入力は励起された時にはマイクロプロセツサ全体
をその初期状態へクリアする。このリセツト状態
は接近センサ３５から反転用のナンドゲートを経
て信号を引き出すことに依つて達成され、上記ナ
ンドゲートはこの例に於いてはナンドゲート１０
０２と示されている。この例に於いては比較器１
５６の比較機能について特に説明がなされていな
いことに注意すべきである。これは必要な比較、
条件付きのジヤンプ並びに比較をなすのに必要と
される他の機能とを実行するための必要な命令の
組を含んだIntel MCS―４マイクロプロセツサの
データシートを検討することに依つて明らかとな
ろう。例えば、アキユムレータグループの命令に
於いて００１０として入力OPAをエンコードす
ることに依り、第３図に示した動的フリツプ―フ
ロツプ回路１５０に等価な増加累算を達成するこ
とができる。更に、１０００をエンコードするこ
とにより減少累算シーケンスを実行することがで
きる。 従つて上記の例は全ての観点に於いて一般的で
あり、制御に必要とされる位相変換速度に対する
マイクロプロセツサの内部命令実行速度即ち内部
クロツク速度に依つて主として作動する。 この点に於いては、第１図乃至第５図に示され
た回路の詳細な説明が採用される。以下の説明は
１つの特定の実施例のみを示しているに過ぎず、
適正に接続された時に作動する実際の組立体を当
業者に教示する目的で示されているということに
注意するのが重要である。特に、この詳細な説明
は現在市場で入手できる集積回路チツプを適当な
接続状態で導入することに依つて実施した、第２
図乃至５図の機能的略図を参照しようとするもの
である。 第７図に示される様に、第２図の機能的実施例
は入手できる素子を次の様に接続する事により実
際的な回路にする事ができる。この例においては
クリスタル１７６はモデル番号969でMonitor
Products Inc.によつて製造されたクリスタルの
様な10MHzクリスタルとして選択されている。こ
の形態においてはチツプピン２，３及び１０が接
地されそしてピン５が５ボルト基準電圧ｂ＋に接
続されている。クリスタルチツプ１７６の１番の
ピンの出力はテキサスインスツルメント社のモデ
ル番号7474D型フリツプ―フロツプのクロツク入
力に接続され、該フリツプ―フロツプはフリツプ
―フロツプ１８１として第２図に示された一般的
なTTL論理フリツプ―フロツプであり、その
出力はカウンタ５８０と示されたテキサスインス
ツルメント社のモデル番号SN74161同期式４ビツ
トカウンタの２番目のターミナルに接続されてい
る。この例においてはカウンタ５８０が理想的な
カウンタ１８０の１つの段を構成するという事に
注意すべきであり、カウンタ１８０は同期カウン
タ乃至はリプルカウンタとして示されたが、この
好ましい実際の応用例はこの目的に対して同期カ
ウンタを使用するという事が以下で更に明らかと
なろう。当業者にとつて明らかな様に、この型式
のカウンタはデータ入力を適正なパツチする事に
よつていかなるカウントレベルにプリセツトする
事もできる。特に、チツプターミナル３，４，５
及び６はターミナル１３，１４，１２及び１１に
おける出力をプリセツトする様に一般的なやり方
でパツチする事ができる。この形態においては、
ターミナル４及び５はプリセツトを生じる様に接
地されて示されている。カウンタ５８０の桁上げ
出力は第２のカスケード状カウンタ５８１に接続
され、該カウンタ５８１はカウンタ５８０と同様
に構成されており、ターミナル４，５及び６が接
地されている。同時に、カウンタ５８１はそのク
ロツクターミナルにおいてフリツプ―フロツプ１
８１の出力をも受け取る。この様にして、カウ
ンタ５８０と５８１との結合が一般的な８ビツト
カウンタを形成し、該カウンタはデータ入力ター
ミナルを都合のよいカウントレベルに適当にパツ
チする事によつて予めプログラムされ得る。カウ
ンタ５８１の桁上げ出力は次いでナンドゲート５
８２へと送られ、該ナンドゲート５８２はその入
力においてフリツプ―フロツプ１８１のＱ出力を
も受け取る。このナンドゲート５８２はテキサス
インスツルメント社のモデル番号AN7410ナンド
ゲートとして選択され、これは３つのターミナル
において電流を流す一般のTTLナンドゲートで
ある。この様にして、このナンドゲートは３入力
ナンドとして作動する。同様に、カウンタ５８１
の最上位ビツトはナンドゲート５８３の３つの入
力へ共通に引き出される。このナンドゲート５８
３はナンドゲート５８２と同じ様に構成される。
従つてナンドゲート５８３の出力は信号分枝体Ｐ
の連続１゜増分カウント、即ち信号P₁である。 同様に、基準クロツク信号Ｃはカウンタ５８４
及び５８５から成るｎビツトカウンタ接続体によ
つてクリスタル１７６の出力から発生される。カ
ウンタ５８４及び５８５はカウンタ５８０及び５
８１の接続体と同様にｎビツトカウンタとして接
続されたテキサスインスツルメント社モデル番号
SN74161型カウンタである。これらのカウンタ５
８４及び５８５はカウンタ５８４の桁上げがカウ
ンタ５８５を可能化するる様に一般の４ビツトの
16で除算するカウンタとしてデータターミナルに
おいてパツチされる。従つて、これら２つのカウ
ンタの結合はクリスタル１７６からの10MHz信号
の256での除算を与える。カウンタ５８５の桁上
げ出力はナンドゲート５８６の１万の入力に集め
られ、その他の入力はクリスタル１７６の反転さ
れた出力である。特に、この場合にはクリスタル
の出力はナンドゲート５８７を通して反転され
る。ナンドゲート５８６及び５８７はテキサスイ
ンスツルメント社のモデル番号SN7400を参照し
て示された一般のナンドゲートである。ナンドゲ
ート５８６の出力は一般的なリプルカウンタ即ち
除算カウンタ５９０の入力へと通過される。 このカウンタ５９０は以下で詳細に説明されそ
してその説明はカウンタ５８０及び５８１の後方
のカウンタの説明に基づく。特に、カウンタ５９
０は除算カウンタをなす様に内部で相互接続され
たフエアチヤイルドセミコンダクタ社のカウン
タ、シリーズ番号9305可変モジユロカウンタとし
て選択されている。この型式のカウンタは特定の
カウントレベルをクリア及びリセツトターミナル
にフイードバツク乃至はパツチする事により所望
のいかなるカウント長さにも選択的に構成され得
る。従つて、２つの整数処理が可能であり、そし
てこの例においては、ターミナル９をターミナル
３及び４にパツチして戻し且つカウンタのターミ
ナル５を取り出す事により、その出力において
153.6Hzの周波数を発生する事ができる。従つて
この周波数が速度トラツプ回路６０を経て速度を
クロツクする様に用いられる信号Ｃ周波数であ
る。 同様に、ナンドゲート５８２からの出力信号は
カウンタ５９０に類似して構成されたリプルカウ
ンタ５９１の入力に供給される。このリプルカウ
ンタ５９１は更に信号Ｅの零交叉点で同期され即
ち該零交叉点で周期的にリセツトされる。このリ
セツトは以下で詳細に説明する。この例において
は６で除算するものとしてセツトされたリプルカ
ウンタ５９１の出力は信号束Ｐの６゜のパルス列
即ち特に信号P₂を与える。同時に、カウンタ５９
１の特定整数ターミナルは６で除算する整数とナ
ンドゲート５９３へのカウンタ５８１の桁上げ出
力との結合において取り出される。ナンドゲート
５９３はテキサスインスツルメント社のナンドゲ
ートモデル番号SN7420即ち４エミツタナンドゲ
ートである。このナンドゲート５９３の出力はオ
アゲート５９２の入力においてフリツプ―フロツ
プ１８１の出力と共に集められる。このオアゲ
ート５９２も同じくテキサスインスツルメント社
のユニツト、特にSN7432である。オアゲート５
９２の出力は更に別のリプルカウンタ５９５のク
ロツク入力に送られ、該カウンタ５９５は信号Ｅ
の零交叉点を近似する方形波関数によつて繰返し
リセツトされる。カウンタ５９５の出力は選択さ
れた整数のリードを経て、テキサスインスツルメ
ント社のSN7400ナンドゲートであるナンドゲー
ト５９６へ送られ、該ゲートはその他方の入力に
おいてはナンドゲート５９３の反転された出力を
受け取る。特に、ナンドゲート５９３はSN7400
ナンドゲート５９４を経て反転される。ナンドゲ
ート５９６の出力はオアゲート５９７においてフ
リツプ―フロツプ１８１の出力と共に集めら
れ、フエアチヤイルドセミコンダクタ社のモデル
番号9305であるリプルカウンタ５９８へと通過さ
れる。カウンタ５９８の選択された整数のリード
はカウントによつて決定される人為的零交叉点を
生じるためテキサスインスツルメント社の
SN74107であるJKフリツプ―フロツプ５９９へ
入力を与える。この例においては、３相の人為的
信号が適当な60で除算するカウント即ち60゜カウ
ントによつて発生され、該カウントは第２のフリ
ツプ―フロツプ５７９を経て、３つのサイクル即
ち３相の60Hz交流信号に必要な120゜間隔までカ
ウントアツプ乃至は延張され得るという事に注意
すべきである。 上記で説明した様に、カウンタ５９１，５９５
及び５９８は実際の60Hz信号Ｅの零交叉点と同期
して周期的にリセツトされる。特に、これは上記
した位相検出回路即ち回路１８５によつて達成さ
れ、該回路は光学的結合によつてアイソレーシヨ
ン回路１８６から信号Ａ及びＢをフリツプ―フロ
ツプ１８７に発生する。 この例においてはフリツプ―フロツプ１８７は
プリセツト及びクリアターミナルにおいて信号Ａ
及びＢを受け取りそしてその出力がフリツプ―
フロツプ１８８のクロツク入力に接続されている
Ｄ型フリツプ―フロツプである。フリツプ―フロ
ツプ１８８のＱ出力は次いでフリツプ―フロツプ
１８９のＤ入力に接続され、該フリツプ―フロツ
プ１８９はフリツプ―フロツプ１８１の出力に
よつてクロツクされる。フリツプ―フロツプ１８
９のＱ出力は周期的即ち繰返しリセツト及びクリ
ア信号を上記リプルカウンタに与える。フリツプ
―フロツプ１８７，１８８及び１８９は代表的に
はテキサスインスツルメント社のモデル番号
SN7474であり、更に、カウンタ５８０及び５８
１のロードターミナルはフリツプ―フロツプ５７
０の出力から送られ、該フリツプ―フロツプ５
７０も又SN7474フリツプ―フロツプであり、こ
のプリセツトターミナルにおいてはナンドゲート
５８２の出力をそしてそのクリアターミナルにお
いてはナンドゲート５７１の出力を受け取る。ナ
ンドゲート５７１は更にその入力においてフリツ
プ―フロツプ１８１及び５７０のＱ出力とナンド
ゲート５８２の出力とを受け取る。従つてナンド
ゲート５７１とフリツプ―フロツプ５７０との結
合が、カウンタ５８０及び５８１を連続作動する
ための一般的なリプル桁上げ回路を形成する。 １例として、アイソレーシヨン回路１８６から
の信号Ａ及びＢは次の様に発生される。特に、信
号Ｅは位相検出回路１８５に受け取られ、その正
のターミナルはダイオード５４０のカソードと抵
抗５４５とに接続されており、該抵抗５４５は光
放射ダイオード５５０のアノードと光放射ダイオ
ード５６０のカソードとに接続されている。信号
Ｅの負のターミナルはキヤパシタ５４１を経てダ
イオード５４０のアノードに接続されそしてそこ
から抵抗５４２を経てダイオード５４３のカソー
ドと抵抗５４４の１端とに接続され、ダイオード
５４３のアノードは信号Ｅの戻りターミナルに接
続されている。抵抗５４４は位相監視のための直
流順方向バイアスレベルをセツトする５ボルト即
ちｂ＋電圧を受け取る。ダイオード５４３のアノ
ードは光放射ダイオード５５０と５６０との間の
カソード―アノード結合点へ更に接続される。光
放射ダイオード５５０及び５６０はモトローラ社
のシリーズ番号MOC―1000の如き光学的結合装
置の内部に含まれ、該装置はその他端においては
光感知トランジスタ５５１及び５６１を含んでい
る。これらのトランジスタ５５１及び５６１は適
当なコレクタ抵抗５５２及び５６２を経ての電圧
ｂ＋を基準としたエミツタ接地接続状態に構成さ
れ、そして光放射ダイオード５５０又は５６０か
ら光が放射された際に導通状態にされる。従つて
トランジスタ５５１及び５６１のコレクタ信号が
各々フリツプ―フロツプ１８７への信号Ａ及びＢ
となる。説明の目的として上記回路はアイソレー
シヨン回路１８６として前記で既に説明した。 上記説明より、２つの別々の信号が発生され、
その１方は信号Ｃとして連続的に送られるパルス
列を生じ、そして他方の信号は信号分枝体Ｐの信
号P₁及びP₂としての２つのパルス列を生じ、この
１方は周期的なリセツトパルス列でありそしても
う１方は連続的なパルス列であるという様な、本
発明の概念の１つの特定の実施態様が示された。
同時に、信号P₁及びP₂の整数結合において人為的
な位相信号が発生され、即ち信号P₃として上記し
た360゜位相信号が発生される。 エラー検出器回路４０は一般に入手できるIC
チツプを用いた１つの実施例が示された第８図を
参照して特に説明する。特に、５８及び５９で
各々示された先端（先導）ホトセンサ及び後端
（後尾）ホトセンサによつて発生された信号は
各々ターミナルTL及びTT間で取り出される。信
号TLは電圧分割器の下方の抵抗４０１間に接続
され、該電圧分割器はその上方枝路においては電
圧ｂ＋に接続された抵抗４０２を含んでいる。ダ
イオード４０３が抵抗４０１にまたがつて並列に
且つ抵抗４０２にまたがつたダイオード４０４と
直列に設置されている。これらのダイオード４０
３と４０４との間のカソード―アノード結合点は
Ｄ型フリツプ―フロツプ４０５のＤターミナルに
接続され、該フリツプ―フロツプ４０５はそのク
ロツク入力において信号Ｃを受け取る。同様に、
後端ホトセンサ５９は下方の抵抗４１１にまたが
つて接続され、該抵抗４１１は上方の抵抗４１２
と共に電圧分割器を形成し、これら抵抗間には並
列ダイオード４１３及び４１４が接続されてい
る。ダイオード４１３と４１４との間の共通結合
点はＤ型フリツプ―フロツプ４１５のＤターミナ
ルに接続され、該フリツプ―フロツプも又そのク
ロツクターミナルに信号Ｃを受け取る。フリツプ
―フロツプ４０５及び４１５はモデル番号
SN7474で示された一般型のテキサスインスツル
メント社のフリツプ―フロツプである。フリツプ
―フロツプ４０５の真の出力即ちＱ出力はフリツ
プ―フロツプ４０６のＤ入力及びフリツプ―フロ
ツプ４０７のクリアターミナルに接続され、フリ
ツプ―フロツプ４０６及び４０７はフリツプ―フ
ロツプ４０５と同様に構成されている。フリツプ
―フロツプ４０６のクロツク入力はフリツプ―フ
ロツプ４１５の出力であり、フリツプ―フロツ
プ４０７へのクロツク入力はタイミング回路７５
（第１図）により発生された信号Ｃである。この
形態においては、フリツプ―フロツプ４０５は信
号Ｃの正又は負に向う過渡状態によつて同期乃至
はクロツクされる。従つて、フリツプ―フロツプ
のＱ出力はフリツプ―フロツプ４０７のクリアタ
ーミナルを信号Ｃで同期し、かくしてシステムの
遅れ又は回路の遅れをオーバーライドする。フリ
ツプ―フロツプ４０７の出力も信号Ｃで更に同
期され、フリツプ―フロツプ４０６が同期状態で
周期的にクリアされる様にする。フリツプ―フロ
ツプ４１５の後の回路も同様に適当な相互接続に
よりフリツプ―フロツプ４１６及び４１７のクリ
アターミナル、Ｑターミナル及びターミナルの
間で接続されている。更に、フリツプ―フロツプ
４１５のＱ出力はフリツプ―フロツプ４１６のＤ
入力に接続され、該フリツプ―フロツプ４１６の
Ｑターミナルはフリツプ―フロツプ４１７のＤタ
ーミナルに接続されている。フリツプ―フロツプ
４１７のターミナルはフリツプ―フロツプ４１
６をクリアし、該フリツプ―フロツプ４１６はそ
のターミナルにおいて後述のエラーカウンタへ
ロード信号を発生する。フリツプ―フロツプ４１
５及びフリツプ―フロツプ４１７は信号Ｃによつ
てクロツクされる。然し乍ら、フリツプ―フロツ
プ４１６はフリツプ―フロツプ４０５の出力に
よつてクロツクされ、該フリツプ―フロツプ４０
５と同期される。 フリツプ―フロツプ４０５及び４１５の出力
は各々フリツプ―フロツプ４２５のＤターミナル
及びクロツク入力ターミナルに接続され、該フリ
ツプ―フロツプ４２５のＱ出力はフリツプ―フロ
ツプ４２６のＤ入力に接続されている。フリツプ
―フロツプ４２６は信号Ｃによつてクロツクさ
れ、そしてそのクリアターミナルにおいてはフリ
ツプ―フロツプ４２５のＤ入力に接続されてい
る。フリツプ―フロツプ４２６の出力はフリツ
プ―フロツプ４２５をクリアする様にフイードバ
ツクされる。従つて、フリツプ―フロツプ４０
６，４０７，４１６，４１７，４２５及び４２６
は回路４００，４１０及び４２０として各々こゝ
に示された同一の回路において接続されている。
これらの回路４００，４１０及び４２０はフリツ
プ―フロツプ４０５及び４１５の３つの重要なモ
ードの出力を合成する。こゝに形成された形態は
或る一定巾の単１出力パルスを通す様にセツトさ
れるマスタースレーブフリツプ―フロツプ形態と
一般に称する。パルスの巾は信号Ｃ上の信号パル
スの巾と特性的に同一である。 フリツプ―フロツプ４２６のＱ出力は以下の説
明に従つて用いられるべき速度ロードパルスを発
生するのに使用される。同時に、フリツプ―フロ
ツプ４２５のＱ出力はナンドゲート４２８の１方
の入力ターミナルに送られ、該ナンドゲートはそ
の他方の入力においては反転されたＣ信号を受け
取る。ナンドゲート４２８の出力はＤ型フリツプ
―フロツプ４２９のクリアターミナルに接続さ
れ、該フリツプ―フロツプ４２９はそのプリセツ
トターミナルにおいてはフリツプ―フロツプ４１
６からの出力を受け取る。従つてフリツプ―フ
ロツプ４２９は非同期装置として作動され、その
Ｑ出力においてはナンドゲート４２８とフリツプ
―フロツプ４１６の出力との特定の入力結合に
状態が依存している。フリツプ―フロツプ４２９
のＱ出力はナンドゲート４３０の１方の入力ター
ミナルに接続され、該ナンドゲートはその第２入
力においては信号Ｃを受け取る。従つてナンドゲ
ート４３０は速度トラツプ装置を経てのリード内
の遅れの差に依存しているので、このナンドゲー
トは回路１５０において説明された動的フリツプ
―フロツプの機能を果たす。ナンドゲート４３０
の出力は信号Ｖであり、即ち速度トラツプ装置上
を通り過ぎる列車の時間巾即ち列車の局所的速度
を表わしているクロツクバーストである。ナンド
ゲート４３０から発生されたこのクロツクバース
ト信号は各々４５１，４５２，４５３と示された
３つの４ビツトカウンタのクロツク入力へ並列に
供給される。カウンタ４５１，４５２，４５３の
ロードターミナルはフリツプ―フロツプ４２９の
プリセツトターミナルへそして同時にフリツプ―
フロツプ４１６のターミナルへ結合される。こ
れらのカウンタ４５１，４５２，４５３はテキサ
スインスツルメント社のカウンタ、モデル番号
SN74161の様な同期式２進カウンタであり、１方
Ｄ型フリツプ―フロツプと示されたフリツプ―フ
ロツプは全て一般的なテキサスインスツルメント
社のモデル番号SN7474フリツプ―フロツプであ
る。この説明部分で参照したナンドゲートはテキ
サスインスツルメント社で製造されたSN7400ナ
ンドゲートである。 カウンタ４５１，４５２，４５３は所望のカウ
ントにプログラムすることのできるｎビツトカウ
ンタを形成する様にカスケード状に相互接続され
ている。 特に、カウンタ４５１のデータ入力はエンコー
ド化マトリクス４５５に結合され、該マトリクス
はカウンタ４５１への所望のデータ入力を達成す
るために外部パツチング接続がなされ得るところ
のダイオードマトリクス又はパツチングボートで
ある。同様に、カウンタ４５２及び４５３のデー
タターミナルは適当にデータをプリセツトするた
めのコード化マトリクス４５６に接続され、マト
リクス４５５及び４５６は上記理想的なマトリク
ス１５８を形成する様に結合される。 カウンタ４５１，４５２及ぼ４５３の出力は
各々４５８，４５９及び４６０と示された別のカ
ウンタの並列結合体を経て回路４１０によつて発
生される後端ホトセンサパルスで同期される。カ
ウンタ４５８，４５９，４６０はカスケード状相
互接続を形成しない事以外は全ての観点において
カウンタ４５１，４５２，４５３と同一であり、
従つてこの例においてはそのデータ入力において
カウンタ４５１乃至４５３の対応出力を受け取る
一般のバツフアとして働く。このバツフア作用は
フリツプ―フロツプ４２６に発生されたパルスを
これらカウンタの対応クロツクターミナルに並列
接続する事によつてフリツプ―フロツプ４２６の
速度ロード信号に同期される。同時に、カウンタ
４５８，４５９及び４６０はこれらのクリア及び
ロードターミナルにおいては接近検出器回路によ
り発生された信号Ｚ、即ちフリツプ―フロツプ１
４２のターミナルに結合されている。この様に
して、これらカウンタは各列車の通過の終りにお
いて、接近検出器の後ろのワンシヨツト回路乃至
は遅延回路に発生されたカウントの終りに各々ク
リアされる。それ故、カウンタ４５８，４５９及
び４６０の各出力信号は列車が速度トラツプ装置
内にある時間巾に対応するカウントを並列に発す
る。 従つて、カウンタ４５８，４５９及び４６０の
出力ターミナルはトラツプ装置の時間巾内に累積
されたパルスバーストに対応する最下位から最上
位までのビツト出力を左から右へと与える。第３
図に示された様に、カウンタ４５１，４５２及び
４５３はカウンタ４５８，４５９及び４６０と結
合されて理想的なカウンタ１５５を形成する。区
別の別宜上、理想的なカウンタはmsb（より上位
ビツト）と示された並列信号の群とlsb（より下
位のビツト）と示された並列信号の別の群とを発
生するものとして第３図に示された。コード化マ
トリクス４５５及び４５６は第３図の理想的なマ
トリクス１５８に対応する。 上記で既に述べた様に、より上位ビツトの信号
リードmsbは、乗物に対してリニアな制御が与え
られるところの制御範囲即ちプラス及びマイナス
の飽和限界をセツトする。位相変換される即ちリ
ニアな制御は最下位ビツトに発生されたカウント
に基づいて与えられる。この例においては、カウ
ンタ４５９及び４６０の出力ターミナルがより上
位ビツト（msb）に対応しそしてカウンタ４５８
がより下位ビツト（lsb）に対応するという様な
対応関係が与えられる。 カウンタ４５８，４５９及び４６０はフリツプ
―フロツプ４２６からの状態信号に基づいてバツ
フアとして本質的に作動する。従つてこれらのカ
ウンタからのデータ出力は回路４２０からのパル
ス出力に対応乃至は一致する出力であるのが適当
である。回路４２０は速度トラツプ装置の先端セ
ンサ５８及び後端センサ５９間の過渡信号を各々
置数するフリツプ―フロツプ４０５及び４１５の
出力の適正な結合に応答する様に選択される。
回路４２０はフリツプ―フロツプ４２５において
は先端ホトセンサ５８即ちフリツプ―フロツプ４
０５の補数によつてセツトされそして後端ホト
センサ即ちフリツプ―フロツプ４１５の補数に
よつてクロツクされ、そしてフリツプ―フロツプ
４０５及び４１５はクロツク信号Ｃで同期され
る。フリツプ―フロツプ４２６の出力であるとこ
ろのこの回路４２０の出力の１クロツクパルス長
さのパルスが予め設定可能なカウンタ４５８，４
５９，４６０を可能化するに用いられる。 これらカウンタ４５８，４５９，４６０はカウ
ンタ４５１，４５２，４５３のカウントをストア
するレジスタとして用いられ、カウンタ４５１，
４５２，４５３をして自由に他の乗物の速度を計
算せしめる様にする。カウンタ４５８，４５９，
４６０がフリツプ―フロツプ４２６の出力で可能
化された時はこれらはカウンタ４５１，４５２，
４５３の最終のカウンタである予めセツトされた
値を保持しており乗物速度を表わすことになる。
従つて、乗物が速度トラツプ装置を通過した後に
のみカウンタ４５８，４５９及び４６０が可能化
される。カウンタ４５８，４５９及び４６０は更
に周期的にクリアされ、即ちカウンタ１４３によ
り発生されるビツト間隔内でクリアされる。特
に、カウンタ１４３はフリツプ―フロツプ１４１
の出力によつてクロツクされ、該フリツプ―フ
ロツプは上記した様に信号分枝体Ｐの360゜信号
P₃によつてクロツクされる２で除算するフリツプ
―フロツプである。フリツプ―フロツプ１４１は
そのプリセツトターミナルにおいて接近検出器回
路に接続され、該接近検出器回路は接近センサ３
５間に接続されたダイオード４３３と４３４とに
各々並列な抵抗４３１及び４３２を備えている。
前記で説明したダイオード回路に類似したダイオ
ード４３３と４３４との間に発生される信号は前
記した接近検出器の信号Ｘである。この信号Ｘは
フリツプ―フロツプ１４２をプリセツトし、該フ
リツプ―フロツプ１４２はそのターミナルにお
いて、ナンドゲート４３５により反転される信号
Ｚをカウンタ４５１，４５２，４５３及び４５
８，４５９，４６０のクリアターミナルに発生す
る。 第９図及び１０図に示されている様に、lsb及
びmsb信号リードは次の様にして適正にデコード
される。第９図に示された回路図により、カウン
タ４５９及び４６０からのmsb信号リードは対応
４ビツト加算器各々４６９及び４７０に供給され
る。これらの加算器４６９及び４７０はテキサス
インスツルメント社によつて製造された加算器モ
デル番号SN7483の如き一般的な４ビツト２進加
算器である。この形態においては、加算器４６９
及び４７０の加算ターミナルがmsbデータリード
に結合される。被加算数ターミナルは接地されて
いる。これらの２つの加算器は通常のやり方で桁
上げ出力を相互接続する事によりｎビツト型加算
器になる様接続され、そしてこれら加算器のデー
タ出力は２つの比較器各々４７１及び４７２のデ
ータ入力へ並列に取り出される。比較器４７１及
び４７２はフエアチヤイルドセミコンダクタ社に
よつて製造された比較器9324の様な一般型比較器
である。比較器４７１はそのＢ即ち第２入力にお
いてはパツチングマトリクス４７３に接続され、
該マトリクスは速度トラツプ領域内の粗速度基準
を更に調整できる様にする。比較器４７２はＢリ
ードが接地されており、従つて本質的に“Ｏ”に
対して比較をなす。比較器４７２のＡ＞Ｂターミ
ナルはナンドゲート４７６を経て反転されてフリ
ツプ―フロツプ４７５のクリアターミナルに接続
される。フリツプ―フロツプ４７５の出力は、
直列接続された比較器への入力がＢ入力即ちパツ
チングマトリクス４７３からの入力よりも大きい
場合に１最下位ビツトだけ加算器を増加するため
加算器４６９の入力へ再循環される。比較器４７
２とフリツプ―フロツプ４７５との結合は、上記
した１を加算する繰返し循環周期内にＡ＞Ｂター
ミナルの比較器出力がＡ＜Ｂターミナルの出力に
復帰しない限りはＱ又は状態のいずれかに留ま
る様なラツチの作用をなす。Ｑ及び出力は各々
２つの対応ナンドゲート４７７及び４７８に接続
され、これらナンドゲートは他方の入力において
は比較器４７２からのＡ＞Ｂ信号を収集する。ナ
ンドゲート４７８及び４７７の出力信号は各々対
応ナンドゲート４８０及び４７９においてナンド
ゲート４７６及び４７４の出力信号と共に収集さ
れる。ナンドゲート４７９及び４８０はカウンタ
４５８からの最下位ビツト又はより下位のビツト
カウントが正カウントであるか又は負カウントで
あるか、即ち順方向カウントであるか又は逆方向
カウントであるかをセツトする弁別ナンドゲート
である。この様にして、lsbリードの精度乃至は
スケールが適当な極性選択により２の係数だけ増
加される。 比較器４７１及び４７２は接近センサ回路から
のＧ信号（第３図）の作用によつて可能化され
る。Ｇ信号の適当な位相定めをなすため、インバ
ータが直列に挿入され、かゝるインバータはナン
ドゲート４８５の様にして形成される。 カウンタ４５８からのより下位のビツトlsbの
リードは第１０図の回路に接続される様に取り出
されている。特に、第１０図の回路は第１図の重
み付け回路５０に対応し、そしてこの回路５０は
第４図に理想的な素子の形態で示されている。こ
の例においては上記回路のための実際の回路チツ
プが組み込まれている。特に、lsb信号分枝体は
マルチプレクサ３０１の入力に接続され、該マル
チプレクサはそのストローブターミナルにおいて
は接近検出器回路即ち信号Ｚに接続されそしてそ
の選択ターミナルにおいては比較器４７２からの
Ａ＝Ｂ信号に接続されている。マルチプレクサ３
０１はSN74157というモデルでテキサスインスツ
ルメント社により製造されたマルチプレクサの様
な一般型のチツプマルチプレクサであり、これは
ストローブ入力に従つてデータの２つの組を交互
に選択する。マルチプレクサ３０１への別の入力
はこのマルチプレクサ３０１が全て高状態である
か又はカウンタ４５８からのlsb信号結合体を受
け取るかのいずれかである様に、電圧ｂ＋から発
生される高状態に固定される。マルチプレクサ３
０１の出力は何らかの公知のエンコーダであるエ
ンコーダ３０２に接続され、これはこの場合には
ROM装置として選択されている。この説明の目
的として、ROM装置はメタルマスキングの様な
適当な技術によつて状態が固定された本質的的な
メモリ装置と考えられ、マルチプレクサ３０１の
交互にストローブがアドレスの増加を達成する。
従つてこのROM装置は入力に発生された特定ア
ドレスに対応する出力を選択し、この意味では一
般のエンコーダとして作動する。この例において
所望されるのは４ビツト２進データを８ビツトの
２進精度に変換する事である。これは４ビツト入
力を何らかの結合状態にある一般の論理ゲートに
関して適当に展開する事により一般に行う事がで
きる。第１５図を参照として説明する様に、いか
なる180゜の位相間隔にも16個の別々な位相変換
間隔があり、これらの間隔は全て90゜の中心に間
して対称的に等しくない長さである。従つて、16
から64への論理展開が、エンコードを確立するの
に必要な全てである。なぜならば、90゜より上で
補数関数を使用できるからである。この応用例に
おいては、モデルSN74188でテキサスインスツル
メント社によつて製造されたROM装置が選択さ
れている。というのは、そのデータ出力が８ビツ
ト２進形態にあり、従つて128のレンジを与える
からである。このレンジは信号Ｈによつて示され
たROM装置への半電力接続によつて更に拡張さ
れ得る。ROM装置への入力はせいぜい16個の
別々の整数を定める事ができるだけであるが、位
相変換の精度がROM装置からの最小増分の微細
程度に依存しているのでその出力は当然より微細
な形態でなければならないという事を注意すべき
である。 第１０図を参照すれば、エンコーダ３０２から
128のカウントを形成する様に結合される各々の
８本の出力リードは２つの直列接続された４ビツ
トカウンタ３０３及び３０４のプリセツトターミ
ナルに送られ、これらのカウンタはテキサスイン
スツルメント社のモデルSN74161同期カウンタと
して選択される。カウンタ３０３及び３０４はカ
ウンタ３０３がカウンタ３０４へ桁上げするｎビ
ツトカウンタとして接続されている。カウンタ３
０４の桁上げターミナルは１゜信号P₁と共にナン
ドゲート３０５に集められる。同時に、この１゜
信号P₁はカウンタ３０３及び３０４のクロツクタ
ーミナルに接続される。従つてカウンタ３０３及
び３０４はROMエンコーダ３０２からのデータ
入力によつてセツトされる所定カウントにおいて
ゲート３０５へ桁上げを生じる。 ゲート３０５の出力は２つのＤ型フリツプ―フ
ロツプ３０６及び３０７のクロツク入力に並列に
供給される。フリツプ―フロツプ３０６はそのＱ
出力をカウンタ３０３及び３０４のクリアターミ
ナルに接続する。然し乍ら、フリツプ―フロツプ
３０７は信号P₁によつてプリセツトされ、従つて
先端過渡状態と同期される。フリツプ―フロツプ
３０７のＱ出力はカスケード状に接続された複数
個のリプルカウンタ、特にリプルカウンタ３０
８，３０９，３１０のクリアターミナルに接続さ
れる。これらのリプルカウンタ３０８，３０９，
及び３１０はフエアチヤイルドセミコンダクタ社
のモデル9305による可変モジユロカウンタであ
る。第１の段即ちリプルカウンタ３０８へのクロ
ツク入力はP₁信号から受け取られ、カウンタ３１
０はその適当なモジユロピンにおいて360゜の交
流信号ごとに出力に対してセツトされる。この信
号はアンドゲート１６３及び１６４に接続された
オアゲート３１１において信号P₃と共に集めら
れ、上記アンドゲート１６３及び１６４はナンド
ゲート４７９及び４８０からゲートSCR１６５
及び１６６（第４図）への各出力を受け取る。更
にこの例においては、ゲート３０５はテキサスイ
ンスツルメント社のSN7400ゲートであり、フリ
ツプ―フロツプ３０６及び３０７はテキサスイン
スツルメント社のSN7474フリツプ―フロツプで
あり、オアゲート３１１は上記した目的に対して
はテキサスインスツルメント社のSN7402オアゲ
ートである。 本発明のシステムの動作は第１図及至１０図を
参照しそして第１１図及至１５図に示したタイミ
ングチヤート及び機能を特に参照として以下に説
明する。第１１図に示されている様に、速度の測
定は巾の等しい連続パルス連鎖として示されたク
ロツク信号Ｃによつて行われる。そのすぐ下には
信号Ｚの補数であると示された信号があるが、
これは第８図のフリツプ―フロツプ１４２によつ
て発生されたものである。２つのホトセンサ５８
及び５９の過渡信号が信号TL及びTTとして示さ
れており、これらの信号はそのすぐ下にある信号
TCL及びTCTとして示された信号を形成するた
めフリツプ―フロツプ４０５及び４１５を介して
信号Ｃと同期される。次の２つの信号チヤートは
フリツプ―フロツプ４１６及び４１７のＱ出力に
対応するFCL及びFCT信号である。次の２つの
信号チヤートはフリツプ―フロツプ４２５及び４
２６のＱ出力に対応する信号であり、従つてQ₄₂₅
及びQ₄₂₆と示されている。ナンドゲート４２８の
出力はフリツプ―フロツプ４２９を状態にする
ストツプ・クロツク信号SCとして示されてい
る。フリツプ―フロツプ４２９は信号チヤート
FCLの先端でもあるフリツプ―フロツプ４１６
の出力によつてＱ状態に至らされる。フリツプ
―フロツプ４２９のＱリード即ちＱターミナルは
クロツク制御信号CCとして示されており、これ
は第３図の動的フリツプ―フロツプ回路１５０を
通してパルスバーストを通過できる様にし或いは
又ナンドゲート４３０（第８図）を経てパルスバ
ーストを通過できる様にする。上記では信号Ｖ
（第３図）と示されたこのパルスバースト信号は
４ビツトカウンタ４５１，４５２及び４５３のク
ロツク入力に並列に通過される。これらの４ビツ
トカウンタ４５１，４５２及び４５３に累積され
たパルスバーストはパルスQ₄₂₆を受け取つた際に
カウンタ４５８，４５９及び４６０へと転送さ
れ、そして信号SCの終りと信号Ｚの終りとの間
に形成された時間巾即ちアパーチヤ中に信号分枝
体lsb及びmsbを生じる並列カウント出力として
維持される。従つて信号Ｚはインバータ４３５を
経て、カウンタ４５８，４５９及び４６０を周期
的にリセツト即ち周期的にクリアする様に働く。
信号Q₄₂₅及びQ₄₂₆はパルスカウントの終りを信号
Ｃのパルス極性に同期させ、従つてパルスの整数
カウントに対応する適当な丸めを与える。 第１３図を参照する事により、第７図に示した
タイミング事象を以下に説明する。第７図にフリ
ツプ―フロツプ１８１の出力は信号Ｏとして示
されており、これは４ビツトカウンタ５８０の第
１の２進ビツトレベルにおいて1/2Ｏ信号に変換
される。1/2Ｏ信号のすぐ下のチヤートはこのカ
ウンタ５８０の1/4、、1/8及び1/16O2進ビツトで
ある。カウンタ５８０の桁上げはカウンタ５８１
に接続され、４つの下方の曲線即ちチヤートが
各々1/16、1/32、1/64及び1/128Ｏを示してい
る。この様にして、カウンタ５８０及び５８１を
介して1/128の除算が実行される。カウンタ５８
１の桁上げはナンドゲート５８２においてフリツ
プ―フロツプ１８１のＱ出力と共に集められ、従
つてフリツプ―フロツプ５７０とゲート５７１と
のリプルスルー桁上げループを与え、該ループは
１゜の時間増分即ち46.2マイクロ秒時間をより等
しく近似するため短いロードカウント即ち１単位
カウント信号OSを加算する。従つて、1/128Ｏ信
号が上記で信号P₁と示した信号Ｅの１゜の位相増
分を近似する。リプル桁上げ回路を通しての信号
パルス調整に対応する信号OSは２つの４ビツト
カウンタの整数除算を整合するために必要である
という事に注意されたい。従つて、これは10MHz
のクリスタルを特定的に選択したために必要であ
るに過ぎず、クリスタル周波数素子及びカウント
長さの別の選択が達成され得る場合には必要では
ない。 第１２図においては、１゜のパルス信号P₁が、
信号1/2P₁として示されている様に２で除算さ
れ、この信号はリプルカウンタ５９１の２で除算
するセグメントに発生される。その次のチヤート
は６゜信号P₂に対応する、６で除算するカウント
を形成する様スタガ状にされた２による除算及び
４による除算のチヤートである。２による除算及
び４による除算のスタガ状にされた信号は各々リ
プルカウンタ５９１の選択された出力ターミナル
に対応する1/2Ｒ及び1/2Ｐ信号として示されてお
り、これは信号チヤートQ₁及びQ₂に示された５
による除算のスタガによつて30゜位相増分信号に
変換され、そしてその後カウンタ５９５において
更に２で除算されて60゜位相増分信号に変換され
る。30゜及び60゜の位相増分信号は180゜位相増
分信号を形成するため信号トレースQ₃において
合成される。この180゜信号は次いで信号チヤー
トQ₄において、信号Ｅに等しい人為的60Hz交流
信号の零交叉点を形成する360゜信号に変換され
る。上記した信号は各々カウンタ５９５及び５９
８において発生される。 更に第１４図に示される様に、カウンタ５９
１，５９５及び５９８はフリツプ―フロツプ１８
７，１８８及び１８９により信号Ｅの零交叉点と
同期される。第１４図の第２番目に信号CLとし
て示されたフリツプ―フロツプ１８９のＱ出力は
カウンタ５９１，５９５及び５９８を繰返しクリ
アする。この信号CLは上記で説明したシフトレ
ジスタ機能に対する位相同期をセツトもする。特
に、lsbリードはカウンタ３０８，３０９及び３
１０をシフトレジスタとして駆動する様にROM
３０２（第１０図）を通して変換され、これらカ
ウンタはROM３０２から特定カウントが発生さ
れた際に適当なゲート関数を第４図のSCR１６
５及び１６６にシフトして出す。 第１５図に示された例によれば、パルスバース
トＶによつて発生された個々のレベルのカウント
が巻線３０への交流信号の位相変換中に電力の
ほゞ等しい増分に変換されるという事が示されて
いる。第１５図の座標は乗物の駆動力を示す100
％の縦軸と交流信号Ｅの位相角０゜乃至180゜の
横軸として示されており、該軸に亘つて波形Ｗと
示された正弦波関数の半サイクルが描かれてい
る。この波形は０゜と180゜との間又は90゜と180
゜との間でt₁乃至t₁₆と示された16個の個別間隔に
細分化されて示されている。位相変換の別のやり
方はROM３０２への半電力ターミナルによつて
容易になされるという事に注意すべきである。こ
の様にして、１の利得係数又は1/2の利得係数の
２つの個別の利得レベルがシステムを通して与え
られ、システムの応答性に或る程度の選択性を与
える。かゝる利得の選択は速度エラーが臨界より
小さいか又はより大きい場合に利得を減少又は増
加できる様にする。列車の速度が零に接近すると
ころの停車位置につく作動においてはエラーがよ
り小さい一定状態であり得るから従つてより低い
利得は許容できるという事を注意すべきである。 上記したシステムの説明は第１５図の関数を定
める様にコード化された特定のROMを参照する
事によつてなされた。ROM３０２の如きメモリ
装置をコード化するやり方は多数あるが、その機
能は第１６図を参照する事によつて最もよく説明
される。 第１６図においては、マルチプレクサ３０１を
経た４ビツトlsb入力がROMを経て８ビツトの精
度の出力に変換される間の論理的な展開が示され
ている。この様にして、例えマルチプレクサ３０
１の出力が本質的にアドレス呼び出し出力であつ
ても、その動作は全く一般のゲートで形成された
一般型エンコーダの入力に対して実質的に類似し
ている。この説明の目的として、入力には出力の
16個の個別の状態に対応する16個の個別の状態が
ある。これらの状態はテキサスインスツルメント
社のSN74154デコーダの様な４―16ラインデコー
ダ６００によつて発生され、次いでナンドゲート
６０１―６０８の入力で合成され、次の様なコー
ドフオーマツトを生じる。

【表】 上記説明より、限界内で作動するデータサンプ
ル式システムがリニアサーボ装置の全ての特性を
効果的に倍増できる様な好都合な技術が開発され
たということが今や明らかであろう。更に、かく
して開発されたシステムは０゜及び180゜に交点
により大きな位相変換増分を割当て然して90゜付
近の位相変換間隔を減らす事によつて位相変換シ
ステムの従来の非リニア性を除外する。これら全
ての特徴は従来のシステムを用いて標準ICチツ
プによつて達成される。 本発明の技術思想から逸脱せずに上記の詳細な
説明に関して多数の変更及び修正がなされ得ると
いう事は明らかである。

【図面の簡単な説明】

第１図は本発明によつて構成された制御システ
ムのブロツクダイヤグラム、第２図は本発明によ
つて構成されそして第１図の制御システムに用い
られるクロツク回路の理想的な図、第３図は本発
明によつて構成されそして第１図の制御システム
に用いられるエラー検出回路の理想的な図、第４
図は第１図の制御システムに用いられる位相変換
回路の図、第５図は第１図に示した型式の複数個
のシステムの１つの論理相互接続を示す図、第６
図は第１図に示した制御システムの別の実施例を
示す図、第７図は第２図の理想的な回路の１つの
実施例を示す回路図、第８図は第３図の理想的な
回路の１つの実施例を示す回路図、第９図は第４
図に示した比較器の１つの実施例の回路図、第１
０図は第１図、３図及び４図の回路部分の相互接
続を示す１つの実施例の回路図、第１１図は第２
図及び３図の選択された素子のタイミング図、第
１２図は第２図及び３図の他の選択された素子の
タイミング図、第１３図は第２図及び３図の動作
を示す更に別のタイミング図、第１４図は第３図
の回路の位相ジヤム関数を示すタイミング図、第
１５図は第１図の回路５５によつて達成される位
相変換の図、第１６図は第１０図において達成さ
れるエンコード機能の論理図である。 １１，１２，１３……乗物、１５……２次回
路、２５……案内路、３０……巻線、３５……接
近センサ、４０……エラー検出器回路、４５……
ひなぎくの花輪形回路、５０……重み付け回路、
５５……位相変換回路、５８，５９……光感知装
置、６０……速度トラツプ回路、７５……クロツ
ク回路。

Claims (1)

1. 【特許請求の範囲】 １ 案内路と、 交流電気を発生する電源と、 上記案内路に沿つて進む様に配置された乗物
   と、 上記乗物の下面に装着されたリニア誘導電動機
   の２次回路と、 上記案内路に配置された複数個のリニア誘導電
   動機の１次巻線セグメントと、 上記乗物の速度を決定しそしてそれからデジタ
   ル速度信号を発生するための速度トラツプ手段
   と、 上記速度信号を基準信号に対して比較しそして
   所定速度からの上記乗物の速度のずれを決定する
   ための比較手段と、 上記巻線セグメントの対応する１つに組み合わ
   される関係で各々配置され、そして所定の速度か
   らの上記乗物の速度の上記ずれに電力が比例する
   様に上記交流電気を上記巻線セグメントへ順次切
   換える様に作動的に接続された複数個の制御手段
   と、 上記乗物が所定速度に達した後、上記比較手段
   に感じて上記乗物速度を制御する重み付け回路手
   段であつて、上記比較手段の出力を上記制御手段
   へ入力するため予め選択した信号に変換する重み
   付けマトリクスを有するメモリ手段を含む重み付
   け回路手段と、 上記制御手段の対応するものと組み合わされる
   関係で配置され、上記乗物が上記２次回路と上記
   巻線セグメントの対応するものとの間で電磁誘導
   関係に上記案内路上に位置した時に上記巻線セグ
   メントの上記対応するものと上記制御手段の上記
   対応するものとの間の接続を完成しそして上記制
   御手段の選択された他のものは同時に不能化する
   複数個の接近手段、とを具備することを特徴とす
   る乗物推進システム。 ２ 上記制御手段は 上記案内路の或る選択された増分に亘つて上記
   乗物が通過する時間巾を感知する様に配置された
   速度トラツプ装置と、 所定周波数の基準発振信号源と、 上記トラツプ装置及び上記基準源に接続され、
   上記速度トラツプ装置上を上記乗物が通過する時
   間巾に一致する上記発振信号のバーストを通過さ
   せるためのゲート手段と、 上記ゲート手段からの出力信号を受け取る様に
   接続され、上記ゲート手段に依つて通過された発
   振信号の数を表わす出力信号を発生するためのカ
   ウント手段と、 上記カウント手段に接続され、その出力信号を
   所定のカウントに対して比較しそしてそれらの間
   の差を表わすエラー信号を発生する比較手段と、 上記エラー信号を受け取る様に接続され、上記
   交流信号と同期して、上記交流信号と上記巻線セ
   グメントとの間に導通路を周期的に完成するため
   の切換手段とを備えている特許請求の範囲第１項
   記載のシステム。 ３ 上記切換手段は上記エラー信号と上記巻線セ
   グメントとの間に挿入された重み付け手段であつ
   て、上記巻線セグメントに依つて発生される推進
   力と上記エラー信号との間に比例関係を与えるた
   め上記導通路を完成する時間巾を制御するための
   重み付け手段を含んでいる特許請求の範囲第２項
   記載のシステム。