JPS6235156B2 - - Google Patents
Info
- Publication number
- JPS6235156B2 JPS6235156B2 JP6885580A JP6885580A JPS6235156B2 JP S6235156 B2 JPS6235156 B2 JP S6235156B2 JP 6885580 A JP6885580 A JP 6885580A JP 6885580 A JP6885580 A JP 6885580A JP S6235156 B2 JPS6235156 B2 JP S6235156B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- counter
- computer
- pulse input
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004913 activation Effects 0.000 claims description 3
- 238000013480 data collection Methods 0.000 claims 3
- 238000005070 sampling Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009532 heart rate measurement Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
【発明の詳細な説明】
本発明は複数のパルスレートを電子計算機に読
込むデータ収集装置に関するものである。
込むデータ収集装置に関するものである。
電子計算機にパルス入力装置を接続し、パルス
入力装置に入力されるパルス数を一定周期で計算
機に入力し、単位時間あたりのパルス数すなわち
パルスレートから種々の物理量を求める計測法が
従来より行なわれている。
入力装置に入力されるパルス数を一定周期で計算
機に入力し、単位時間あたりのパルス数すなわち
パルスレートから種々の物理量を求める計測法が
従来より行なわれている。
第1図にパルスレートを収集する従来の方法を
示す。第1図において、電子計算機1にn台のパ
ルス入力装置2−1〜2−nが接続され、各パル
ス入力装置はその内部のカウンタによつてそれぞ
れの入力パルスを計数している。
示す。第1図において、電子計算機1にn台のパ
ルス入力装置2−1〜2−nが接続され、各パル
ス入力装置はその内部のカウンタによつてそれぞ
れの入力パルスを計数している。
第2図にその計数状態を示す。第2図に於いて
Tはサンプル周期、△T′は電子計算機が1つの
カウンタを0にクリアするのに要する時間、△T
は電子計算機が1つのカウンタの値を読み込みそ
の値をメモリに保存し、更にカウンタを0にクリ
アするのに要する合計時間、C1〜Coはパルス入
力装置2−1〜2−nのカウント値である。
Tはサンプル周期、△T′は電子計算機が1つの
カウンタを0にクリアするのに要する時間、△T
は電子計算機が1つのカウンタの値を読み込みそ
の値をメモリに保存し、更にカウンタを0にクリ
アするのに要する合計時間、C1〜Coはパルス入
力装置2−1〜2−nのカウント値である。
電子計算機1はサンプリング開始時刻になると
パルス入力装置2−1より順次そのカウンタを0
にクリアする。パルス入力装置2−1〜2−nは
パルスの計数を行ないT秒後に電子計算機1はパ
ルス入力装置2−1よりそのカウンタの値を読み
込んでメモリに保存し、更にカウンタを0にクリ
アする。次にT+△T秒後にパルス入力装置2−
2に対して同様の処理を行ない順次同様にして最
後にT+(n−1)△T秒後にパルス入力装置2
−nに対して同様の処理をして1周期のサンプリ
ングを終了する。
パルス入力装置2−1より順次そのカウンタを0
にクリアする。パルス入力装置2−1〜2−nは
パルスの計数を行ないT秒後に電子計算機1はパ
ルス入力装置2−1よりそのカウンタの値を読み
込んでメモリに保存し、更にカウンタを0にクリ
アする。次にT+△T秒後にパルス入力装置2−
2に対して同様の処理を行ない順次同様にして最
後にT+(n−1)△T秒後にパルス入力装置2
−nに対して同様の処理をして1周期のサンプリ
ングを終了する。
以上のようにしてパルス入力装置2−1より順
次2−nまでT秒毎にサンプリングを行なうが、
この場合は、各パルス入力装置2−1〜2−nが
パルスを計数する時間は△T秒ずつずれており、
また△Tが電子計算機の実行時間に依存して各パ
ルス入力装置に対してまつたく同一とはならない
ので、各パルスの計測の同時性と各パルスの計測
時間の等間隔性を得ることが出来ないという問題
がある。
次2−nまでT秒毎にサンプリングを行なうが、
この場合は、各パルス入力装置2−1〜2−nが
パルスを計数する時間は△T秒ずつずれており、
また△Tが電子計算機の実行時間に依存して各パ
ルス入力装置に対してまつたく同一とはならない
ので、各パルスの計測の同時性と各パルスの計測
時間の等間隔性を得ることが出来ないという問題
がある。
本発明は上記問題点を考慮してなされたもの
で、各パルス入力装置がパルスを計数する時間の
同時性及び等間隔性を保ちながらパルスレートを
電子計算機に入力できる合理的なパルスレートの
データ収集装置を提供するものである。
で、各パルス入力装置がパルスを計数する時間の
同時性及び等間隔性を保ちながらパルスレートを
電子計算機に入力できる合理的なパルスレートの
データ収集装置を提供するものである。
以下本発明を第3図に示す一実施例について説
明する。第3図において電子計算機1にはn台の
パルス入力装置2−1〜2−n及びタイミング信
号発生装置3が接続されている。タイミング信号
発生装置3はあらかじめ電子計算機1より設定さ
れたタイミングで各パルス入力装置2−1〜2−
nに対し、それらの入力を禁止及び許可する指令
を同時に並列に発する。又入力禁止指令を発する
ときは同時に電子計算機1に対して割り込み指令
を発する。電子計算機1は割込み指令を受け付け
ると、パルス入力装置2−1より2−nまで順次
そのカウンタを読み込む。
明する。第3図において電子計算機1にはn台の
パルス入力装置2−1〜2−n及びタイミング信
号発生装置3が接続されている。タイミング信号
発生装置3はあらかじめ電子計算機1より設定さ
れたタイミングで各パルス入力装置2−1〜2−
nに対し、それらの入力を禁止及び許可する指令
を同時に並列に発する。又入力禁止指令を発する
ときは同時に電子計算機1に対して割り込み指令
を発する。電子計算機1は割込み指令を受け付け
ると、パルス入力装置2−1より2−nまで順次
そのカウンタを読み込む。
以下第4図、第5図及び第6図を用いて本発明
を詳細に説明する。第4図に於いてTc(秒)は
パルス入力装置2−1〜2−nによつてパルスを
計数する時間、Iはタイミング発生装置3がパル
ス入力装置2−1〜2−nに対して発するその入
力の許可又は禁止指令でありIが“1”の時は入
力の禁止、Iが“0”の時は入力の許可の指令と
なる。
を詳細に説明する。第4図に於いてTc(秒)は
パルス入力装置2−1〜2−nによつてパルスを
計数する時間、Iはタイミング発生装置3がパル
ス入力装置2−1〜2−nに対して発するその入
力の許可又は禁止指令でありIが“1”の時は入
力の禁止、Iが“0”の時は入力の許可の指令と
なる。
第5図にサンプリングを開始する前に電子計算
機1が行なう処理の流れを示す。タイミング信号
発生装置3からはパルス入力装置2−1〜2−n
にその入力を禁止する指令が発せられている。こ
の状態で電子計算機1はパルス入力装置2−1〜
2−nに対してカウンタをクリアする指令を発
し、タイミング信号発生装置3に時間T,Tcを
設定し、更にタイミング信号発生装置3に起動指
令を発する。
機1が行なう処理の流れを示す。タイミング信号
発生装置3からはパルス入力装置2−1〜2−n
にその入力を禁止する指令が発せられている。こ
の状態で電子計算機1はパルス入力装置2−1〜
2−nに対してカウンタをクリアする指令を発
し、タイミング信号発生装置3に時間T,Tcを
設定し、更にタイミング信号発生装置3に起動指
令を発する。
タイミング信号発生装置3は起動指令を受信し
たらパルス入力装置2−1〜2−nに対して入力
許可指令を発する。パルス入力装置2−1〜2−
nは入力許可指令を受けると入力パルスの計数を
開始する。タイミング信号発生装置3は起動指令
受信後Tc秒経過したらパルス発生装置2−1〜
2−nに対して入力禁止指令を発し、又同時に電
子計算機1に割み込み指令を発する。
たらパルス入力装置2−1〜2−nに対して入力
許可指令を発する。パルス入力装置2−1〜2−
nは入力許可指令を受けると入力パルスの計数を
開始する。タイミング信号発生装置3は起動指令
受信後Tc秒経過したらパルス発生装置2−1〜
2−nに対して入力禁止指令を発し、又同時に電
子計算機1に割み込み指令を発する。
パルス入力装置2−1〜2−nは入力禁止指令
を受信すると直ちにパルスの入力を禁止し、又電
子計算機1は割り込み指令を受信するとパルス入
力装置2−1〜2−nのカウンタを順次読み込
む。第6図にこの部分の処理の流れを示す。
を受信すると直ちにパルスの入力を禁止し、又電
子計算機1は割り込み指令を受信するとパルス入
力装置2−1〜2−nのカウンタを順次読み込
む。第6図にこの部分の処理の流れを示す。
電子計算機1はパルス入力装置2−1よりその
カウンタを読み込み、メモリに保存した後に、そ
のカウンタをクリアする。△T秒後に次のパルス
入力装置に対して同様の処理を行ない、n個のパ
ルス入力装置に対して同様の処理を終了後次の割
り込みの発生を待つ。
カウンタを読み込み、メモリに保存した後に、そ
のカウンタをクリアする。△T秒後に次のパルス
入力装置に対して同様の処理を行ない、n個のパ
ルス入力装置に対して同様の処理を終了後次の割
り込みの発生を待つ。
タイミング信号発生装置3はサンプリング開始
T秒後に再びパルス入力装置2−1〜2−nに対
しその入力を許可する指令を発し、その指令を受
けてパルス入力装置2−1〜2−nはパルスの計
数を開始する。時間T−Tcは電子計算機1が第
6図の流れ図に示した処理を実行する為に要する
時間よりも長く設定する。このようにタイミング
信号発生装置3を設け各パルス入力装置の入力禁
止入力許可を並列且つ同時に与えることによりパ
ルス計測における同時性と等間隔性を保つことが
できる。
T秒後に再びパルス入力装置2−1〜2−nに対
しその入力を許可する指令を発し、その指令を受
けてパルス入力装置2−1〜2−nはパルスの計
数を開始する。時間T−Tcは電子計算機1が第
6図の流れ図に示した処理を実行する為に要する
時間よりも長く設定する。このようにタイミング
信号発生装置3を設け各パルス入力装置の入力禁
止入力許可を並列且つ同時に与えることによりパ
ルス計測における同時性と等間隔性を保つことが
できる。
又第4図に示した例では時間T−Tcはパルス
入力装置が計数できない無駄時間になつている
が、第7図の構成を用いるとこの無駄時間をなく
すことができる。
入力装置が計数できない無駄時間になつている
が、第7図の構成を用いるとこの無駄時間をなく
すことができる。
第7図において2はパルス入力装置であり、カ
ウンタ6、レジスタ7および制御部8より構成さ
れている。入力パルス9はカウンタ6に積算され
る。タイミング信号発生装置3より入力禁止指令
10を受信すると、制御部8はカウンタ6の入力
を禁止すると同時に、カウンタ6内の値をレジス
タ7へ移す。レジスタ7への移動が完了したら、
制御部8はカウンタ6をクリアした後その入力を
直ちに許可にするとともに、電子計算機1に割り
込み信号12を発する。
ウンタ6、レジスタ7および制御部8より構成さ
れている。入力パルス9はカウンタ6に積算され
る。タイミング信号発生装置3より入力禁止指令
10を受信すると、制御部8はカウンタ6の入力
を禁止すると同時に、カウンタ6内の値をレジス
タ7へ移す。レジスタ7への移動が完了したら、
制御部8はカウンタ6をクリアした後その入力を
直ちに許可にするとともに、電子計算機1に割り
込み信号12を発する。
以上の処理は、全て電子回路で行なわれるの
で、カウンタの入力が禁止されている時間△TI
は短かく、またこの処理は全てのパルス入力装置
について並行に行なわれるので、第8図に示すよ
うにパルス入力装置が計数できない無駄時間△T
Iを短かくする事ができる。
で、カウンタの入力が禁止されている時間△TI
は短かく、またこの処理は全てのパルス入力装置
について並行に行なわれるので、第8図に示すよ
うにパルス入力装置が計数できない無駄時間△T
Iを短かくする事ができる。
以上説明したように本発明によれば、複数台の
パルス入力装置がパルスを計数する時間の同時性
及び等間隔性を保ちながら、パルスの計数を行な
い、これによつて同時性と等間隔性をもつた複数
のパルスレート信号を電子計算機に入力できる合
理的なデータ収集装置を得ることができる。
パルス入力装置がパルスを計数する時間の同時性
及び等間隔性を保ちながら、パルスの計数を行な
い、これによつて同時性と等間隔性をもつた複数
のパルスレート信号を電子計算機に入力できる合
理的なデータ収集装置を得ることができる。
第1図はパルス入力を行なう従来のデータ収集
装置の一例を示す構成図、第2図は第1図におけ
る各カウント値の時間的変化の一例を示す図、第
3図は本発明の一実施例を示す構成図、第4図は
第3図における各カウント値の時間的変化の一例
を示す図、第5図はサンプリング開始前に電子計
算機で行なう処理の流れ図、第6図は電子計算機
で行なうサンプリング処理の流れ図、第7図は本
発明に使用されるパルス入力装置の一例を示す構
成図、第8図は第7図におけるカウント値の時間
的変化を示す図である。 1……電子計算機、2−1〜2−n……パルス
入力装置、3……タイミング信号発生装置、6…
…カウンタ、7……レジスタ、8……制御部。
装置の一例を示す構成図、第2図は第1図におけ
る各カウント値の時間的変化の一例を示す図、第
3図は本発明の一実施例を示す構成図、第4図は
第3図における各カウント値の時間的変化の一例
を示す図、第5図はサンプリング開始前に電子計
算機で行なう処理の流れ図、第6図は電子計算機
で行なうサンプリング処理の流れ図、第7図は本
発明に使用されるパルス入力装置の一例を示す構
成図、第8図は第7図におけるカウント値の時間
的変化を示す図である。 1……電子計算機、2−1〜2−n……パルス
入力装置、3……タイミング信号発生装置、6…
…カウンタ、7……レジスタ、8……制御部。
Claims (1)
- 【特許請求の範囲】 1 電子計算機に対して複数のパルス入力装置を
接続すると共に、各パルス入力装置のカウント開
始時点、カウント終了時点をタイミング信号発生
装置により制御するようにして複数のパルス入力
装置からの出力を電子計算機に読み込むようにし
たデータ収集装置であつて、 前記タイミング信号発生装置は電子計算機から
発せられる起動信号を受信すると、前記各パルス
入力装置に対して同時に入力許可信号を発し、前
記起動指令受信後の予定時間経過後各パルス入力
装置に対して同時に入力禁止指令を発すると共に
電子計算機に対して割込み指令を発する機能を有
し、 前記パルス入力装置は前記入力許可信号を受信
すると入力パルスのカウントを開始し、入力禁止
信号を受信するとパルスの入力を禁止する機能を
有し、 前記電子計算機は割込み信号を受信すると各パ
ルス入力装置のカウンタの値を読み込んでメモリ
に保存し、更にカウンタをクリアする機能を有す
ることを特徴とするデータ収集装置。 2 特許請求の範囲第1項に記載のものにおい
て、パルス入力装置は、入力パルスを積算するカ
ウンタと、このカウンタの積算値を入力するレジ
スタと、入力許可指令を受信するとカウンタに対
して入力パルスの計数を開始させ、入力禁止指令
を受信するとカウンタに対してカウント停止を行
わせると共にこのカウント値をレジスタに移さ
せ、この移動が完了したらカウンタをクリアさ
せ、その後直ちに入力許可指令を出すと共にこの
レジスタの内容が電子計算機に読み込まれるよう
割込信号を出力する制御部とから構成されている
ことを特徴とするデータ収集装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6885580A JPS56166546A (en) | 1980-05-26 | 1980-05-26 | Data gathering system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6885580A JPS56166546A (en) | 1980-05-26 | 1980-05-26 | Data gathering system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56166546A JPS56166546A (en) | 1981-12-21 |
JPS6235156B2 true JPS6235156B2 (ja) | 1987-07-30 |
Family
ID=13385697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6885580A Granted JPS56166546A (en) | 1980-05-26 | 1980-05-26 | Data gathering system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS56166546A (ja) |
-
1980
- 1980-05-26 JP JP6885580A patent/JPS56166546A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS56166546A (en) | 1981-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0388131B1 (en) | Random number generator | |
US4145735A (en) | Monitor for priority level of task in information processing system | |
US4740915A (en) | Method of controlling a microprocessor to monitor input signals at irregular mutually intersecting intervals | |
JPH0262196B2 (ja) | ||
JPS6235156B2 (ja) | ||
JPS5853762B2 (ja) | 遅延時間制御回路 | |
JPS62280679A (ja) | 計時装置 | |
JPS60131051U (ja) | ウオツチドツグ回路 | |
RU1798901C (ru) | Однотактный умножитель частоты | |
JP3008686B2 (ja) | タイマシステム | |
JP2557785Y2 (ja) | シングルチップマイクロコンピュータ | |
SU542192A2 (ru) | Автоматический программатор временных интервалов | |
SU1406588A1 (ru) | Устройство дл ввода информации от абонентов | |
SU1145335A1 (ru) | Распределитель импульсов | |
SU1425834A1 (ru) | Устройство дл измерени отношений временных интервалов | |
SU1495774A1 (ru) | Устройство дл формировани временных интервалов | |
SU813429A1 (ru) | Устройство управлени цифровойиНТЕгРиРующЕй СТРуКТуРы | |
RU2049349C1 (ru) | Устройство для отладки программ | |
SU439799A1 (ru) | Устройство дл ввода информации | |
SU1315994A1 (ru) | Устройство дл моделировани де тельности человека-оператора эргатических систем | |
SU1365087A2 (ru) | Устройство дл контрол логических схем | |
SU949789A1 (ru) | Умножитель частоты следовани импульсов | |
SU1140233A1 (ru) | Генератор импульсной последовательности | |
SU1164889A1 (ru) | Преобразователь частота-код | |
SU1522187A1 (ru) | Генератор цифровых сигналов |