JPS6234343Y2 - - Google Patents
Info
- Publication number
- JPS6234343Y2 JPS6234343Y2 JP618881U JP618881U JPS6234343Y2 JP S6234343 Y2 JPS6234343 Y2 JP S6234343Y2 JP 618881 U JP618881 U JP 618881U JP 618881 U JP618881 U JP 618881U JP S6234343 Y2 JPS6234343 Y2 JP S6234343Y2
- Authority
- JP
- Japan
- Prior art keywords
- battery
- voltage
- memory
- power supply
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 19
- 230000014759 maintenance of location Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000009795 derivation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000007787 long-term memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stand-By Power Supply Arrangements (AREA)
Description
【考案の詳細な説明】
本考案はシステム電源の消失後も情報を保持す
るメモリが配置される電子装置のメモリバツクア
ツプ電源回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a memory backup power supply circuit for an electronic device in which a memory that retains information even after loss of system power is provided.
第１図は従来のメモリバツクアツプ電源回路の
電池電圧検出回路のブロツクである。この図に示
される検出回路は、バツテリーBATに充電電流
が流れ始めたことを検出してバツテリー低下を検
出する方式が採用されている。すなわち通常電源
の供給されている場合はダイオードD1よりメモ
リRAMに電源を供給している。電源がなくなつ
た場合はダイオードD2より電池（BAT）から供
給している。IC1はコンパレータで基準電圧は抵
抗R3，R4の分圧で設定されている。入力電圧は
R1とR2の分圧で基準電圧より少し高めに設定し
ておく。電池BAT電圧が低下すればダイオード
D3を通しラインＶDDより電池側に電流が供給さ
れるようになる。この時電流はラインＶDD→R1
→D3→電池BATとラインＶDD→R3→R2→D3→電
池BATに流れる。したがつてコンパレータIC1の
入力端子は基準電圧より低くなりコンパレータ
IC1は反転する。この反転信号を電池低下検出信
号としている。 FIG. 1 is a block diagram of a battery voltage detection circuit of a conventional memory backup power supply circuit. The detection circuit shown in this figure employs a method that detects when charging current begins to flow into the battery BAT to detect a battery drop. That is, when normal power is supplied, power is supplied to the memory RAM from the diode D1 . If power is lost, it is supplied from the battery (BAT) via diode D2 . IC 1 is a comparator, and the reference voltage is set by dividing the voltage between resistors R 3 and R 4 . The input voltage is
Set the voltage divided by R 1 and R 2 to be a little higher than the reference voltage. If the battery BAT voltage decreases, the diode
Current is now supplied to the battery side from the line VDD through D3 . At this time, the current is line V DD → R 1
→D 3 →Battery BAT and line V DD →R 3 →R 2 →D 3 →Flows to battery BAT. Therefore, the input terminal of comparator IC 1 becomes lower than the reference voltage and the comparator
IC 1 is inverted. This inverted signal is used as a low battery detection signal.
この場合の不具合点としては電池端子Ｐ−Ｑ点
で接触不良等が生じても検出できない点にある。 The problem in this case is that even if a contact failure or the like occurs at the battery terminal P-Q point, it cannot be detected.
本考案は、これらの不具合点を解決し、接触不
良も、電池低下も両方簡単に検出できるようにす
ることを目的とする。 The present invention aims to solve these problems and to make it possible to easily detect both poor contact and low battery.
接触不良を検出しようとすれば、コンパレータ
に電流を供給する方式をとれば解決できる。しか
し、コンパレータの入力側に直接入れた場合には
コンパレータの電源がなくなつた場合モレ電流が
増大し、RAMに供給するための電池が余分な方
向に流れ、電池の寿命が短かくなりメモリーの保
持日数の低下となる。 If you want to detect a contact failure, you can solve the problem by supplying current to a comparator. However, if it is connected directly to the input side of the comparator, if the power to the comparator is lost, the leakage current will increase, and the battery used to supply the RAM will flow in an unnecessary direction, shortening the life of the battery and reducing the memory capacity. The number of retention days will decrease.
本考案はこの不具合点を解決するために、コン
パレータと電池間にＣ−MOSによるアナログス
イツチを使用した。これはMOS特性によりON時
は数＋Ωの抵抗でOFF時は109Ω以上となり電池
からのモレ電流は数＋nA以下となりほとんど無
視できる。 In order to solve this problem, the present invention uses a C-MOS analog switch between the comparator and the battery. Due to MOS characteristics, this resistance is several + Ω when ON, and 10 9 Ω or more when OFF, and the leakage current from the battery is less than several + nA and can be almost ignored.
以上図面にもとづき本考案の実施例を説明す
る。 Embodiments of the present invention will be described based on the drawings.
第２図において電源が供給されている場合は、
ラインＶDDよりダイオードD1を通しメモリRAM
に電源を供給している。この場合アナログスイツ
チＡはON状態で、電池BATよりコンパレータ
IC1に電流が供給されている。この時の電流は数
＋nA程度なので電池BATの寿命に対しては無視
できる。ここで電池端子Ｒ−Ｑ点に接触不良が発
生した場合および電池電圧が低下した場合にはコ
ンパレータIC1の入力には電流が供給されなくな
りコンパレータIC1の出力は反転する。この反転
信号を接触不良信号および電池低下信号として用
いる。接触不良も電池電圧低下と同じくメモリ
RAMの保護ができなくなるため同一信号とみな
してもよい。したがつて同じ出力変化を行なうよ
うにする。このことにより回路が共用でき簡略化
できる。電源が供給されない場合（停電時）はア
ナログスイツチをメモリセーブ信号（MSF）に
よりOFFさせる。したがつて電源が無い場合に
コンパレータの入力電流が増大したとしても電池
には関係なく消費される電流は数＋nA以下であ
る。第３図はより詳細なブロツク図で、第４図は
タイミングチヤートである。MSF信号は、シス
テム電源１が立上つてから一定時間後に“Ｈ”に
なり電源がなくなるとすぐに“Ｌ”になるように
設定された信号で、メモリセーブ回路２から出力
される。本回路の動作を図３に従つて説明する。 If power is supplied in Figure 2,
Memory RAM from line V DD through diode D 1
supplies power to. In this case, analog switch A is in the ON state, and the comparator is connected to the battery BAT.
Current is supplied to IC 1 . The current at this time is about several + nA, so it can be ignored in terms of the lifespan of the battery BAT. If a contact failure occurs at the battery terminal R-Q point or if the battery voltage drops, no current is supplied to the input of the comparator IC 1 , and the output of the comparator IC 1 is inverted. This inverted signal is used as a contact failure signal and a low battery signal. Poor contact is also a problem with memory, as is low battery voltage.
Since RAM cannot be protected, they can be regarded as the same signal. Therefore, the same output changes should be made. This allows the circuit to be shared and simplified. If power is not supplied (at the time of power outage), the analog switch is turned OFF by the memory save signal (MSF). Therefore, even if the input current to the comparator increases when there is no power supply, the current consumed will be less than several + nA regardless of the battery. FIG. 3 is a more detailed block diagram, and FIG. 4 is a timing chart. The MSF signal is output from the memory save circuit 2 and is set to go high after a certain period of time after the system power supply 1 is turned on, and to go low immediately when the power is turned off. The operation of this circuit will be explained with reference to FIG.
電源１が印加されている場合はラインＶDDより
トランジスタTR1を通しメモリRAMに電源が供
給されている。ダイオードD1は電源１が入つて
からMSF信号が立上るまでの間ラインＶDDより
メモリRAMに電源を供給するための素子であ
る。コンデンサC3は電池交換時のRAMのバツク
アツプ用であり電池がなくても一定時間はRAM
に電源が供給できるようにするためである。ダイ
オードD4はコンデンサC3からのシステム電源１
への逆流防止用であり、ダイオードD5は停電時
の電池BATよりコンデンサC3へのモレ電流防止
用である。ダイオードD2は電源１印加時ライン
ＶDDより電池への逆流防止用であり、ダイオード
D3は電池の逆接続においての逆電流防止用であ
る。 When power supply 1 is applied, power is supplied to the memory RAM from line VDD through transistor TR1 . The diode D1 is an element for supplying power to the memory RAM from the line VDD from when the power supply 1 is turned on until the MSF signal rises. Capacitor C3 is for backing up the RAM when replacing the battery, so even if there is no battery, the RAM will remain active for a certain period of time.
This is to enable power to be supplied to the Diode D 4 is system power supply 1 from capacitor C 3
Diode D5 is used to prevent leakage current from battery BAT to capacitor C3 during a power outage. Diode D2 is for preventing backflow from line VDD to the battery when power supply 1 is applied.
D 3 is for preventing reverse current when the battery is connected in reverse.
動作は前述の場合と同様である。すなわち、シ
ステム電源１が起動されると、第４図イに示すよ
うにラインＶDDの電圧は上昇し、一定期間経過後
ラインMSにはメモリセーブ信号（MSF）が立上
る（第４図ロ参照）。このMSF信号により、アナ
ログスイツチＡ，Ｂ，ＣはそれぞれONし、コン
パレータIC1は監視状態、メモリRAMは動作可能
状態およびトランジスタTR1はON状態となる。 The operation is similar to that described above. That is, when the system power supply 1 is started, the voltage on the line V DD rises as shown in FIG. reference). In response to this MSF signal, analog switches A, B, and C are turned ON, the comparator IC 1 is placed in a monitoring state, the memory RAM is placed in an operable state, and the transistor TR 1 is placed in an ON state.
一方、システム電源１が確立しているとき、電
池BATが消耗され、その出力電圧VBが基準電圧
VS以下となると、これは第４図ハおよびニに示
すようにコンパレータIC1から出力端OUTに伝え
られる。この出力によつて図示しない警告灯が点
灯され電池BATの異常が表示される。又、電池
BATの端子P.Qに接触不良の場合にも上記出力電
圧VBは低下し、前述の場合同様、警報が出力さ
れる。 On the other hand, when system power supply 1 is established, battery BAT is exhausted and its output voltage VB is the reference voltage.
When it becomes below VS, this is transmitted from the comparator IC 1 to the output terminal OUT as shown in FIG. 4 C and D. This output lights up a warning light (not shown) to indicate an abnormality in the battery BAT. Also, batteries
If there is a poor contact at terminal PQ of BAT, the output voltage VB will also drop, and an alarm will be output as in the case described above.
以上説明して来たように本考案は、電池による
メモリー保持回路において電池の消耗をメモリー
（RAM）のみで行ない他の素子へのモレ電流を極
力おさえ、長時間のメモリー保持を実現させるも
のである。 As explained above, the present invention is a battery-based memory retention circuit that consumes the battery only in the memory (RAM), suppresses leakage current to other elements as much as possible, and realizes long-term memory retention. be.
第１図は従来例を示すブロツク図、第２図、第
３図は本考案の実施例を示すブロツク図、第４図
はタイミングチヤートである。
１……システム電源、２……メモリセーブ回
路、Ａ，Ｂ，Ｃ……アナログスイツチ素子、
BAT……電池、IC1……コンパレータ（比較
器）。
FIG. 1 is a block diagram showing a conventional example, FIGS. 2 and 3 are block diagrams showing an embodiment of the present invention, and FIG. 4 is a timing chart. 1...System power supply, 2...Memory save circuit, A, B, C...Analog switch element,
BAT...Battery, IC 1 ...Comparator.
Claims (1)
リをバツクアツプして上記メモリを記憶保持状態
に維持するとともに、上記電池の電圧を基準電圧
と比較して出力を出す電池電圧監視用の比較器を
備えるものにおいて、上記バツクアツプ用電池の
監視電圧導出点と上記比較器の電池電圧監視用入
力端との間にMOS形アナログスイツチ素子を配
置し、このアナログスイツチ素子を上記システム
電源の電圧の確立を検出する検出回路の出力でオ
ン・オフ制御し、上記システム電源が消失すると
上記アナログスイツチ素子をオフ状態とするよう
にしたメモリバツクアツプ電源回路。 The device is equipped with a comparator for battery voltage monitoring that backs up the memory using a battery to maintain the memory in a memory retention state when power is not supplied from the system power supply, and compares the voltage of the battery with a reference voltage and outputs an output. , a MOS type analog switch element is disposed between the monitoring voltage derivation point of the backup battery and the battery voltage monitoring input terminal of the comparator, and this analog switch element is used to detect the establishment of the voltage of the system power supply. A memory backup power supply circuit that performs on/off control using the output of the circuit, and turns off the analog switch element when the system power supply disappears.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP618881U JPS6234343Y2 (en) | 1981-01-19 | 1981-01-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP618881U JPS6234343Y2 (en) | 1981-01-19 | 1981-01-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57123525U JPS57123525U (en) | 1982-08-02 |
| JPS6234343Y2 true JPS6234343Y2 (en) | 1987-09-02 |
Family
ID=29804515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP618881U Expired JPS6234343Y2 (en) | 1981-01-19 | 1981-01-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6234343Y2 (en) |
-
1981
- 1981-01-19 JP JP618881U patent/JPS6234343Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57123525U (en) | 1982-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002315182A (en) | Active circuit protection for switch type power supply system | |
| JPH08308099A (en) | Method and circuit for supplying memory ic in ic memory cardwith power | |
| JPH0467733U (en) | ||
| JPS6234343Y2 (en) | ||
| JP2002199619A (en) | Uninterruptible power supply device | |
| JPH0993831A (en) | Power supply controller | |
| CN217135178U (en) | Wake-up circuit of battery management system and battery management device | |
| JP2765502B2 (en) | Backup power supply circuit | |
| JP2515950Y2 (en) | Backup power supply voltage drop detection circuit | |
| CN214822707U (en) | AC charging CC signal detection circuit with awakening function | |
| JPH05224786A (en) | Holding circuit for nickel-cadmium battery voltage | |
| JPH10312228A (en) | Backup circuit | |
| JPS6154828A (en) | Memory backup device | |
| JPH0238222Y2 (en) | ||
| SU1598045A1 (en) | Load power supply device | |
| JPH0277919A (en) | Semiconductor disk device | |
| JPH0267980A (en) | Circuit for detecting charged state in battery | |
| JPS6364532A (en) | Radio equipment | |
| JPH07234746A (en) | Power backup circuit for microprocessor | |
| JPS6358522A (en) | Data transfer device with back-up power supply | |
| JPH0515075A (en) | Reverse charging preventing circuit for battery | |
| JPS641806B2 (en) | ||
| JPS59113725A (en) | Fluid controller | |
| JPH06197474A (en) | Backup power supply device | |
| JPH08182325A (en) | Power source with backup battery |