JPS6234298B2 - - Google Patents

Info

Publication number
JPS6234298B2
JPS6234298B2 JP4197681A JP4197681A JPS6234298B2 JP S6234298 B2 JPS6234298 B2 JP S6234298B2 JP 4197681 A JP4197681 A JP 4197681A JP 4197681 A JP4197681 A JP 4197681A JP S6234298 B2 JPS6234298 B2 JP S6234298B2
Authority
JP
Japan
Prior art keywords
level
signal
time constant
circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4197681A
Other languages
English (en)
Other versions
JPS57155841A (en
Inventor
Yukinobu Ishigaki
Yutaka Haramoto
Kaoru Totsuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP4197681A priority Critical patent/JPS57155841A/ja
Priority to US06/354,863 priority patent/US4449106A/en
Priority to FR8203903A priority patent/FR2501936A1/fr
Priority to DE3208525A priority patent/DE3208525C2/de
Priority to GB8206962A priority patent/GB2098031B/en
Publication of JPS57155841A publication Critical patent/JPS57155841A/ja
Publication of JPS6234298B2 publication Critical patent/JPS6234298B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H04B1/64Volume compression or expansion arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Description

【発明の詳細な説明】 本発明は雑音低減装置に係り、信号レベルの圧
縮、伸長により雑音の低減を行なうに際し副作用
として生じる雑音変調現象(一般にブリージング
現象と呼ばれている)を、可変利得制御回路の入
力信号の周波数とレベルの夫々に応じて可変利得
制御回路の制御電圧時定数を可変することによ
り、改善し得る雑音低減装置を提供することを目
的とする。
従来より、磁気記録再生システムでは再生時に
磁気記録媒体より生じる雑音(所謂ヒスノイズ)
などを低減するために、またレコードデイスクの
記録再生システムでは、再生時にレコードデイス
クのトレースの際に生じる雑音(所謂サーフエイ
スノイズ)などを低減するために、更にラジオ放
送の送受信システムでは、遠距離受信などで生じ
る受信信号の信号レベル対雑音レベル比(S/
N)の劣化を改善するために、信号レベルの圧縮
及びレベル圧縮と相補的なレベル伸長を行なう雑
音低減装置が知られている。
第1図は従来の雑音低減装置の一例のブロツク
系統図を示す。同図中、入力端子1より出力端子
10に至る一点鎖線で囲んだ回路部分Aがレベル
圧縮回路で、出力端子10より入力端子11へ至
る部分が記録媒体Bであり、更に入力端子11よ
り出力端子20へ至る一点鎖線で囲んだ回路部分
Cがレベル伸長回路である。入力端子1に入来し
た音声信号等の入力信号は、可変利得制御回路2
を経て出力端子10へ出力されると同時に、その
一部が分岐されて低域フイルタ3及び高域フイル
タ4に夫々供給され、これらにより必要とする信
号周波数帯域が2分割される。
低域フイルタ3の出力信号は整流回路5、低域
積分時定数回路7を順次経て低域出力信号のエン
ベロープに対応した低域制御電圧に変換される。
一方、高域フイルタ4の出力信号は整流回路6、
高域積分時定数回路8を順次経て高域出力信号の
エンベロープに対応した高域制御電圧に変換され
る。低域制御電圧と高域制御電圧は加算回路9で
加算合成されて合成制御電圧とされた後可変利得
制御回路2に印加され、その利得を制御する。こ
のような一巡するフイードバツクループにより、
入力信号はレベル圧縮されて出力端子10より出
力される。
このレベル圧縮出力信号は磁気テープやレコー
ドデイスクなどの記録媒体Bにより記録され、こ
れよりピツクアツプ再生されて入力端子11を経
て可変利得制御回路12、低域フイルタ13及び
高域フイルタ14に夫々供給される。低域フイル
タ13及び高域フイルタ14により必要とする信
号周波数帯域を2分割してから、低域フイルタ1
3の出力信号は整流回路15、低域積分時定数回
路17を夫々経て加算回路19に印加され、他
方、高域フイルタ14の出力信号は整流回路1
6、高域積分時定数回路18を夫々経て加算回路
19に印加される。加算回路19により低域入力
信号のエンベロープに対応した低域制御電圧と、
高域入力信号のエンベロープに対応した高域制御
電圧との加算合成が行なわれて合成制御電圧が生
成され、この合成制御電圧は可変利得制御回路1
2に印加されてその利得を制御する。
このようにして、可変利得制御回路12により
入力端子11に入来したレベル圧縮信号は、レベ
ル圧縮特性とは相補的なレベル伸長特性が付与さ
れて出力端子20へレベル圧縮回路Aの入力信号
と等価な信号として出力される。従つて、レベル
圧縮回路Aとレベル伸長回路Cにおいて、記録媒
体Bよりピツクアツプされたレベル圧縮信号は、
信号レベル対雑音レベル比が低下している場合は
レベル伸長回路Cにより雑音レベルもレベル伸長
特性を付与されるので、レベル伸長回路Cの入力
雑音レベルは抑圧されて出力され、信号レベル対
雑音レベル比が改善される。
しかるに、入力雑音レベルは換言すれば合成制
御電圧によりレベル伸長特性に従つてレベル変調
を受けているのであり、結果として雑音変調現象
として発生し、聴感的にマスキングされないと忠
実度の劣化となり問題であつた。このため、従来
はかかる問題を改善する一方法として積分時定数
に着目し、入力信号周波数に従つて常に最適な積
分時定数を確保するよう、第1図に示したように
レベル圧縮回路A及びレベル伸長回路Cの夫々の
制御電圧生成過程において、可変利得制御回路2
の出力信号又は可変利得制御回路12の入力信号
を周波数分割した後、各分割周波数帯域の信号毎
に制御電圧を生成した後加算合成するが如き、帯
域分割、加算法が採用されていた。
しかし、この従来の雑音低減装置は、レベル伸
長回路Cに入力されるレベル圧縮出力信号の信号
レベルが比較的高くて信号の背景に存在する雑音
がマスキングされているときに高い雑音低減効果
が得られるものであり、レベル圧縮出力信号の信
号レベルが低くてその背景に存在する雑音がマス
キングできないときには、入力されるレベル圧縮
出力信号の小信号レベルにおいて急激な時間的レ
ベル変化があると、それに追従してマスキングさ
れない雑音が変調されて聴えるため問題であつ
た。
本発明は上記欠点を除去したものであり、以下
その一実施例につき第2図乃至第5図と共に説明
する。
第2図は本発明になる雑音低減装置の一実施例
のブロツク系統図を示す。同図中、入力端子21
より出力端子34に至る一点鎖線で囲んだ回路部
分Dがレベル圧縮回路であり、入力端子35より
出力端子48へ至る一点鎖線で囲んだ回路部分F
がレベル伸長回路であり、更に出力端子34より
入力端子35に至る伝送路には記録媒体Eが設け
られている。レベル圧縮回路Dの入力レベル対出
力レベル特性は第3図にaで示す如きレベル圧縮
特性を示し、レベル伸長回路Fの入力レベル対出
力レベル特性は同図にbで示す如きレベル伸長特
性を示し、これは入力レベルと出力レベルとが等
しいときの特性直線cを中心として特性aとは線
対称の特性、すなわち特性aと相補的な特性を示
す。
入力端子21に入来した音声信号である入力信
号は可変利得制御回路22を通して出力端子34
へ出力されると同時に、この出力信号の一部が分
岐されて低域フイルタ23、帯域フイルタ24及
び高域フイルタ25に夫々供給され周波数帯域が
3分割される。第4図Aにで示す周波数特性を
有する低域フイルタ23の出力信号は、整流回路
26を通して可変積分時定数回路32内の低域可
変積分時定数回路29に印加され、ここでレベル
に応じて異なる時定数が付与される。他方、第4
図Aにで示す周波数特性を有する帯域フイルタ
24の出力信号は整流回路27を通して中域可変
積分時定数回路30に印加され、また同図Aに
で示す周波数特性を有する高域フイルタ25の出
力信号は整流回路28を通して高域可変積分時定
数回路31に印加され、夫々レベルに応じて異な
る時定数が付与される。
可変積分時定数回路32の回路構成及び動作に
つき第5図と共に更に詳細に説明する。同図中、
入力端子49は非反転増幅器50、抵抗R2及び
ダイオードD1を夫々直列に介して抵抗R5の一端
に接続されており、また非反転増幅器50の出力
端は反転増幅器51、抵抗R3及びダイオードD2
を夫々直列に介して上記抵抗R5の一端に接続さ
れており、これらは入力端子49と接地間に接続
された抵抗R1、並びにダイオードD1,D2の各カ
ソードと接地間に接続された抵抗R4及びコンデ
ンサC1と共に整流回路52を構成している。
また、互いに逆方向の向きで抵抗R5に対して
夫々並列に接続されているダイオードD3,D4
と、抵抗R5の他端と接地間に接続されているコ
ンデンサC2とは、抵抗R4,R5、コンデンサC1
共に可変積分時定数回路53を構成している。す
なわち、第5図に示す整流回路52及び可変積分
時定数回路53は、第2図に示す整流回路26及
び低域可変積分時定数回路29、若しくは整流回
路27及び中域可変積分時定数回路30、又は整
流回路28及び高域可変積分時定数回路31を構
成している。なお、抵抗R5は直流的に結合する
ために使用され、通常数100kΩ以上の高抵抗が
使用される。またコンデンサC2の両端間の電圧
が制御電圧ecとして出力される。
次に第5図に示す回路の動作につき説明する
に、入力端子49に入来した入力信号eiは非反
転増幅器50で増幅された後、正の半波時には抵
抗R2、ダイオードD1を夫々通してコンデンサC1
に電流が流れ込んでこれを充電すると同時に、更
にダイオードD3を通してコンデンサC2に電流が
流れ込んでこれを充電し、また次の負の半波時に
は、反転増幅器51、抵抗R3、ダイオードD2
夫々通して流れ込む電流によりコンデンサC1
充電すると同時に、更にダイオードD3を通して
流れる電流によりコンデンサC2が充電される。
入力信号eiが増大することによつてコンデンサ
C2の充電が完了するまでの時間が動作時間(ア
タツクタイム)であり、抵抗R2、ダイオードD1
の内部抵抗Rd1,R3、ダイオードD2の内部抵抗R
d2、コンデンサC1、ダイオードD3の内部抵抗Rd
、コンデンサC2の各値により決まる。このア
タツクタイムは上記の各内部抵抗Rd1〜Rd3に略
比例する。
一方、入力信号eiの信号レベルが急激に低下
すると、コンデンサC2の充電電荷はダイオード
D4と抵抗R4を直列に介して放電され、コンデン
サC2の充電電圧、すなわち制御電圧ecは徐々に
減衰する。この放電完了するまでの時間は復帰時
間(リカバリータイム)であり、コンデンサ
C2、ダイオードD4の内部抵抗Rd4及び抵抗R4
各値により決まり、内部抵抗Rd4の値に比例した
ものとなる。
しかして、ダイオードの内部抵抗は、周知の如
く順方向電流が増大するにつれて大略減少する特
性を示し、他方、入力信号eiの信号レベルが大
きくなるほど、ダイオードD1〜D3又はD4に流れ
る電流値が大となるから、上記のアタツクタイム
とリカバリータイムは、入力信号eiの信号レベ
ルが小のときはダイオードの内部抵抗Rd1〜Rd4
が大であるため長くなり、他方、信号レベルが大
のときは短かくなる。
このようにして、可変積分時定数回路32内の
低域可変積分時定数回路29、中域可変積分時定
数回路30及び高域可変積分時定数回路31から
夫々取り出された3つの制御電圧は、夫々の帯域
の信号レベルに応じて上記の如く可変する時定数
が各別に付与された制御電圧であり、これらは加
算回路33で加算合成されて合成制御電圧Ec
なる。この合成制御電圧Ecは入力信号の周波数
の変化に追従して可変する時定数が付与され、か
つ、入力信号の信号レベルの変化にも追従して可
変する時定数が付与された制御電圧であり、第4
図Bに示す如きリカバリータイム特性を示す。同
図B中、は入力端子21に入来する入力信号の
信号レベルが0dBを基準として−10dBから−
30dBへ急激に低下したときのリカバリータイム
特性であり、同様にVは0dBから−20dBに急激に
低下したときのリカバリータイム特性であり、
は+10dBから−10dBに急激に低下したときのリ
カバリータイム特性を示す。
かかる合成制御電圧Ecは可変利得制御回路2
2に供給されてその利得を制御することにより、
入力端子21に入来した入力信号は第3図にaで
示す如きレベル圧縮特性が付与されて出力端子3
4から出力され、記録媒体Eに記録される。
記録媒体Eから再生されたレベル圧縮出力信号
はレベル伸長回路Fの入力端子35を介して可変
利得制御回路36、低域フイルタ37、帯域フイ
ルタ38及び高域フイルタ39に夫々供給され
る。低域フイルタ37の出力信号は整流回路40
を経て低域可変積分時定数回路43に供給される
が、低域フイルタ37は低域フイルタ23と、ま
た整流回路40は整流回路26と、更に低域可変
積分時定数回路43は低域可変積分時定数回路2
9と夫々同一特性である。同様に、帯域フイルタ
24と同一特性の帯域フイルタ38の出力信号は
整流回路27と同一特性の整流回路41を通して
中域可変積分時定数回路30と同一特性の中域可
変積分時定数回路44に供給され、他方、高域フ
イルタ25と同一特性の高域フイルタ39の出力
信号は整流回路28と同一特性の整流回路42を
通して高域可変積分時定数回路31と同一特性の
高域可変積分時定数回路45に供給される。
可変積分時定数回路46内の上記回路43,4
4及び45の夫々から取り出された制御電圧は、
加算回路47で加算合成されて第4図Bに示す如
きリカバリータイム特性をもつ合成制御電圧Ec
とされた後、可変利得制御回路36に供給されて
その利得を制御する。ただし、可変利得制御回路
36は、可変利得制御回路22の逆比例制御(圧
縮)動作とは異なり、比例制御(伸長)動作が行
なわれる。従つて、可変利得制御回路36から
は、その入力信号に対して第3図にbで示す如き
レベル伸長特性が付与された信号が取り出され出
力端子48へ出力される。ここで、可変利得制御
回路36の入力信号は、レベル圧縮出力信号であ
るから、出力端子48の出力信号は入力端子21
の入力信号と等価な第3図にcで示す如き特性と
なる。また、この出力端子48の出力信号は、入
力端子35に入来したレベル圧縮出力信号の信号
レベル対雑音レベル比が低下している場合は、上
記のレベル伸長特性bが付与されることにより雑
音レベルが低下せしめられるので、雑音が低減さ
れた信号となる。
しかも、本実施例によれば、入力信号の周波数
のみならず、入力信号の信号レベルに応じて可変
する積分時定数によるレベル圧縮、伸長特性が付
与されるため、これらの相乗効果として聴感的に
雑音変調現象を常に最小とすることができる。な
お、分割する周波数帯域の数は2又は4以上でも
よい。
上述の如く、本発明になる雑音低減装置は、第
1の合成制御電圧を生成するための積分時定数
を、レベル圧縮回路内の第1の可変利得制御回路
の出力信号の周波数と信号レベルとに夫々応じて
異ならしめる第1の積分時定数可変手段と、第2
の合成制御電圧を生成するための積分時定数を、
レベル伸長回路に供給される伝送路を経て入来し
たレベル圧縮信号の周波数と信号レベルとに夫々
応じて異ならしめる第2の積分時定数可変手段と
を設けたため、積分時定数が周波数に応じて変る
と同時に信号レベルに応じて変り、よつてこれら
の相乗効果として聴感的に雑音変調現象が常に最
小になるような利得制御ができ、従つて雑音変調
現象が入力信号周波数や入力信号レベルに関係な
く大幅に改善することができる等の特長を有する
ものである。
【図面の簡単な説明】
第1図は従来装置の一例を示すブロツク系統
図、第2図は本発明装置の一実施例を示すブロツ
ク系統図、第3図は本発明装置の入力信号レベル
対出力信号レベル特性を示す図、第4図A,Bは
夫々第2図に示す装置の各要部の周波数特性及び
リカバリータイム特性を示す図、第5図は本発明
装置の要部の一実施例を示す回路図である。 1,21……入力端子、2,12,22,36
……可変利得制御回路、32,46,53……可
変積分時定数回路、20,48……出力端子、3
3,47……加算回路、52……整流回路、A,
D……レベル圧縮回路、C,F……レベル伸長回
路、D1〜D4……ダイオード、C1,C2……コンデ
ンサ。

Claims (1)

    【特許請求の範囲】
  1. 1 入力信号を第1の可変利得制御回路を介して
    得た信号を複数の周波数帯域に分割し、該分割し
    た各周波数帯域の信号の夫々を整流積分して各別
    に積分時定数が付与された制御電圧を夫々生成し
    た後これらの複数の制御電圧を加算合成して第1
    の合成制御電圧を生成し、該第1の合成制御電圧
    により該第1の可変利得制御回路の利得を制御し
    てこれより上記入力信号にレベル圧縮特性を付与
    した信号を出力せしめて伝送路へ出力し、該伝送
    路を経て入来した該レベル圧縮信号を第2の可変
    利得制御回路へ供給する一方、上記複数の周波数
    帯域と夫々同一の複数の周波数帯域に夫々分割
    し、該分割した各周波数帯域の信号の夫々を整流
    積分して上記レベル圧縮回路と同様の積分時定数
    が各別に付与された制御電圧を夫々生成した後こ
    れらの複数の制御電圧を加算合成して第2の合成
    制御電圧を生成し、該第2の合成制御電圧により
    該第2の可変利得制御回路の利得を制御して上記
    入力レベル圧縮信号に上記レベル圧縮分だけレベ
    ル伸長した特性を付与した信号を出力せしめる雑
    音低減装置において、該第1の合成制御電圧を生
    成するための上記複数の制御電圧に各別に付与さ
    れる上記積分時定数を、該第1の可変利得制御回
    路の出力信号の周波数と信号レベルとに夫々に応
    じて異ならしめる第1の積分時定数可変手段と、
    該第2の合成制御電圧を生成するための上記複数
    の制御電圧に各別に付与される上記積分時定数
    を、伝送路を経て入来したレベル圧縮信号の周波
    数と信号レベルとに夫々応じて異ならしめる第2
    の積分時定数可変手段とを設けたことを特徴とす
    る雑音低減装置。
JP4197681A 1981-03-10 1981-03-23 Noise reduction device Granted JPS57155841A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4197681A JPS57155841A (en) 1981-03-23 1981-03-23 Noise reduction device
US06/354,863 US4449106A (en) 1981-03-10 1982-03-04 Noise reducing apparatus
FR8203903A FR2501936A1 (fr) 1981-03-10 1982-03-09 Appareil reducteur de bruit
DE3208525A DE3208525C2 (de) 1981-03-10 1982-03-10 Rauschverminderungsvorrichtung
GB8206962A GB2098031B (en) 1981-03-10 1982-03-10 Noise reducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4197681A JPS57155841A (en) 1981-03-23 1981-03-23 Noise reduction device

Publications (2)

Publication Number Publication Date
JPS57155841A JPS57155841A (en) 1982-09-27
JPS6234298B2 true JPS6234298B2 (ja) 1987-07-25

Family

ID=12623221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4197681A Granted JPS57155841A (en) 1981-03-10 1981-03-23 Noise reduction device

Country Status (1)

Country Link
JP (1) JPS57155841A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922535A (en) * 1986-03-03 1990-05-01 Dolby Ray Milton Transient control aspects of circuit arrangements for altering the dynamic range of audio signals

Also Published As

Publication number Publication date
JPS57155841A (en) 1982-09-27

Similar Documents

Publication Publication Date Title
US4430754A (en) Noise reducing apparatus
JPH0317491Y2 (ja)
US4162462A (en) Noise reduction system
EP0206746B1 (en) Circuit arrangements for modifying dynamic range using series and parallel circuit techniques
US4490691A (en) Compressor-expander circuits and, circuit arrangements for modifying dynamic range, for suppressing mid-frequency modulation effects and for reducing media overload
JPS6144420B2 (ja)
US4825305A (en) Apparatus for recording and reproducing digital using dynamic range compression
JPS6128162B2 (ja)
US4363006A (en) Noise reduction system having series connected variable frequency filters
US4370681A (en) Gain control circuit for noise reduction system
US3732371A (en) Wide dynamic range noise masking compandor
US4449106A (en) Noise reducing apparatus
US4112254A (en) Signal compander system
US4369509A (en) Gain control circuit for noise reduction system
US4471318A (en) Circuit for noise reduction particularly useful with signal recording/reproducing apparatus
US3972010A (en) Compressors, expanders and noise reduction systems
US4317142A (en) Electronic gain and noise control for recording of analog information
US4441084A (en) Noise reduction circuit
JPS6234298B2 (ja)
US4271439A (en) Electronic gain and noise control for recording of analog information
JPS6234297B2 (ja)
JPH0359611B2 (ja)
GB2079112A (en) Circuit arrangement for modifying dynamic range
JPS59105707A (ja) 音響効果装置
JPS6355243B2 (ja)