JPS6231487B2 - - Google Patents

Info

Publication number
JPS6231487B2
JPS6231487B2 JP13991776A JP13991776A JPS6231487B2 JP S6231487 B2 JPS6231487 B2 JP S6231487B2 JP 13991776 A JP13991776 A JP 13991776A JP 13991776 A JP13991776 A JP 13991776A JP S6231487 B2 JPS6231487 B2 JP S6231487B2
Authority
JP
Japan
Prior art keywords
layer
weight
total amount
electrode
alloying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13991776A
Other languages
Japanese (ja)
Other versions
JPS5364467A (en
Inventor
Yoshifumi Mori
Kenji Morisane
Tsuneyoshi Aoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13991776A priority Critical patent/JPS5364467A/en
Publication of JPS5364467A publication Critical patent/JPS5364467A/en
Publication of JPS6231487B2 publication Critical patent/JPS6231487B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は、Gaを含むn型の半導体層上にオー
ム性電極を形成するようにした電極形成方法に関
するものである。 シヨツトキーバリアゲートを有する電解効果ト
ランジスタ(S.B.FET)の製造に当つては、ソ
ース及びドレイン電極をオーミツクに再現性良く
形成することは、電気的特性、歩留り等の点から
極めて重要である。 従来、此種のオーム性電極を形成する方法とし
て、第1図に示すように、N型のGaAs半導体基
板1の表面に、Au88重量%とGe12重量%とから
なる厚さ1200ÅのAu―Ge層2及び厚さ400Å程
度のNi層3を真空蒸着により順次形成し、次い
で400℃〜500℃で数分間合金化のための熱処理を
施すことが一般的に知られている。この場合、
GaAsは熱的に分解し易いので、なるべく低温で
の合金化が望まれ、このために上述の方法では
Au―Ge層2の組成比として溶融点が最も低い共
晶組成Au:Ge=88:12(共晶点356℃)を用い
ている。また溶融したAu―GeはGaAsとのなじ
みが悪く、GaAs表面が特に疎水面である場合に
は部分的に丸く盛り上つて(ボールアツプして)
しまうので、これを防止する目的でNi層3をオ
ーバーコーテイングしている。 ところが、実際には、特にGaAsの表面が親水
性の場合に、合金化によつて形成された合金金属
層の表面が荒れ易く、合金化条件の適正化等に十
分な配慮が必要である。表面の面荒れが生じる
と、接触抵抗を増大させ、特にS.B.FETの特性
を著しく劣化させる原因となる。 このような面荒れが生じる原因を考察したとこ
ろ、以下に述べる事実が判明した。即ち、上述の
合金化に関与するのは、実際にはAu、Ge、Ni、
Ga、Asの5元系であり、この5元系における共
晶組成がGeについて上述した12重量%であると
は限らない。そしてNiはAsと化合物を形成する
ものとすれば、3元系となつてAu、Ge、Gaによ
る3元状態図を実験的に決め、少なくともこれを
基にして金属構造を決定する必要がある。 第2図にはその3元状態図を示したが、これに
よると3元共晶点は後で詳細に述べるようにGe
について1〜2重量%の範囲にある。この組成比
は丁度Au、Geの2元系におけるAuに対するGe
の固溶限に凡そ一致している。なお第2図におい
て、at%は原子比を表わす。 従つて、上述の方法のようにAuに対してGeを
12重量%にする限り、余剰のGeが析出したり初
晶を生じたりし、この結果合金層に上述の面荒れ
が生じることはむしろ当然のことと言える。また
面荒れしないような条件で合金化しても、エージ
ングによる第2図に示したものに沿つて組織変化
を起こすことが予想される。 この面荒れ現象を第2図に付き更に詳述する
と、Au:Ge=88:12の2元系の組成(図中A点
に相当)中にGaが溶解してゆくと、Ga100重量%
のB点とA点とを結ぶラインに沿つて組成自体は
変化するが、3元系の液相線は図中太い線で示す
ように変化する。従つてAB線上の例えばC点で
冷却した場合を考えると、初めにGeが初晶とし
て析出してD点に達し、ここでβ′―(Au−
Ga)とGeを析出しながらE点に向かう。このE
点ではβ′―(Au−Ga)、γ―(Au−Ga)及び
Geの3元共晶が析出して終わる。他方、AB線上
のF点から出発すると、同様にGeの初晶を析出
しながらG点に達し、H点まで液相線をたどつて
AuGaとGeを析出し、H点においてγ−(Au−
Ga)、AuGa、Geの3元共晶を析出して終わる。 このように、GaがAu―Ge層中へ拡散溶解する
ので、従来の方法ではGeの初晶、析出を避ける
ことができず、従つてGeが不可避的に表面に出
てくるのである。この面荒れによつて上述の如く
抵抗が増大し、またその荒れの程度も様々である
から、バラツキが多くて再現性が極めて悪くな
る。これを防止するために特殊な表面処理を施せ
ばよいが、製造工程上困難である。 本発明は上述の如き欠陥を是正すべく発明され
たものであつて、冒頭に述べた電極形成方法にお
いて、Gaを含むn型の半導体層のGa以外の構成
元素と化合物を形成する元素から主として成る下
側層を前記半導体層上に形成し、次いでAu及び
Geから主として成りかつAuの総量とGeの総量と
の和に対するGeの総量の割合が1.2〜2.0重量%で
ある上側層を前記下側層上に形成し、次いで300
〜500℃(最も好ましくは320℃)の温度で熱処理
することによつて、Au、Ge及びGaを含む合金化
されたオーム性電極を前記半導体層上に形成する
ようにしたことを特徴とする電極形成方法に係る
ものである。そしてこのように構成することによ
つて、面荒れを防止することができ、またボール
アツプ現象を防止することができ、しかも接触抵
抗を低下させることができるので、電気抵抗等の
電気的特性及び再現性を向上させることができ
る。 本発明においては、上側層におけるGeの総量
についての上記割合が1.2〜2.0重量%に選定され
ているが、その理由は次の通りである。即ち、
Geが2.0重量%を越えると析出防止及び面荒れ防
止の効果が実質的に少なくなる。またGe1.2重量
%は300℃でのAuに対するGeの固溶限である
が、Geが1.2重量%よりも少なくなると逆にGeの
ドナー作用が弱くなつて好ましくない。 また合金化処理前において、Au88重量%、
Ge12重量%のAu―Ge層を第1層とし、この上に
Au100重量%の第2層を積み重ねるようになし、
これら第1層及び第2層によつて上述の上側層を
構成すると共に、これら第1及び第2層における
Auの総量と上記第1層におけるGeの量との和に
対する上記Geの量の割合を1.2〜2.0重量%とする
のが望ましい。即ち、Auに対するGeの固溶限よ
りも過剰分のGeのうち、一部分はGaと置換して
ドナーとして有効に作用するが、他の部分は析出
しようとしても第2層のAuによりその析出が阻
止される。しかも第1層においてはGeが12重量
%と比較的多いので、GaAsとの界面でのGeの量
が多く、従つて単にAu―Ge層(Ge2.0重量%)
のみを形成する場合に比べて溶融点が下がるので
有利である。 またこの場合、上記第1層のAu―Ge層下に、
上述の下側層を構成するNi層を予め真空蒸着し
て全体を3層としておく方が望ましい。即ち、
NiはGaAs界面でNi―Asを形成し、この結果余剰
となつたGaがAu中へ拡散するため、Niの存在に
よつてAu中へのGaの拡散量が決められ、Ni―As
が界面エネルギーを低下させて上述のボールアツ
プ現象を防止するものと考えられる。このNi層
の厚みは50〜200Åであるのが好ましく、この範
囲を外れるとボールアツプ現象が生じ易くなる。 次に本発明をGaAsのオーム性電極の形成に適
用した一実施例を図面に付き述べる。 まず第3図に付き合金化処理前の構成を説明す
ると、N型のGaAsからなる半導体基板11の表
面には、第1層としての厚さ50〜200Å(例えば
100Å)のNi層13、第2層としてのAu―Ge層
12、第3層としてのAu層14が順次真空蒸着
により形成される。この場合、Au―Ge層12は
Au88重量%、Ge12重量%からなり、このAu―
Ge層12及びAu層14の全体におけるAuの総量
とGeの量との和に対するGeの量は1.2〜2.0重量
%(例えば1.5重量%)となるように選択する。
上述したように、Ni層13は界面エネルギーを
下げかつGaの拡散量を決め、またAu―Ge層12
は入手し易いAu―Ge(Ge12重量%)により容易
に蒸着し得る。 そして第3図に示す状態において320〜350℃の
合金化温度(炉の設定値は455℃程度でよい。)で
熱処理する。この結果、基板側のGaがAu中に拡
散し、半導体基板11にはAu、Ge、Ga、Niを含
む合金化された電極が形成される。この合金化の
過程においては、Ni層13のNiが半導体基板1
1のAsと化合物を形成し、余剰のGaがAu中へ拡
散するが、Geの量は上述したようにAuの総量と
Geの量との和に対して1.2〜2.0重量%に限定され
ているので、Geの初晶及び析出を実質的に生じ
ることなくAu、Ge、Gaの3元共晶を析出し、こ
れらが合金化する。他方、Geの過剰分の一部は
Gaと置換してドナーとして有効に作用し、他の
部分は表面へ拡散しようとしてもAu層14によ
つて阻止され、その析出が防止される。またAu
―Ge層12中のGeの量は比較的多いので溶融点
が低下し、このため合金化に要する時間が短くな
る。 再び第2図に付き説明すると、本実施例によれ
ば、合金化処理前に上述のようにGeの量を1.2〜
2.0重量%にしているが、これは第2図のB点と
E点とを結ぶ直線がAu、Geの2元状態系と交わ
る点Iに対応する。従つて合金化処理して基板側
からGaがAu中に入り込む場合、組成比はBI線に
沿つて変化するが、従来のようなGeの析出を生
じることなく共晶点Eに至ることが理解されるで
あろう。 以上のようにして形成されたオーム性電極は極
めて良好な状態で合金化されたものであつて、
GaAs表面の前処理や合金化条件に殆ど依ること
がなくGeの析出(面荒れ)やボールアツプ現象
のない平滑な表面を有したものとなる。例えば、
既述の第1図に示す従来例の場合には必ず面荒れ
が起り、またしばしばボールアツプ現象が起こつ
ていた。しかし、第3図及び第4図に示す実施例
の場合には、面荒れ及びボールアツプ現象は全く
起こらず、完全なミラー面が得られた。従つて電
気的にも十分な特性を有し、特に合金化時間が40
〜200秒であるときには接触抵抗が従来のものよ
りかなり小さくなり、オーミツク性に優れている
ことが分かつた。例えば、炉の設定温度450℃に
おける上記従来例及び上記実施例のCox法による
接触比抵抗の平均的な値は次表の通りであつた。
The present invention relates to an electrode forming method in which an ohmic electrode is formed on an n-type semiconductor layer containing Ga. In manufacturing a field effect transistor (SBFET) having a Schottky barrier gate, it is extremely important to form source and drain electrodes with good ohmic reproducibility from the viewpoint of electrical characteristics, yield, etc. Conventionally, as shown in FIG. 1, as a method for forming this type of ohmic electrode, a 1200 Å thick Au-Ge layer consisting of 88% by weight of Au and 12% by weight of Ge is deposited on the surface of an N-type GaAs semiconductor substrate 1. It is generally known to sequentially form layer 2 and Ni layer 3 with a thickness of about 400 Å by vacuum evaporation, and then perform a heat treatment for alloying at 400° C. to 500° C. for several minutes. in this case,
Since GaAs is easily decomposed thermally, it is desirable to alloy it at as low a temperature as possible, and for this reason, the method described above cannot
As the composition ratio of the Au-Ge layer 2, a eutectic composition Au:Ge=88:12 (eutectic point 356° C.) with the lowest melting point is used. In addition, molten Au-Ge is poorly compatible with GaAs, and if the GaAs surface is particularly hydrophobic, it may partially bulge up (ball up).
To prevent this, the Ni layer 3 is overcoated. However, in reality, especially when the surface of GaAs is hydrophilic, the surface of the alloy metal layer formed by alloying tends to become rough, and sufficient consideration must be given to optimizing the alloying conditions. When surface roughness occurs, it increases contact resistance and causes significant deterioration in the characteristics of SBFET in particular. After considering the causes of such surface roughness, the following facts were found. In other words, those involved in the above-mentioned alloying are actually Au, Ge, Ni,
It is a 5-element system of Ga and As, and the eutectic composition in this 5-element system is not necessarily 12% by weight as described above for Ge. Assuming that Ni forms a compound with As, it becomes a ternary system, and it is necessary to experimentally determine the ternary phase diagram of Au, Ge, and Ga, and at least determine the metal structure based on this. . Figure 2 shows its ternary phase diagram, which shows that the ternary eutectic point is Ge
in the range of 1 to 2% by weight. This composition ratio is exactly the same as the ratio of Ge to Au in the binary system of Au and Ge.
This roughly corresponds to the solid solubility limit of . Note that in FIG. 2, at% represents the atomic ratio. Therefore, as in the method described above, Ge is applied to Au.
It is rather natural that as long as the content is 12% by weight, excess Ge will precipitate or form primary crystals, resulting in the above-mentioned surface roughness in the alloy layer. Furthermore, even if alloyed under conditions that do not cause surface roughness, it is expected that the structure will change due to aging as shown in FIG. 2. To explain this surface roughening phenomenon in more detail with reference to Figure 2, as Ga is dissolved in the binary composition of Au:Ge = 88:12 (corresponding to point A in the figure), 100% by weight of Ga
Although the composition itself changes along the line connecting point B and point A, the liquidus line of the ternary system changes as shown by the thick line in the figure. Therefore, if we consider the case of cooling at, for example, point C on the AB line, Ge first precipitates as primary crystals and reaches point D, where β'-(Au-
Heading towards point E while precipitating Ga) and Ge. This E
At the point, β'-(Au-Ga), γ-(Au-Ga) and
The process ends with the precipitation of a ternary eutectic of Ge. On the other hand, if we start from point F on the AB line, we will reach point G while similarly precipitating the primary crystals of Ge, and follow the liquidus line to point H.
AuGa and Ge are precipitated and γ-(Au-
The process ends with the precipitation of a ternary eutectic of Ga), AuGa, and Ge. In this way, since Ga diffuses and dissolves into the Au-Ge layer, conventional methods cannot avoid the primary crystallization and precipitation of Ge, and therefore Ge inevitably appears on the surface. This surface roughness increases the resistance as described above, and since the degree of the roughness varies, there is a lot of variation and the reproducibility becomes extremely poor. Special surface treatment can be applied to prevent this, but this is difficult due to the manufacturing process. The present invention was invented to correct the above-mentioned defects, and in the electrode forming method described at the beginning, elements that form a compound with constituent elements other than Ga of an n-type semiconductor layer containing Ga are mainly used. a lower layer of Au and
An upper layer consisting mainly of Ge and having a ratio of the total amount of Ge to the sum of the total amount of Au and the total amount of Ge is 1.2 to 2.0% by weight is formed on the lower layer, and then 300%
An alloyed ohmic electrode containing Au, Ge and Ga is formed on the semiconductor layer by heat treatment at a temperature of ~500°C (most preferably 320°C). This relates to an electrode forming method. With this configuration, surface roughness can be prevented, ball-up phenomenon can be prevented, and contact resistance can be lowered, so electrical characteristics such as electrical resistance and reproduction can be improved. can improve sex. In the present invention, the above ratio of the total amount of Ge in the upper layer is selected to be 1.2 to 2.0% by weight, and the reason is as follows. That is,
If Ge exceeds 2.0% by weight, the effects of preventing precipitation and surface roughening will be substantially reduced. Further, 1.2% by weight of Ge is the solid solubility limit of Ge in Au at 300°C, but if the Ge content is less than 1.2% by weight, the donor effect of Ge becomes weaker, which is not preferable. In addition, before alloying treatment, Au88% by weight,
The first layer is an Au-Ge layer containing Ge12% by weight, and on top of this,
The second layer of 100% Au by weight is stacked,
These first and second layers constitute the above-mentioned upper layer, and in these first and second layers,
It is desirable that the ratio of the amount of Ge to the sum of the total amount of Au and the amount of Ge in the first layer is 1.2 to 2.0% by weight. In other words, part of the Ge in excess of the solid solubility limit of Ge in Au replaces Ga and acts effectively as a donor, but the other part is prevented from precipitating by the second layer of Au. blocked. Moreover, since the first layer contains a relatively large amount of Ge at 12% by weight, the amount of Ge at the interface with GaAs is large, and therefore it is simply an Au-Ge layer (Ge 2.0% by weight).
This is advantageous because the melting point is lower than when only a single layer is formed. In addition, in this case, below the first Au-Ge layer,
It is preferable that the Ni layer constituting the above-mentioned lower layer is vacuum-deposited in advance to form a total of three layers. That is,
Ni forms Ni-As at the GaAs interface, and as a result, excess Ga diffuses into Au, so the presence of Ni determines the amount of Ga diffused into Au, and Ni-As
It is thought that this reduces the interfacial energy and prevents the above-mentioned ball-up phenomenon. The thickness of this Ni layer is preferably 50 to 200 Å; outside this range, the ball-up phenomenon tends to occur. Next, an embodiment in which the present invention is applied to the formation of a GaAs ohmic electrode will be described with reference to the drawings. First, the structure before the alloying process is explained in FIG.
A Ni layer 13 with a thickness of 100 Å), an Au--Ge layer 12 as a second layer, and an Au layer 14 as a third layer are sequentially formed by vacuum evaporation. In this case, the Au-Ge layer 12 is
It consists of 88% Au and 12% Ge, and this Au
The amount of Ge relative to the sum of the total amount of Au and the amount of Ge in the Ge layer 12 and the Au layer 14 is selected to be 1.2 to 2.0% by weight (for example, 1.5% by weight).
As mentioned above, the Ni layer 13 lowers the interfacial energy and determines the amount of Ga diffusion, and the Au-Ge layer 12
can be easily deposited using easily available Au-Ge (Ge 12% by weight). Then, in the state shown in FIG. 3, heat treatment is performed at an alloying temperature of 320 to 350°C (the furnace setting value may be about 455°C). As a result, Ga on the substrate side is diffused into Au, and an alloyed electrode containing Au, Ge, Ga, and Ni is formed on the semiconductor substrate 11. In this alloying process, the Ni of the Ni layer 13 is transferred to the semiconductor substrate 1.
1 forms a compound with As, and excess Ga diffuses into Au, but as mentioned above, the amount of Ge is different from the total amount of Au.
Since the amount is limited to 1.2 to 2.0% by weight based on the sum of the amount of Ge, the ternary eutectic of Au, Ge, and Ga can be precipitated without substantially causing primary crystals and precipitation of Ge, and these Alloy. On the other hand, part of the excess Ge
It effectively acts as a donor by replacing Ga, and even if the other parts try to diffuse to the surface, they are blocked by the Au layer 14 and their precipitation is prevented. Also Au
- The relatively large amount of Ge in the Ge layer 12 lowers the melting point and thus reduces the time required for alloying. Referring again to FIG. 2, according to this example, the amount of Ge is adjusted to 1.2 to 1.2 as described above before alloying treatment.
The concentration is 2.0% by weight, which corresponds to point I where the straight line connecting points B and E in FIG. 2 intersects the binary state system of Au and Ge. Therefore, when Ga enters Au from the substrate side through alloying treatment, the composition ratio changes along the BI line, but it is understood that the eutectic point E is reached without Ge precipitation as in the conventional case. will be done. The ohmic electrode formed as described above is alloyed in an extremely good condition, and
It has a smooth surface with no Ge precipitation (surface roughness) or ball-up phenomenon, almost regardless of the pretreatment or alloying conditions of the GaAs surface. for example,
In the case of the conventional example shown in FIG. 1 mentioned above, surface roughness always occurred, and ball-up phenomenon often occurred. However, in the case of the embodiment shown in FIGS. 3 and 4, no surface roughness or ball-up phenomenon occurred, and a perfect mirror surface was obtained. Therefore, it has sufficient electrical properties, especially when the alloying time is 40
When the time is ~200 seconds, the contact resistance becomes considerably smaller than that of the conventional method, indicating that the contact resistance is excellent in ohmic properties. For example, the average values of the contact resistivity measured by the Cox method of the above conventional example and the above example at a furnace temperature setting of 450° C. were as shown in the following table.

【表】 なお上記従来例の場合でも上記実施例の場合に
近い接触比抵抗を示すものがあるが、ばらつきが
大きくて再現性よく所望の接触比抵抗を示すオー
ム性電極を得ることはできない。このため、上記
表から明らかなように、上記実施例の場合の接触
比抵抗の値は平均的には上記従来例の場合の約半
分であつた。 本実施例によるオーム性電極を第4図に示すよ
うに実際にS.B.FETのソース及びドレイン電極
に用いる場合、オーミツク性が極めて良好であ
り、また表面の凹凸が少ないことから、ゲート1
5との間の距離にバラツキがなく、微細パターン
にした場合に効果があつた。なお第4図は合金化
処理前の状態を概略的に示すものである。 以上本発明を一実施例に付き説明したが、本発
明はこの実施例に限定されるものではなく、以下
に述べるように、その技術的思想に基いて更に変
形が可能であることが理解されよう。 例えば、Au層14とAu―Ge層12とを通じて
全体Au―Ge化し、この表面側をAuに富む層若し
くはAu100%の層とし、Ni層13側にかけて徐々
にGeの量を多くするように蒸着してもよい。 またGaを含むn型の半導体層のGa以外の構成
元素と化合物を形成する元素から主として成る下
側層13をNiから構成したが、Ti、Pt又はCrか
ら構成してもほぼ同様の効果を得ることができ
る。なお上記下側層13をNi、Ti、Pt又はCrの
何れから構成した場合でも、この下側層13の膜
厚が300Å程度以下の時には合金化温度に達し次
第すぐに急冷させても差支えないという利点があ
る。しかし300Åよりも厚くても、膜厚に応じた
所定時間だけ合金化温度を保持すれば所期の目的
を達成することができる。 また上述の実施例では半導体基板をGaAsで構
成したが、GaP、GaAsP、GaAlAs、InGaAs、等
のようにGaを含む他の化合物半導体で構成して
もほぼ同様の効果を得ることができた。即ち、
CaP又はGaAsPで構成した場合には、族金属が
Gaのみなので、第2図に示す状態図と全く同じ
結果が得られた。またGaAlAsで構成した場合に
は、第2図に示す状態図とほぼ同様の結果が得ら
れた。またInGaAsで構成した場合には、Geの総
量の前記割合が1.2〜2.0重量%の範囲内でGeの重
量%を比較的少なくすることができ、また300〜
500℃の範囲内で合金化温度を比較的低くするこ
とができた。 また本発明による電極は他の半導体装置、例え
ばダイオード等にも適用可能である。 本発明は上述の如く、Au及びGeから主として
成る上側層におけるAuの総量とGeの総量との和
に対するGeの総量の割合を1.2〜2.0重量%とした
ので、Geの析出による面荒れを効果的に防止す
ることができる。 またGaを含むn型の半導体層と、Au及びGeか
ら主として成る上側層との間に、前記半導体層の
前記Ga以外の構成元素と化合物を形成する元素
から主として成る下側層を介在させたので、上記
化合物の形成により界面エネルギーが低下し、こ
のためにボールアツプ現象を効果的に防止するこ
とができると共に、上記化合物の形成により接触
抵抗を低下させることができる。 従つて本発明によれば、従来不可避であつた面
荒れ及びボールアツプ現象の発生と、接触抵抗の
増大とを低く抑えて電気抵抗等の電気的特性を向
上させると共に、電極形成の再現性を向上させる
ことができる。
[Table] Although some of the conventional examples described above exhibit contact specific resistances close to those of the above embodiments, the variation is large and it is not possible to obtain ohmic electrodes exhibiting desired contact specific resistances with good reproducibility. Therefore, as is clear from the above table, the value of the contact specific resistance in the case of the above example was on average about half of that in the case of the above conventional example. When the ohmic electrode according to this example is actually used as the source and drain electrodes of SBFET as shown in FIG.
There was no variation in the distance between 5 and 5, and a fine pattern was effective. Note that FIG. 4 schematically shows the state before alloying treatment. Although the present invention has been described above with reference to one embodiment, it is understood that the present invention is not limited to this embodiment and can be further modified based on the technical idea as described below. Good morning. For example, the entire Au-Ge layer is formed through the Au layer 14 and the Au-Ge layer 12, the surface side is made an Au-rich layer or a 100% Au layer, and the amount of Ge is gradually increased toward the Ni layer 13 side by vapor deposition. You may. In addition, although the lower layer 13, which is mainly composed of elements that form a compound with constituent elements other than Ga of the Ga-containing n-type semiconductor layer, is made of Ni, it can also be made of Ti, Pt, or Cr to obtain almost the same effect. Obtainable. Note that regardless of whether the lower layer 13 is made of Ni, Ti, Pt, or Cr, if the thickness of the lower layer 13 is approximately 300 Å or less, there is no problem in rapidly cooling it as soon as the alloying temperature is reached. There is an advantage. However, even if the film is thicker than 300 Å, the desired purpose can be achieved by maintaining the alloying temperature for a predetermined time depending on the film thickness. Further, in the above embodiment, the semiconductor substrate was made of GaAs, but almost the same effect could be obtained even if it was made of other compound semiconductors containing Ga such as GaP, GaAsP, GaAlAs, InGaAs, etc. That is,
When composed of CaP or GaAsP, the group metal
Since only Ga was used, the results were exactly the same as the phase diagram shown in FIG. Furthermore, in the case of the structure made of GaAlAs, almost the same results as the phase diagram shown in FIG. 2 were obtained. In addition, when composed of InGaAs, the weight percent of Ge can be relatively small within the range of 1.2 to 2.0 weight percent of the total amount of Ge, and
The alloying temperature could be kept relatively low within the range of 500°C. Furthermore, the electrode according to the present invention can also be applied to other semiconductor devices, such as diodes. As mentioned above, in the present invention, the ratio of the total amount of Ge to the sum of the total amount of Au and the total amount of Ge in the upper layer mainly composed of Au and Ge is set to 1.2 to 2.0% by weight. can be prevented. Further, a lower layer mainly consisting of an element that forms a compound with a constituent element other than Ga of the semiconductor layer is interposed between the n-type semiconductor layer containing Ga and the upper layer mainly consisting of Au and Ge. Therefore, the formation of the above-mentioned compound lowers the interfacial energy, thereby making it possible to effectively prevent the ball-up phenomenon, and also reducing the contact resistance by forming the above-mentioned compound. Therefore, according to the present invention, it is possible to suppress the occurrence of surface roughness and ball-up phenomenon that were conventionally unavoidable, and the increase in contact resistance, thereby improving electrical characteristics such as electrical resistance, and improving the reproducibility of electrode formation. can be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例を示すものであつて、合金化処
理前の断面図である。第2図はAu、Ge、Ga3元
系の状態図である。第3図及び第4図は本発明の
一実施例を示すものであつて、第3図は合金化処
理前の断面図、第4図はシヨツトキーバリア
FETの合金化処理前の断面図である。 なお図面に用いた符号において、12…Au―
Ge層、13…Ni層、14…Au層である。
FIG. 1 shows a conventional example, and is a sectional view before alloying treatment. Figure 2 is a phase diagram of the ternary system of Au, Ge, and Ga. 3 and 4 show an embodiment of the present invention, in which FIG. 3 is a sectional view before alloying treatment, and FIG. 4 is a shot key barrier.
FIG. 3 is a cross-sectional view of the FET before alloying treatment. In addition, in the symbols used in the drawings, 12...Au-
They are a Ge layer, 13...Ni layer, and 14...Au layer.

Claims (1)

【特許請求の範囲】 1 Gaを含むn型の半導体層上にオーム性電極
を形成するようにした電極形成方法において、 前記半導体層の前記Ga以外の構成元素と化合
物を形成する元素から主として成る下側層を前記
半導体層上に形成し、 次いでAu及びGeから主として成りかつAuの総
量とGeの総量との和に対するGeの総量の割合が
1.2〜2.0重量%である上側層を前記下側層上に形
成し、 次いで300〜500℃の温度で熱処理することによ
つて、Au、Ge及びGaを含む合金化されたオーム
性電極を前記半導体層上に形成するようにしたこ
とを特徴とする電極形成方法。
[Scope of Claims] 1. An ohmic electrode forming method for forming an ohmic electrode on an n-type semiconductor layer containing Ga, the electrode comprising mainly an element that forms a compound with a constituent element other than the Ga of the semiconductor layer. A lower layer is formed on the semiconductor layer, and then consists mainly of Au and Ge, and the ratio of the total amount of Ge to the sum of the total amount of Au and the total amount of Ge is
The alloyed ohmic electrode containing Au, Ge and Ga is formed by forming an upper layer of 1.2-2.0% by weight on the lower layer and then heat-treating at a temperature of 300-500°C. A method for forming an electrode, characterized in that the electrode is formed on a semiconductor layer.
JP13991776A 1976-11-20 1976-11-20 Electrode Granted JPS5364467A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13991776A JPS5364467A (en) 1976-11-20 1976-11-20 Electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13991776A JPS5364467A (en) 1976-11-20 1976-11-20 Electrode

Publications (2)

Publication Number Publication Date
JPS5364467A JPS5364467A (en) 1978-06-08
JPS6231487B2 true JPS6231487B2 (en) 1987-07-08

Family

ID=15256647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13991776A Granted JPS5364467A (en) 1976-11-20 1976-11-20 Electrode

Country Status (1)

Country Link
JP (1) JPS5364467A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301188A (en) * 1979-10-01 1981-11-17 Bell Telephone Laboratories, Incorporated Process for producing contact to GaAs active region
JPS56116619A (en) * 1980-02-20 1981-09-12 Matsushita Electric Ind Co Ltd Electrode formation to gallium aluminum arsenic crystal
JPS5928376A (en) * 1982-08-09 1984-02-15 Hitachi Ltd Semiconductor device and manufacture thereof

Also Published As

Publication number Publication date
JPS5364467A (en) 1978-06-08

Similar Documents

Publication Publication Date Title
US4186410A (en) Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors
US5731224A (en) Method for manufacturing ohmic contacts for compound semiconductors
JP2893723B2 (en) Method of manufacturing ohmic electrode
JPH081896B2 (en) Contact structure for gallium arsenide and method for producing the same
JP2907452B2 (en) Electrodes for compound semiconductors
US4942451A (en) Semiconductor device having improved antireflection coating
JPS6231487B2 (en)
US4613890A (en) Alloyed contact for n-conducting GaAlAs-semi-conductor material
US6313534B1 (en) Ohmic electrode, method and multi-layered structure for making same
US20210288159A1 (en) Semiconductor device
JPS6354231B2 (en)
JP2761735B2 (en) Heat resistant ohmic electrode and method of manufacturing the heat resistant ohmic electrode
JP3096133B2 (en) Compound semiconductor device
JP2599432B2 (en) Method of forming ohmic electrode
JP2599433B2 (en) Method of forming ohmic electrode
JPS60242619A (en) Formation of semiconductor ohmic electrode
JP2719678B2 (en) Ohmic electrode and method for forming the same
JPH0616502B2 (en) Method for manufacturing semiconductor device
JPH0287671A (en) Semiconductor device which contains high temperature-resistant shottky contact
JPH0562928A (en) Compound semiconductor device and manufacturing method thereof
JP2977378B2 (en) Ohmic electrode
JPH0131310B2 (en)
JPH0554269B2 (en)
JPS6029217B2 (en) Manufacturing method of semiconductor device
JPS607175A (en) Structure of electrode of iii-v compound semiconductor element