JPS6231376A - Pwm inverter - Google Patents

Pwm inverter

Info

Publication number
JPS6231376A
JPS6231376A JP60166829A JP16682985A JPS6231376A JP S6231376 A JPS6231376 A JP S6231376A JP 60166829 A JP60166829 A JP 60166829A JP 16682985 A JP16682985 A JP 16682985A JP S6231376 A JPS6231376 A JP S6231376A
Authority
JP
Japan
Prior art keywords
current
carrier signal
inverter
becomes
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60166829A
Other languages
Japanese (ja)
Inventor
Toru Kai
徹 甲斐
Junichi Okada
順一 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Manufacturing Co Ltd filed Critical Yaskawa Electric Manufacturing Co Ltd
Priority to JP60166829A priority Critical patent/JPS6231376A/en
Publication of JPS6231376A publication Critical patent/JPS6231376A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

PURPOSE:To improve the responsiveness of a current by decreasing a carrrier frequency in a range of a small current command to reduce the insensitive band of a current. CONSTITUTION:A triangular carrier signal generator of PWM inverter has a triangular signal generator having a comparator 21, an operational amplifier 22, resistors 27, 28 and a capacitor 29, and a window comparator having comparators 24, 25, an inverter 26 and an analog switch 23 (parallel with a resistor 27) are added thereto. Thus, when a current command Ia falls within a preset range of -DELTAV<Ia<DELTA V, the output of the window comparator becomes a low level and the output of the inverter 26 becomes a high level to turn ON the switch 23, thereby shortcircuiting the resistor 27. Thus, the period of the output (carrier signal) of the amplifier 22 increases (becomes a low frequency), thereby reducing the insensitive band of the current controlled in the pulse width.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPWMインバータに関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a PWM inverter.

〔従来の技術〕[Conventional technology]

ACサーボコントローラ、DCサーボコントローラは一
般に、交流または直流電流指令とフィードバック電流と
の偏差を電流増幅器にて増幅し、この増幅された電流偏
差を三角波キャリア信号によりパルス幅変調を行ない、
キャリア信号のオン/オフの周期に変換する。このオン
/オフ信号は直流型fiMIIの場合、4個のパワート
ランジスタの駆動信号となり、交流電流制御の場合は6
個のパワートランジスタの駆動信号となる。
AC servo controllers and DC servo controllers generally amplify the deviation between an AC or DC current command and a feedback current using a current amplifier, and perform pulse width modulation on this amplified current deviation using a triangular wave carrier signal.
Converts to the on/off period of the carrier signal. This on/off signal becomes a drive signal for 4 power transistors in the case of DC type fiMII, and 6 in the case of AC current control.
This becomes the drive signal for the power transistors.

第4図は交流電流制御のPWMインバータの従来例の構
成図で、この従来例は、6個のパワートランジスタ↑r
+ 、 Trz 、 Trs、 Tra 、 Trs 
Figure 4 is a configuration diagram of a conventional example of an AC current controlled PWM inverter.This conventional example consists of six power transistors ↑r
+ , Trz, Trs, Tra, Trs
.

Trb 、ダイオードDI、 02.03. [+4.
 US、 06を有して、モータ2を駆動するインバー
タパワー回路1と、電流指令Inと電流検出信号(フィ
ードバック電流) Iufbの偏差を増幅する電流増幅
器3と、電流Iマと″irL流検出信号(フィードバッ
ク電流)Ivrhの偏差を増幅する電流増幅器4と、電
流増幅器3.4の出力■σM、1マ0から電流1w’を
作る電流演算回路5と、三角波キャリア信号発生器10
と、それぞれ電流演算回路5の出力1(+’ 、 rv
’ 。
Trb, diode DI, 02.03. [+4.
US, 06, an inverter power circuit 1 that drives the motor 2, a current amplifier 3 that amplifies the deviation between the current command In and the current detection signal (feedback current) Iufb, and the current Ima and ``irL current detection signals. (feedback current) A current amplifier 4 that amplifies the deviation of Ivrh, a current calculation circuit 5 that generates a current 1w' from the output of the current amplifier 3.4 σM, 1ma0, and a triangular wave carrier signal generator 10
and the output 1 (+', rv
'.

Iw’をキャリア信号と電圧比較するコンパレータ6.
7.8と、コンパレータ6.7.8の出力によりパワー
トランジスタTr+ 、 Tr2.・・・、 Tr6を
駆動するベース駆動回路9で構成されている。
A comparator that compares the voltage of Iw' with the carrier signal 6.
7.8 and the output of the comparator 6.7.8, the power transistors Tr+, Tr2. ..., consists of a base drive circuit 9 that drives the Tr6.

第5図(a)は第4図のPWMインバータのU相をブロ
ック線図で示したもので、K^は電流増幅器3,4のゲ
イン、  Knはパワーアンプのゲイン、 KNは電機
子インピーダンス、Krは電流検出ゲインを表わしてい
る。いま、電流指令Iaが印加されると、定常偏差を無
視すると、電流指令■σにほぼ等しい電流In tbが
流れる。
Figure 5(a) is a block diagram showing the U phase of the PWM inverter in Figure 4, where K^ is the gain of current amplifiers 3 and 4, Kn is the gain of the power amplifier, KN is the armature impedance, Kr represents current detection gain. Now, when the current command Ia is applied, a current In tb approximately equal to the current command ■σ flows, if the steady-state deviation is ignored.

ところで、パワートランジスタTr+〜Trr、の蓄積
時間やターンオフ時間によりパワートランジスタTrl
−Trらの上下アーム(第4図ではトランジスタTr+
  とTr2. Tr3 と↑r4. TrsとTrら
)が短絡することがある。このアーム短絡を防ぐために
、一般にトランジスタTr+〜Trbの駆動信号の立上
り時間を一定量だけ遅らせるためにベース駆動回路9に
オンディレィ回路が設けられている。
By the way, depending on the accumulation time and turn-off time of the power transistors Tr+ to Trr, the power transistor Trl
- Upper and lower arms of Tr etc. (transistor Tr+ in Fig. 4)
and Tr2. Tr3 and ↑r4. Trs and Tr et al.) may be short-circuited. To prevent this arm short circuit, an on-delay circuit is generally provided in the base drive circuit 9 to delay the rise time of the drive signals of the transistors Tr+ to Trb by a certain amount.

しかしながら、このオンディレィの影響のために、不感
帯を生じる。すなわち、第5図(a)のブロック線図の
Knで表わされたパワーアンプの特性に第5図(b)で
示すような不感帯が生じ、等価的にパワーアンプのゲイ
ンKnが低くなり、第5図(C)に示すようなゼロクロ
ス歪が生じ、これがトルクリップルや応答遅れの原因と
なって、高精度のモータ制御を妨げている。また、最近
では。
However, the effect of this on-delay creates a dead zone. That is, a dead zone as shown in FIG. 5(b) occurs in the characteristics of the power amplifier represented by Kn in the block diagram of FIG. 5(a), and equivalently the gain Kn of the power amplifier becomes low. Zero-cross distortion as shown in FIG. 5(C) occurs, causing torque ripple and response delay, and hindering highly accurate motor control. Also, recently.

キャリア周波数を高くして電流のキャリアリップルの低
減や騒ぎの低減などの要求が高まっており、使用するト
ランジスタによって決まるのですンディレイの時間を一
定とすると、キャリア周波数が高くなると、前述の電流
のゼロクロス歪や不感帯は大きくなり、ますますトルク
リップル、応答の遅れが目立ってくる。
There is an increasing demand for reducing the current carrier ripple and noise by increasing the carrier frequency, and this is determined by the transistor used.Assuming the delay time is constant, as the carrier frequency increases, the above-mentioned current zero crossing Distortion and dead zones become larger, and torque ripple and response delays become more noticeable.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この対策として、インバータの出力電圧をフィードバッ
クして電流ループの他に電圧ループを付加してデッドタ
イムを補償したり、デッドタイムによる電流の不感帯の
幅が予めわかっているとして電流指令に補償量を加える
ことによって電流指令が不感帯に入らないように補正を
行なっている。前者の補償法は、インバータの出力電圧
をフィードバックするためフィードバック電圧を絶縁す
る必要があり、回路構成が複雑となる欠点がある。また
、後者の方法はデッドタイムによる電流の不感帯の幅が
予めわかっているとして補償するものであるが、実際に
はトランジスタの蓄積時間はトランジスタのジャンクシ
ョン温度が電流増幅率により変化するので、不感帯の幅
は変化するものと考える必要があり、また、キャリア周
波数が変化すると不感帯の幅が変わるので、補正量をそ
の都度、設定し直さなければならないなどの欠点がある
As a countermeasure for this, it is possible to compensate for the dead time by feeding back the inverter's output voltage and adding a voltage loop in addition to the current loop, or by adding a compensation amount to the current command assuming that the width of the current dead zone due to dead time is known in advance. By adding this, correction is made so that the current command does not fall into the dead zone. The former compensation method requires insulation of the feedback voltage in order to feed back the output voltage of the inverter, which has the disadvantage of complicating the circuit configuration. In addition, the latter method compensates by assuming that the width of the current dead zone due to dead time is known in advance, but in reality, the storage time of a transistor is determined by the width of the dead zone because the transistor junction temperature changes depending on the current amplification factor. It is necessary to consider that the width will change, and since the width of the dead zone changes when the carrier frequency changes, there are drawbacks such as the need to reset the correction amount each time.

また、電流ゼロ付近で電流増幅器のゲインを高くする゛
ために、ダイオードのオン電圧(シリコンダイオードで
は約o、ev)以下ではダイオードが非導通であり、こ
の非導通時は演算増幅器のフィードバック抵抗が等価的
に高抵抗になり増幅器のゲインが高くなることを利用し
て、電流増幅器のフィードバック抵抗に直列にダイオー
ドを挿入する方法があるが、この方法では、ダイオード
非導通時のゲインをコントロールすることができないた
め、電流制御系の安定性が悪くなるという欠点がある。
In addition, in order to increase the gain of the current amplifier near zero current, the diode is non-conducting below the diode's on-voltage (approximately o, ev for silicon diodes), and when it is non-conducting, the feedback resistance of the operational amplifier is There is a method of inserting a diode in series with the feedback resistor of the current amplifier, taking advantage of the fact that the gain of the amplifier becomes higher as the resistance becomes equivalently higher, but with this method, the gain can be controlled when the diode is not conducting. This has the disadvantage that the stability of the current control system deteriorates.

本発明の目的は、パワートランジスタの上下アーム短絡
防止のために設けられたオンディレィ回路のデッドタイ
ムの影響を軽減して、電流の不感帯の幅を小さくしたP
WMインバータを提供することである。
An object of the present invention is to reduce the influence of the dead time of the on-delay circuit provided to prevent short-circuiting of the upper and lower arms of the power transistor, and to reduce the width of the current dead zone.
The purpose of the present invention is to provide a WM inverter.

〔問題点を解決するための手段〕 本発明は、パワートランジスタの上下アーム間の短絡を
防とするために、パワートランジスタの駆動信号の立−
ヒリ時間を遅らせるオンディレィ回路を有するPWMイ
ンバータにおいて、電流指令とフィードバック電流の増
幅された電流偏差をパルス幅変調するための三角波キャ
リア信号であって、電流指令の小さい領域での周波数が
他の領域よりも低い三角波キャリア信号を発生する三角
波キャリア信号発生器を備えたことを特徴とする。
[Means for Solving the Problems] The present invention provides a rise and fall of the drive signal for the power transistor in order to prevent short circuits between the upper and lower arms of the power transistor.
A triangular wave carrier signal for pulse width modulating the amplified current deviation between the current command and the feedback current in a PWM inverter having an on-delay circuit that delays the burnout time. The present invention is characterized in that it includes a triangular wave carrier signal generator that generates a low triangular wave carrier signal.

〔作用〕[Effect]

第3図(a)は振幅ecの三角波キャリア信号と入力電
圧V+n(被変調電圧)の関係を示し、第3図(b)、
 (c)はインバータあ出力7ヒ圧+Eo、 −Eoを
示している。
FIG. 3(a) shows the relationship between the triangular wave carrier signal of amplitude ec and the input voltage V+n (modulated voltage), and FIG. 3(b),
(c) shows inverter output 7hi pressure +Eo, -Eo.

三角波キャリア信号と入力電圧V1mの大小関係により
、インバータは出力電圧十Eoまたは−Eoを発生する
0図示のように一周期T内に時刻to。
Depending on the magnitude relationship between the triangular wave carrier signal and the input voltage V1m, the inverter generates an output voltage of 0Eo or -Eo at time 0 within one cycle T as shown in the figure.

tI + t2 + t3をとると、t1〜t2間はト
ランジスタの上アームがオンしており、L0〜L1、t
2〜t311tlはトランジスタの下アームがオンして
いることを第3図(b)、 (c)は示している。第3
図(b)、 (c)の斜線部は、それぞれのトランジス
タのオンディレィにより上下アームのトランジスタがい
ずれもオンしない時間(デッドタイムtj)を示してい
る。第3図(b)、 (C)からもわかるようにインバ
ータの平均出力電圧はデッドタイムの影響は受けない、
しかし、キャリア周期Tに対するデッドタイムを−の割
合いLa/Tが大きくなると、上下アームのトランジス
タが同時にオフしている割合いが大きくなる。特に、電
流指令が小さい領域ではデユーティサイクルが50%近
くなりオンディレィが大きいとパルス幅変調にがデッド
タイムL−内に入ってしまい、50%付近はパルス幅変
調ができず電流の不感、り;?が生じる・ これに対して、キャリア周波数を下げると。
Taking tI + t2 + t3, the upper arm of the transistor is on between t1 and t2, and L0-L1, t
2-t311tl, the lower arm of the transistor is on, as shown in FIGS. 3(b) and 3(c). Third
The shaded portions in FIGS. (b) and (c) indicate the time (dead time tj) in which none of the transistors in the upper and lower arms are turned on due to the on-delay of each transistor. As can be seen from Figures 3(b) and (C), the average output voltage of the inverter is not affected by dead time.
However, when the dead time relative to the carrier period T becomes a negative ratio (La/T), the proportion of transistors in the upper and lower arms that are turned off at the same time increases. In particular, in the region where the current command is small, the duty cycle approaches 50%, and if the on-delay is large, the pulse width modulation falls within the dead time L-, and around 50%, pulse width modulation is not possible and the current becomes insensitive. ;? occurs. On the other hand, if the carrier frequency is lowered.

デッドタイムを−は一定であるので、キャリア周期Tに
対する割合いが小さくなり、1rf、流の不感帯が減少
する。
Since the dead time is constant, its ratio to the carrier period T becomes small, and the dead zone of the 1rf flow is reduced.

なお、キャリア周波数を下げるのは?lQ指令が小さい
領域であるので、キャリア周波数の低下により騒音が増
加することはない。
What about lowering the carrier frequency? Since the lQ command is in a small region, noise does not increase due to a decrease in carrier frequency.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明のPWMインバータの一実施例で、三角
波キャリア信号発生器の回路図、第2図はその各部の信
号の波形図である。
FIG. 1 shows an embodiment of the PWM inverter of the present invention, and is a circuit diagram of a triangular wave carrier signal generator, and FIG. 2 is a waveform diagram of signals at each part thereof.

この三角波キャリア信号発生器は、コンパレータ21と
演算増幅器22と抵抗2? 、 28とコンデンサ23
により構成される一般的な三角波発生回路に、コンパレ
ータ24.25で構成されたウィンドコンパレータと、
インバータ2Bと、アナログスイッチ23(抵抗27に
並列に接続されている)が付加されてなる。
This triangular wave carrier signal generator consists of a comparator 21, an operational amplifier 22, and a resistor 2? , 28 and capacitor 23
A general triangular wave generation circuit composed of a window comparator composed of comparators 24 and 25,
An inverter 2B and an analog switch 23 (connected in parallel to a resistor 27) are added.

したがって、電流指令1a (電圧信号)が予め設定さ
れたーΔV<Ia<+ΔVの領域に入ると、ウィンドコ
ンパレータの出力がロウレベル、したがってインバータ
26の出力がハイレベルになってアナログスイッチ23
がオンし、抵抗27の両端が短絡されて、演算増幅器2
2の出力(キャリア信号)の周期が大きく(周波数が小
さく)なる。その結果、キャリア周期に対するデッドタ
イムの割合いが小さくなって、パルス幅制御された電流
の不感帯が減少する。
Therefore, when the current command 1a (voltage signal) enters the preset range -ΔV<Ia<+ΔV, the output of the window comparator becomes low level, and therefore the output of the inverter 26 becomes high level, and the analog switch 23
is turned on, both ends of the resistor 27 are shorted, and the operational amplifier 2
The period of the second output (carrier signal) becomes larger (the frequency becomes smaller). As a result, the ratio of the dead time to the carrier period becomes smaller, and the dead zone of the pulse-width-controlled current is reduced.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、電流指令の小ざい領域で
キャリア周波数を下げることにより、オンディレィ回路
のデッドタイムの影響を軽減して電流の不感帯を小さく
することができ、電流の応答性が改善される効果がある
As explained above, the present invention reduces the effect of the dead time of the on-delay circuit by lowering the carrier frequency in a region where the current command is small, thereby reducing the current dead zone and improving the current responsiveness. It has the effect of being

【図面の簡単な説明】[Brief explanation of drawings]

第1図は未発IJ]のPWMインバータの一実施例で、
三角波キャリア信号発生器の回路図、第2図は第1図の
各部の波形図、第3図(a)、 (b)、 (C)はキ
ャリア信号と入力電圧Winの関係と出力電圧の波形を
示す図、第4図はPWMインバータの従来例の構成図、
第5図(a)、 (b)、 (c)はそれぞれ第4図の
U相のブロック線図、パワーアンプの特性を示す図、電
流のゼロクロス歪を示す図である。 21 、24 、25・・・コンパレータ、22・・・
演算増幅器、23・・・アナログスイッチ、 26・・
・インバータ、2? 、 2B・・・抵抗、 29・・
・コンデンサ。 特許出願人  (′(コ式会ト1;  安川、TI、機
製作所代理人  若  林    巾・′  。 IJ ″7/&−9第1図
Figure 1 shows an example of a PWM inverter for an unfired IJ.
A circuit diagram of a triangular wave carrier signal generator. Figure 2 is a waveform diagram of each part of Figure 1. Figures 3 (a), (b), and (C) are the relationship between the carrier signal and input voltage Win and the waveform of the output voltage. Figure 4 is a diagram showing the configuration of a conventional PWM inverter.
5(a), 5(b), and 5(c) are a block diagram of the U phase of FIG. 4, a diagram showing the characteristics of the power amplifier, and a diagram showing the zero-cross distortion of the current, respectively. 21, 24, 25... comparator, 22...
Operational amplifier, 23... Analog switch, 26...
・Inverter, 2? , 2B...resistance, 29...
・Capacitor. Patent Applicant ('(Koshikikai t 1; Yasukawa, TI, Machine Works Agent: Wakabayashi Wakabayashi). IJ ″7/&-9 Figure 1

Claims (1)

【特許請求の範囲】 パワートランジスタの上下アーム間の短絡を防止するた
めに、パワートランジスタの駆動信号の立上り時間を遅
らせるオンディレイ回路を有するPWMインバータにお
いて、 電流指令とフィードバック電流の増幅された電流偏差を
パルス幅変調するための三角波キャリア信号であって、
電流指令の小さい領域での周波数が他の領域よりも低い
三角波キャリア信号を発生する三角波キャリア信号発生
器を備えたことを特徴とするPWMインバータ。
[Claims] In a PWM inverter having an on-delay circuit that delays the rise time of a drive signal of a power transistor in order to prevent a short circuit between the upper and lower arms of the power transistor, the current deviation between the current command and the feedback current is amplified. A triangular wave carrier signal for pulse width modulating the
A PWM inverter comprising a triangular wave carrier signal generator that generates a triangular wave carrier signal having a lower frequency in a region where the current command is small than in other regions.
JP60166829A 1985-07-30 1985-07-30 Pwm inverter Pending JPS6231376A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60166829A JPS6231376A (en) 1985-07-30 1985-07-30 Pwm inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60166829A JPS6231376A (en) 1985-07-30 1985-07-30 Pwm inverter

Publications (1)

Publication Number Publication Date
JPS6231376A true JPS6231376A (en) 1987-02-10

Family

ID=15838429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60166829A Pending JPS6231376A (en) 1985-07-30 1985-07-30 Pwm inverter

Country Status (1)

Country Link
JP (1) JPS6231376A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239814A (en) * 2009-03-31 2010-10-21 Mitsuba Corp Motor control device
JP2013247739A (en) * 2012-05-24 2013-12-09 Fujitsu General Ltd Motor drive
WO2024042594A1 (en) * 2022-08-23 2024-02-29 三菱電機株式会社 Rotary machine control device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239814A (en) * 2009-03-31 2010-10-21 Mitsuba Corp Motor control device
JP2013247739A (en) * 2012-05-24 2013-12-09 Fujitsu General Ltd Motor drive
WO2024042594A1 (en) * 2022-08-23 2024-02-29 三菱電機株式会社 Rotary machine control device

Similar Documents

Publication Publication Date Title
JPS61154495A (en) Drive controller of dc motor
US3990020A (en) DC linear power amplifier
JP2873689B2 (en) Speed control device
JPH0313837B2 (en)
EP1583235B1 (en) Emitter switching driving network to control the storage time
US5287044A (en) Drive circuit for brushless motor
US3471759A (en) Pulse width modulation servo system including a unique transformerless demodulator
JPH067755B2 (en) Motor control device
JPS6231376A (en) Pwm inverter
JPH0473803B2 (en)
US6720752B2 (en) PWM motor driving device
JP2578159B2 (en) PWM inverter
JPS6231375A (en) Pwm inverter
JPH01270771A (en) Controller for pwm inverter
JPS61244269A (en) Switching power source
JP2922941B2 (en) Control method of pulse width modulation type inverter
JPH0748958B2 (en) Motor drive circuit
JPH0216119B2 (en)
KR930004807Y1 (en) Circuit for inverter
JPH0216862Y2 (en)
JPS6020782A (en) Speed controller for motor
JPH055835Y2 (en)
JPS60118082A (en) Vector controller of induction motor
JPH0670549A (en) Voltage type inverter device
JPS60187292A (en) Inverter device