JPS6231375A - Pwm inverter - Google Patents

Pwm inverter

Info

Publication number
JPS6231375A
JPS6231375A JP60166828A JP16682885A JPS6231375A JP S6231375 A JPS6231375 A JP S6231375A JP 60166828 A JP60166828 A JP 60166828A JP 16682885 A JP16682885 A JP 16682885A JP S6231375 A JPS6231375 A JP S6231375A
Authority
JP
Japan
Prior art keywords
current
carrier signal
triangular wave
resistor
pwm inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60166828A
Other languages
Japanese (ja)
Inventor
Toru Kai
徹 甲斐
Tomoaki Tanimoto
谷本 智昭
Junichi Okada
順一 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Manufacturing Co Ltd filed Critical Yaskawa Electric Manufacturing Co Ltd
Priority to JP60166828A priority Critical patent/JPS6231375A/en
Publication of JPS6231375A publication Critical patent/JPS6231375A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To alleviate a waveform distortion by reducing a slope near zero of a triangular carrier signal to reduce the width of a current insensitive band due to an ON delay. CONSTITUTION:A triangular carrier signal generator of PWM inverter has a triangular signal generator 20 having a comparator 21, an operational ampli fier 22, a capacitor 27, and resistors 31-34, and outputs a triangular carrier signal Vout. An inverting comparator 25, an analog switch 26, a window compa rator having comparators 23, 24, and a resistor 37 are added to the generator 20. Thus, when the signal Vout fall within a range of -DELTAV<Vout<DELTAV, the switch 26 is turned ON to connect the resistor 37 in parallel with the resistor 32 to reduce the slope of the signal Vout. As a result, the gain of the power amplifier of this range is increased to reduce the width of a current insensitive band due to an ON delay.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPWMインバータに関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a PWM inverter.

〔従来の技術〕[Conventional technology]

ACサーボコントローラ、DCサーボコントローラは一
般に、交流または直流電流指令とフィードバック電流と
の偏差を電流増幅器にて増幅し、この増幅された電流偏
差を三角波キャリア信号によりパルス幅変調を行ない、
キャリア信号のオン/オフの周期に変換する。このオン
/オフ信号は直流電流制御の場合、4個のパワートラン
ジスタの駆動信号となり、交流電流制御の場合は6個の
パワートランジスタの駆動信号となる。
AC servo controllers and DC servo controllers generally amplify the deviation between an AC or DC current command and a feedback current using a current amplifier, and perform pulse width modulation on this amplified current deviation using a triangular wave carrier signal.
Converts to the on/off period of the carrier signal. This on/off signal becomes a drive signal for four power transistors in the case of direct current control, and becomes a drive signal for six power transistors in the case of alternating current control.

第5図は交流電流制御のPWMインバータの従来例の構
成図で、この従来例は、6個のパワートランジスタTr
t 、 Tr2. Tr3. Trm 、 Trs 。
FIG. 5 is a configuration diagram of a conventional example of an AC current controlled PWM inverter, and this conventional example has six power transistors Tr.
t, Tr2. Tr3. Trm, Trs.

Tr& 、ダイオードDI、 02.03.04. I
IS、 06を有して、モータ2を駆動するインバータ
パワー回路1と、電流指令■σと電流検出信号(フィー
ドバック電流) Inrbの偏差を増幅する電流増幅器
3と、電流■マと電流検出信号(フィードバック電流)
■マfトの偏差を増幅する電流増幅器4と、電流増幅器
3.4の出力In’ 、 It’から電流1w’を作る
電流演算回路5と、三角波キャリア信号発生器!0と、
それぞれ電流演算回路5の出力In’ 、 Iマ0゜1
w0をキャリア信号と電圧比較するコンパレータ6.7
.8と、コンパレータ6.7.8の出力によりパワート
ランジスタTr+ 、 Trz 、・・・、 Tra 
を駆動するベース駆動回路9で構成されている。
Tr&, diode DI, 02.03.04. I
IS, 06, an inverter power circuit 1 that drives the motor 2, a current amplifier 3 that amplifies the deviation between the current command ■σ and the current detection signal (feedback current) Inrb, and a current amplifier 3 that amplifies the deviation between the current command ■σ and the current detection signal (feedback current) Inrb; feedback current)
■A current amplifier 4 that amplifies the deviation of the current amplifier 3.4, a current calculation circuit 5 that generates a current 1w' from the outputs In' and It' of the current amplifier 3.4, and a triangular wave carrier signal generator! 0 and
The outputs In' and Ima0゜1 of the current calculation circuit 5, respectively.
Comparator 6.7 that compares the voltage of w0 with the carrier signal
.. 8 and the output of the comparator 6.7.8, the power transistors Tr+, Trz,..., Tra
It consists of a base drive circuit 9 that drives the.

第6図(a)は第5図のPWMインバータのU相をブロ
ック線図で示したもので、K^は電流増幅器3,4のゲ
イン、 Knはパワーアンプのゲイン、  Ksは電機
子インピーダンス、K!は電流検出ゲインを表わしてい
る。いま、電流指令■σが印加されると、定常偏差量無
視すると、電流指令Inにほぼ等しい電流IIIIf−
が流れる。
Figure 6(a) is a block diagram showing the U phase of the PWM inverter in Figure 5, where K^ is the gain of current amplifiers 3 and 4, Kn is the gain of the power amplifier, Ks is the armature impedance, K! represents the current detection gain. Now, when the current command ■σ is applied, if the steady-state deviation amount is ignored, the current IIIf- is almost equal to the current command In.
flows.

ところで、パワートランジスタTr+−Tr6の蓄積時
間やターンオフ時間によりパワートランジスタTr+−
Triの上下アーム(第5図ではトランジスタTrs 
 とTrz、↑「3とTra 、 TrsとTra)が
短絡することがある。このアーム短絡を防ぐために、一
般にトランジスタTr1〜Tr6の駆動信号の立上り時
間を一定量だけ遅らせるためにベース駆動回路9にオン
ディレィ回路が設けられている。
By the way, depending on the accumulation time and turn-off time of the power transistor Tr+-Tr6, the power transistor Tr+-
The upper and lower arms of Tri (transistor Trs in Figure 5)
and Trz, ↑ "3 and Tra, Trs and Tra)" may be short-circuited. To prevent this arm short-circuit, generally the base drive circuit 9 is configured to delay the rise time of the drive signals of transistors Tr1 to Tr6 by a certain amount. An on-delay circuit is provided.

しかしながら、このオンディレィの影響のために、不感
帯を生じる。すなわち、第6図(a)のブロック線図の
Knで表わされたパワーアンプの特性に第6図(b)で
示すような不感帯が生じ1等価的にパワーアンプのゲイ
ンKnが低くなり、第6図(C)に示すようなゼロクロ
ス歪が生じ、これがトルクリップルや応答遅れの原因と
なって、高精度のモータ制御を妨げている。また、最近
では、キャリア周波数を高くして電流のキャリアリップ
ルの低減や騒音の低減などの要求が高まっており、使用
するトランジスタによって決まるのでオンディレィの時
間を一定とすると、キャリア周波数が高くなると、前述
の電流のゼロクロス歪や不感帯は大きくなり、ますます
トルクリップル、応答の遅れが目立ってくる。
However, the effect of this on-delay creates a dead zone. That is, a dead zone as shown in FIG. 6(b) occurs in the characteristics of the power amplifier represented by Kn in the block diagram of FIG. 6(a), and the gain Kn of the power amplifier becomes equivalently lower. Zero-cross distortion as shown in FIG. 6(C) occurs, causing torque ripple and response delay, and hindering highly accurate motor control. In addition, recently there has been a growing demand for higher carrier frequencies to reduce current carrier ripple and noise, and as this is determined by the transistor used, if the on-delay time is constant, as the carrier frequency increases, The current zero-cross distortion and dead zone become larger, and torque ripple and response delay become more noticeable.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

この対策として、インバータの出力電圧をフィードバッ
クして電流ループの他に電圧ループを付加してデッドタ
イムを補償したり、デッドタイムによる電流の不感帯の
幅が予めわかっているとして電流指令に補償量を加える
ことによって電流指令が不感帯に入らないように補正を
行なっている。前者の補償法は、インバータの出力電圧
をフィードバックするためフィードバック電圧を絶縁す
る必要があり1回路構成が複雑となる欠点がある。また
、後者の方法はデッドタイムによる電流の不感帯の幅が
予めわかっているとして補償するものであるが、実際に
はトランジスタの蓄積時間はトランジスタのジャンクシ
ョン温度が電流増幅率により変化するので、不感帯の幅
は変化するものと考える必要があり1.また、キャリア
周波数が変化すると不感帯の幅が変わるので、補正量を
その都度、設定し直さなければならないなどの欠点があ
る。
As a countermeasure for this, it is possible to compensate for the dead time by feeding back the inverter's output voltage and adding a voltage loop in addition to the current loop, or by adding a compensation amount to the current command assuming that the width of the current dead zone due to dead time is known in advance. By adding this, correction is made so that the current command does not fall into the dead zone. The former compensation method has the disadvantage that the feedback voltage needs to be insulated to feed back the output voltage of the inverter, making the circuit configuration complicated. In addition, the latter method compensates by assuming that the width of the current dead zone due to dead time is known in advance, but in reality, the storage time of a transistor is determined by the width of the dead zone because the transistor junction temperature changes depending on the current amplification factor. It is necessary to consider that the width will change.1. Furthermore, since the width of the dead zone changes when the carrier frequency changes, there is a drawback that the correction amount must be reset each time.

また、電流ゼロ付近で電流増幅器のゲインを高くするた
めに、ダイオードのオン電圧(シリコンダイオードでは
約O,SV)以下ではダイオードが非導通であり、この
非導通時は演算増幅器のフィードバック抵抗が等価的に
高抵抗になり増幅器のゲインが高くなることを利用して
、電流増幅器のフィードバック抵抗に直列にダイオード
を挿入する方法があるが、この方法では、ダイオード非
導通時のゲインをコントロールすることができないため
、電流制御系の安定性が悪くなるという欠点がある。
In addition, in order to increase the gain of the current amplifier near zero current, the diode is non-conducting below the on-voltage of the diode (approximately O, SV for silicon diodes), and when this non-conducting state, the feedback resistance of the operational amplifier is equivalent to There is a method of inserting a diode in series with the feedback resistor of the current amplifier to take advantage of the fact that the current resistance becomes high and the gain of the amplifier becomes high. However, with this method, it is not possible to control the gain when the diode is not conducting. This has the disadvantage that the stability of the current control system deteriorates.

本発明の目的は、パワートランジスタの上下アーム短絡
防止のために設けられたオンディレィ回路のデッドタイ
ムの影響を軽減して、電流の不感帯の幅を小さくしたP
WMインバータを提供することである。
An object of the present invention is to reduce the influence of the dead time of the on-delay circuit provided to prevent short-circuiting of the upper and lower arms of the power transistor, and to reduce the width of the current dead zone.
The purpose of the present invention is to provide a WM inverter.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、パワートランジスタの上下アーム間の短絡を
防止するために、パワートランジス、夕の駆動信号の立
上り時間を遅らせるオンディレィ回路を有するPWMイ
ンバータにおいて、電流指令とフィードバック電流の増
幅された電流偏差をパルス幅変調するための三角波キャ
リア信号であって、ゼロ付近の傾斜が他の部分に比べて
小さい非線形の三角波キャリア信号を発生する三角波キ
ャリア信号発生器を備えたことを特徴とする。
In order to prevent a short circuit between the upper and lower arms of the power transistor, the present invention uses a PWM inverter that includes a power transistor and an on-delay circuit that delays the rise time of the evening drive signal to prevent the amplified current deviation between the current command and the feedback current. The present invention is characterized by comprising a triangular wave carrier signal generator that generates a nonlinear triangular wave carrier signal for pulse width modulation, the slope of which is smaller near zero than in other parts.

〔作用〕[Effect]

第3図(a)は振[eCの三角波キャリア信号と入力木
圧Van(被変調電圧)の関係を示し、第3図(b)は
パルス幅変調されたインバータ出力電圧の波形を示して
いる。第3図(a)において三角波キャリア信号と入力
電圧vIt+の大小関係が比較されて、三角波キャリア
信号の方が小さい領域では+ Eo、大きい領域では−
Eoの出力電圧が発生し、このキャリア周期内での平均
出力電圧が制御される。
Figure 3 (a) shows the relationship between the triangular wave carrier signal of vibration [eC and the input wood pressure Van (modulated voltage)], and Figure 3 (b) shows the waveform of the pulse width modulated inverter output voltage. . In FIG. 3(a), the magnitude relationship between the triangular wave carrier signal and the input voltage vIt+ is compared, and the triangular wave carrier signal is +Eo in the smaller region and -Eo in the larger region.
An output voltage of Eo is generated and the average output voltage within this carrier period is controlled.

入力電圧VIt+とキャリア信号によりパルス幅変調さ
れたインバータ出力平均電圧Eatの関係を第3図によ
り説明する。
The relationship between the input voltage VIt+ and the inverter output average voltage Eat pulse width modulated by the carrier signal will be explained with reference to FIG.

図示のように時刻1o、 1..12をとると、キャリ
ア信号の傾斜は時刻10.11間、時刻1. 、12間
は異なっているが、時刻t1に関して対称となっており
、平均出力電圧Eoマを考えるときは、キャリア信号の
周JITの期間を考える代りにT/2の期間で考えれば
よい、したがって、時刻10.1.間における入力電圧
V1mと平均出力電圧Eoマの関係を求める。インバー
タの電源電圧を2Eoとすると、上アームのトランジス
タがオンすると電圧+Eoが出力され、下アームのトラ
ンジスタがオンすると電圧−Eoが出力される。
As shown, at time 1o, 1. .. 12, the slope of the carrier signal is between time 10.11 and time 1.12. , 12 are different, but they are symmetrical with respect to time t1, and when considering the average output voltage Eoma, instead of considering the period of JIT of the carrier signal, it is sufficient to consider the period of T/2. Therefore, , time 10.1. The relationship between the input voltage V1m and the average output voltage Eoma between the two is determined. If the power supply voltage of the inverter is 2Eo, when the upper arm transistor is turned on, a voltage +Eo is output, and when the lower arm transistor is turned on, a voltage -Eo is output.

時刻t0を原点として、時刻1(10≦し≦1+)にお
けるキャリア信号は次式 %式%(1) 時刻tにおいてv=V+nであるから、(1)式からe
e VI++ =   e t  ec      −−・
−φ(2)(2)式から 式 %式%(4) 〔4)式かられかるように、平均出力電圧Eoマはキャ
リア信号の振幅ecと入力電圧vI!Iの比に比例して
いる。したがって、第61iii!(a)のパワーアン
プのゲインKaは 5°        ・・・・・・(5)ec となる。
With time t0 as the origin, the carrier signal at time 1 (10≦and≦1+) is expressed by the following formula%Formula %(1) Since v=V+n at time t, from equation (1), e
e VI++ = et ec −-・
-φ (2) From formula (2), formula % formula % (4) As can be seen from formula [4], the average output voltage Eo is the amplitude ec of the carrier signal and the input voltage vI! It is proportional to the ratio of I. Therefore, the 61st iii! The gain Ka of the power amplifier in (a) is 5° (5) ec.

このパワーアンプのゲインKBを上げるためには、キャ
リア信号の振幅ecを小さくとればよいことがわかる。
It can be seen that in order to increase the gain KB of this power amplifier, the amplitude ec of the carrier signal should be made small.

第4図(a)は、入力電圧V1mの低い領域でパワーア
ンプのゲインKaを高くとるために、ゼロ付近の傾斜を
変えたキャリア信号の波形の例を示している。この例で
は、入力電圧vII+が −VTL≦vItI≦Vto
の範囲ではキャリア信号の振幅を115としてあり、(
5)式よりパワーアンプのゲインに8は従来の約5倍と
なる。第4図(b)はこのキャリア信号を使用した場合
の入力電圧Vifiに対する平均出力電圧Eatの特性
を示している。したがって、 ’tfli、指令ゼロ付
近のゲインを5倍にとることができ、不感帯の影響を1
15に軽減することができ、流れる電流を′¥L流指全
指令づけることになってゼロクロス歪も小さくなる。
FIG. 4(a) shows an example of a waveform of a carrier signal in which the slope near zero is changed in order to increase the gain Ka of the power amplifier in a region where the input voltage V1m is low. In this example, the input voltage vII+ is -VTL≦vItI≦Vto
In the range, the amplitude of the carrier signal is set to 115, and (
From equation 5), the power amplifier gain of 8 is about 5 times that of the conventional one. FIG. 4(b) shows the characteristics of the average output voltage Eat with respect to the input voltage Vifi when this carrier signal is used. Therefore, 'tfli, the gain near command zero can be increased five times, and the influence of the dead zone can be reduced to 1.
15, and since the flowing current is fully commanded in the '\L flow direction, the zero cross distortion is also reduced.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明する
Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明のPWMインバータの一実施例で、三角
波キャリア信号発生器の回路図、第2図はその各部の波
形図である。
FIG. 1 shows an embodiment of the PWM inverter of the present invention, and is a circuit diagram of a triangular wave carrier signal generator, and FIG. 2 is a waveform diagram of each part thereof.

この三角波キャリア信号発生回路は、コンパレータ21
と演算増幅器22とコンデンサ27と抵抗31〜34(
演算増幅器22.コンデンサ27、抵抗32は積分器を
構成している)からなり、三角波キャリア信号Voot
を出力する一般的な三角波信号発生回路20に、コンパ
レータ21の出力信号VCOMP  を反転t ル:I
ンバレータ25と、コンパレータ25の出力と抵抗37
の間に設けられたアナログスイッチ26と、三角波キャ
リア信号Vootが一ΔV < VootくΔVの領域
に入ったときのみアナログスイッチ2Bをオンするコン
トロール信号VIIINDを出力するコンパレータ23
 、24からなるウインドコンパレータと、抵抗36が
付加されてなる。
This triangular wave carrier signal generation circuit consists of a comparator 21
and operational amplifier 22, capacitor 27, and resistors 31 to 34 (
Operational amplifier 22. The capacitor 27 and the resistor 32 constitute an integrator), and the triangular wave carrier signal Voot
The output signal VCOMP of the comparator 21 is inverted to a general triangular wave signal generation circuit 20 that outputs
The output of the comparator 25 and the comparator 25 and the resistor 37
and a comparator 23 that outputs a control signal VIIIND that turns on the analog switch 2B only when the triangular wave carrier signal Voot enters the region of 1 ΔV < Voot > ΔV.
, 24 and a resistor 36 are added.

したがって、キャリア信号VOOTが−ΔvくVout
<ΔVの領域に入るとアナログスイッチ26がオンして
抵抗37が抵抗32に並列に接続されて、三角波キャリ
ア信号VoσTの傾斜が小さくなる。
Therefore, the carrier signal VOOT is -Δv Vout
When entering the region <ΔV, the analog switch 26 is turned on, the resistor 37 is connected in parallel to the resistor 32, and the slope of the triangular wave carrier signal VoσT becomes small.

その結果、この領域のパワーアンプのゲインが大きくな
り、オンディレィによる電流の不感帯の幅が小さくなる
As a result, the gain of the power amplifier in this region increases, and the width of the current dead zone due to the on-delay decreases.

なお、抵抗の代りに積分回路のコンデンサの値を切換え
るようにしてもよい。
Note that the value of the capacitor of the integrating circuit may be changed instead of the resistor.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、三角波キャリア信号のゼ
ロ付近の傾斜を小さくすることにより、゛電流ゼロ付近
の電流ループゲインを上げ、オンディレィによる電流の
不感帯の幅を小さくし波形歪を軽減し、その結果、トル
クリップルや応答遅れがなくなり、高精度のモータ制御
が可撤になり、またキャリア周波数を変えても補正量を
設定し直す等の煩わしさがないという効果がある。
As explained above, the present invention reduces the slope of the triangular wave carrier signal near zero, thereby increasing the current loop gain near zero current, reducing the width of the current dead zone due to on-delay, and reducing waveform distortion. As a result, torque ripple and response delay are eliminated, highly accurate motor control becomes removable, and even if the carrier frequency is changed, there is no need to worry about having to reset the correction amount.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のPWMインバータの一実施例で、三角
波キャリア信号発生器の回路図、第2図は第1図の各部
の波形図、第3図(a)、 (b)は三角波キャリア信
号と入力電圧の関係およびインバータ出力電圧の波形を
示す図、第4図(a)、 (b)はゼロ付近の傾斜した
キャリア信号の一例の波形およびこのキャリア信号を利
用した入力電圧Vlaに対する平均出力電圧Eaマの特
性を示す図、第5図はPWMインバータの従来例の構成
図1、第6図(a)、 (b)、 (c)はそれぞれ第
5図のU相のブロック線図、パワーアンプの特性を示す
図、電流のゼロクロス歪を示す図である。 21.23,24.25・・・コンパレータ、22・・
・演算増幅器、 26・・・アナログスイッチ。 27・・・コンデンサ、 31.32,33,34.38.37・・・抵抗、Vo
σ丁・・・キャリア信号、 一ΔV、+ΔV・・・非線形の範囲を決める電圧値。 第1図 第2図 第 3 図 (a) (b) 第4図
Fig. 1 shows an embodiment of the PWM inverter of the present invention, and shows a circuit diagram of a triangular wave carrier signal generator, Fig. 2 is a waveform diagram of each part of Fig. 1, and Fig. 3 (a) and (b) show a triangular wave carrier signal generator. Figures 4(a) and 4(b) are diagrams showing the relationship between signals and input voltages and the waveform of the inverter output voltage. Figures 4(a) and 4(b) show an example of the waveform of a carrier signal with a slope near zero, and the average value for the input voltage Vla using this carrier signal. Figure 5 shows the configuration of a conventional PWM inverter; Figures 6 (a), (b), and (c) are block diagrams of the U phase in Figure 5, respectively. , a diagram showing characteristics of a power amplifier, and a diagram showing zero-cross distortion of current. 21.23, 24.25... Comparator, 22...
- Operational amplifier, 26...analog switch. 27... Capacitor, 31.32, 33, 34.38.37... Resistor, Vo
σDing: Carrier signal, -ΔV, +ΔV: Voltage value that determines the nonlinear range. Figure 1 Figure 2 Figure 3 (a) (b) Figure 4

Claims (1)

【特許請求の範囲】 パワートランジスタの上下アーム間の短絡を防止するた
めに、パワートランジスタの駆動信号の立上り時間を遅
らせるオンディレイ回路を有するPWMインバータにお
いて、 電流指令とフィードバック電流の増幅された電流偏差を
パルス幅変調するための三角波キャリア信号であって、
ゼロ付近の傾斜が他の部分に比べて小さい非線形の三角
波キャリア信号を発生する三角波キャリア信号発生器を
備えたことを特徴とするPWMインバータ。
[Claims] In a PWM inverter having an on-delay circuit that delays the rise time of a drive signal of a power transistor in order to prevent a short circuit between the upper and lower arms of the power transistor, the current deviation between the current command and the feedback current is amplified. A triangular wave carrier signal for pulse width modulating the
A PWM inverter comprising a triangular wave carrier signal generator that generates a nonlinear triangular wave carrier signal with a slope near zero that is smaller than other parts.
JP60166828A 1985-07-30 1985-07-30 Pwm inverter Pending JPS6231375A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60166828A JPS6231375A (en) 1985-07-30 1985-07-30 Pwm inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60166828A JPS6231375A (en) 1985-07-30 1985-07-30 Pwm inverter

Publications (1)

Publication Number Publication Date
JPS6231375A true JPS6231375A (en) 1987-02-10

Family

ID=15838412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60166828A Pending JPS6231375A (en) 1985-07-30 1985-07-30 Pwm inverter

Country Status (1)

Country Link
JP (1) JPS6231375A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009142147A (en) * 2007-12-07 2009-06-25 Hynix Semiconductor Inc Bulk voltage detector
JP2011004328A (en) * 2009-06-22 2011-01-06 Renesas Electronics Corp Pulse width modulation circuit and voltage-feedback class-d amplifier circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009142147A (en) * 2007-12-07 2009-06-25 Hynix Semiconductor Inc Bulk voltage detector
JP2011004328A (en) * 2009-06-22 2011-01-06 Renesas Electronics Corp Pulse width modulation circuit and voltage-feedback class-d amplifier circuit
US8860523B2 (en) 2009-06-22 2014-10-14 Renesas Electronics Corporation Pulse width modulation circuit and voltage-feedback class-D amplifier circuit
US9124255B2 (en) 2009-06-22 2015-09-01 Renesas Electronics Corporation Pulse width modulation circuit and voltage-feedback class-D amplifier circuit

Similar Documents

Publication Publication Date Title
US4115739A (en) Power amplifier
JPS61154495A (en) Drive controller of dc motor
US3471759A (en) Pulse width modulation servo system including a unique transformerless demodulator
JPH0473803B2 (en)
JPS6139708A (en) Power supply voltage fluctuation correcting method in pulse width modulation amplifier
JP2572038B2 (en) Power supply for magnetron
JPS6231375A (en) Pwm inverter
JPS6231376A (en) Pwm inverter
JPS60117913A (en) Sawtooth wave generating circuit
JPH01270771A (en) Controller for pwm inverter
JPH0216119B2 (en)
JPS60156272A (en) Control system of pwm inverter
JP2707581B2 (en) Switching stabilized power supply
JPS62152392A (en) Pwm inverter current control unit
JPS6232716B2 (en)
JP2839558B2 (en) PWM drive circuit
JP2002034153A (en) Control method for active filter for power
JP2632418B2 (en) High frequency PWM inverter device
JP3590175B2 (en) PWM converter
JPS6320912A (en) Comparator circuit
JPH0645841A (en) Control circuit for voltage/current converter
JPS6315835B2 (en)
JPH01278294A (en) Pwm inverter
JPH0197197A (en) Servo driver circuit
JPH02114883A (en) Drive control circuit for hall motor