JPS6230400A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JPS6230400A
JPS6230400A JP16895185A JP16895185A JPS6230400A JP S6230400 A JPS6230400 A JP S6230400A JP 16895185 A JP16895185 A JP 16895185A JP 16895185 A JP16895185 A JP 16895185A JP S6230400 A JPS6230400 A JP S6230400A
Authority
JP
Japan
Prior art keywords
pattern
wiring board
lead
printed wiring
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16895185A
Other languages
Japanese (ja)
Inventor
新井 信男
勝 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP16895185A priority Critical patent/JPS6230400A/en
Publication of JPS6230400A publication Critical patent/JPS6230400A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、フラットパッケージなど略矩形のLSIパ
ッケージを実装する印刷配線板に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a printed wiring board on which a substantially rectangular LSI package such as a flat package is mounted.

[発明の技術的背景とその問題点] 一般に2層以上の印刷配線板では、1対の配線層を用い
て配線パターンが布線される。例えば、第3図に示す2
層の印刷配線板10では、一方の配ll1i1間である
表面には、その水平方向に主配線パターン11.11・
・・が配設され、他方の配線層である裏面には、そのI
直方向に従配線パターン42.12・・・が配設される
。そして、主配線パターン11および従配線パターン1
2の接続交点には、両パターン11゜12を接続するた
めのバイアホール(スルーホール)13が設けられる。
[Technical background of the invention and its problems] Generally, in a printed wiring board having two or more layers, a wiring pattern is laid using a pair of wiring layers. For example, 2 shown in FIG.
In the layered printed wiring board 10, main wiring patterns 11, 11,
... is arranged, and its I
Subordinate wiring patterns 42, 12, . . . are arranged in the vertical direction. Then, the main wiring pattern 11 and the sub wiring pattern 1
A via hole (through hole) 13 for connecting both patterns 11 and 12 is provided at the connection intersection of the two patterns.

この配線パターン布線方式は極めて合理的であり、単位
面積当りの収容配線数も多くとることができる。そこで
計算機による自動配線のアルゴリズムにも、上記の方式
が適用されている。
This wiring pattern wiring method is extremely rational and can accommodate a large number of wiring lines per unit area. Therefore, the above method is also applied to automatic wiring algorithms using computers.

印刷配線板に各種部品を実装する場合、各部品は主配線
パターンに水平または垂直の向きに配設される。印刷配
線板10の例では、第4図に示すフラットパッケージ2
0は、その対向する2側部に突出形成されたリード21
.21・・・の列および対向する他の2側部に突出形成
されたリード22.22・・・の列のそれぞれ一方、他
方が、主配線パターン1i、 ii・・・の列に対して
水平、!!!直の向きとなるように配設される。この場
合、フラットパッケージ20のリード21.21・・・
接続用のくリード接続部である)リード接続パターン1
4.14・・・は主配線パターン11゜11・・・の列
に水平な方向に、同じくリード22.22・・・接続用
のリード接続パターン15.15・・・は主配線パター
ン11.11・・・の列に垂直な方向に、それぞれ配設
される。リード接続パターン14.14.15.15・
・・は、主配線パターン11.11・・・のうちの必要
な主配線パターンと直接または間接に接続される。
When various components are mounted on a printed wiring board, each component is arranged horizontally or vertically to the main wiring pattern. In the example of the printed wiring board 10, a flat package 2 shown in FIG.
0 is a lead 21 formed protrudingly on two opposite sides thereof.
.. One and the other of the rows of leads 22, 22, and so on protruding from the other two opposing sides are horizontal to the rows of main wiring patterns 1i, ii, and so on. ,! ! ! It is arranged so that it is facing directly. In this case, the leads 21, 21... of the flat package 20
(Lead connection part for connection) Lead connection pattern 1
4.14... are the main wiring patterns 11. The lead connection patterns 15.15... are the main wiring patterns 11. 11... are arranged in the direction perpendicular to the columns. Lead connection pattern 14.14.15.15・
. . . are directly or indirectly connected to necessary main wiring patterns among the main wiring patterns 11, 11, .

さて、リード接続パターン14.14・・・の長さは、
その配設方向が主配線パターン11.11・・・のそれ
に水平であることから、第3図に示すようにリード21
、21・・・を直接接続するに足る長さ、即ちリード2
1、21・・・の長さ程度でよい。これに対してリード
接続パターン15.15・・・は、その配設方向が主配
線パターン11.11・・・のそれに直交することから
引出し線としての役割が必要となるため、第3図に示す
ように、かなりのパターン長を要する。この場合、印刷
配線板10内におけるリード接続パターン15、15・
・・の占有領域が増加し、且つ同パターン15゜15・
・・の近傍に配線不可能な無駄な空き領域が増加する。
Now, the length of lead connection pattern 14.14... is
Since the arrangement direction thereof is horizontal to that of the main wiring patterns 11, 11..., the leads 21
, 21..., that is, lead 2
A length of about 1, 21, etc. is sufficient. On the other hand, the lead connection patterns 15, 15..., whose arrangement direction is orthogonal to that of the main wiring patterns 11, 11..., need to function as lead wires, so they are shown in Fig. 3. As shown, a considerable pattern length is required. In this case, lead connection patterns 15, 15,
The area occupied by ... increases, and the same pattern 15°15.
. . . There is an increase in wasteful free space near which wiring cannot be done.

即ち従来の印刷配線板10では、引出し線の役割が必要
なリード接続パターンT5.15・・・の存在が、フラ
ットパッケージ20の周辺領域更には印刷配線板10全
体の配線収容率および実装密度の低下を1Gく問題があ
った。この問題は、半導体素子の高集積化に伴ってLS
Iパッケージの入出力ビン数が増加するほど、顕著であ
った。
That is, in the conventional printed wiring board 10, the presence of the lead connection pattern T5.15, which needs to function as a leader line, affects the peripheral area of the flat package 20, as well as the wiring accommodation rate and packaging density of the entire printed wiring board 10. There was a problem with the drop of 1G. This problem has become more common with the increasing integration of semiconductor devices.
The problem was more noticeable as the number of input/output bins of the I package increased.

[発明の目的] この発明は上記事情に鑑みてなされたものでその目的は
、フラットパッケージ等の略矩形のLSIパッケージの
4側部に形成されたリードを接続するリード接続部に占
める引出し線部分を著しく減少することができ、もって
配線率および実装密度の向上が図れる印刷配線板を提供
することにある。
[Object of the Invention] The present invention has been made in view of the above circumstances, and its purpose is to reduce the lead line portion occupied by the lead connection portion connecting the leads formed on the four sides of a substantially rectangular LSI package such as a flat package. It is an object of the present invention to provide a printed wiring board that can significantly reduce the amount of wiring and thereby improve the wiring rate and packaging density.

[発明の概要] この発明では、略矩形のLSIパッケージの4側部に形
成されたリード列を接続するためのリード接続部を、上
記LSIパッケージが主配線パターン列に水平、垂直な
両方向に対して傾きをもって配設される如く形成するこ
とにより、リード接続部に占める引出し線部分の減少を
図っている。
[Summary of the Invention] In the present invention, the LSI package has lead connecting portions for connecting lead rows formed on four sides of a substantially rectangular LSI package in both horizontal and vertical directions to the main wiring pattern row. By forming the lead wires so that they are inclined, the lead wire portion that occupies the lead connection portion is reduced.

[発明の実施例] 以下、この発明の一実施例を第1図および第2図を参照
して説明する。なお、第1図、第2図は第3.第4図に
対応させである。
[Embodiment of the Invention] An embodiment of the invention will be described below with reference to FIGS. 1 and 2. Note that Figures 1 and 2 are similar to Figure 3. This corresponds to FIG.

第1図および第2図に示す2層の印刷配線板30におい
て、一方の配線層である表面には、例えばその水平方向
に主配線パターン31.31・・・が配設され、他方の
配線層である裏面には、その垂直方向に従配線パターン
32.32・・・が配設される。そして、主として主配
線パターン31および従配線パターン32の接続交点に
は、両パターン3L 32を接続するためにバイアホー
ル(スルーホール)33が設けられる。
In the two-layer printed wiring board 30 shown in FIGS. 1 and 2, main wiring patterns 31, 31, etc. are arranged horizontally on the surface of one wiring layer, and the other wiring On the back surface of the layer, slave wiring patterns 32, 32, . . . are arranged in the vertical direction. Via holes (through holes) 33 are provided mainly at connection intersections between the main wiring pattern 31 and the sub-wiring pattern 32 to connect both patterns 3L 32.

印刷配線板30の表面には、略正方形の平面形状を有す
る(第4図のフラットパッケージ20と同一の)フラッ
トパッケージ40の対向する2側部に突出形成されたリ
ード41.41・・・を直接接続するための(リード接
続部である)リード接続パターン34゜34・・・と、
同パッケージ40の他の対向する2側部に突出形成され
たリード42.42・・・を直接接続するためのリード
接続パターン35.35・・・とが、主配線パターン3
1.31・・・に水平(平行)な方向と主配線パターン
31.31・・・に垂直な方向(即ち従配線パターン3
2に平行な方向)とのいずれの方向に対しても傾きをも
って配設されている。なおフラットパッケージ40は、
例えば92ピン(第2図では作図上の制約から36ビン
となっている〉のLSIである。
On the surface of the printed wiring board 30, leads 41, 41, . A lead connection pattern 34° 34 (which is a lead connection part) for direct connection,
Lead connection patterns 35, 35, . . . for directly connecting leads 42, 42, .
1.31... in the horizontal (parallel) direction and in the direction perpendicular to the main wiring pattern 31.31... (i.e., the sub wiring pattern 3
2) with an inclination to either direction. Note that the flat package 40 is
For example, it is an LSI with 92 pins (36 pins in FIG. 2 due to drawing constraints).

さて、この実施例において、リード接続パターン34.
34・・・の、主配線パターン31に水平、垂直な方向
に対する傾きは、いずれも45度である。またリード接
続パターン35.35・・・の、主配線パターン31に
水平、垂直な方向に対する傾きも、リード接続パターン
34.34・・・と同様に45度である。したがって印
刷配線板30に実装されるフラットパッケージ40の主
配線パターン31.31・・・に対する傾きは、45度
となる。また、リード1妾続パターン34゜34、35
.35・・・の一端側は、主配線パターン31.31・
・・のうちの必要な主配線パターンに45度の傾きをも
って一体的に接続されている。リード接続バターン34
.34.35.35・・・のリード41.41.42.
42・・・との接続部は、例えば半田付は等による接続
が可能なように、拡幅に形成されている。
Now, in this embodiment, lead connection pattern 34.
The inclinations of 34 with respect to the horizontal and vertical directions to the main wiring pattern 31 are both 45 degrees. Also, the inclinations of the lead connection patterns 35, 35, . Therefore, the inclination of the flat package 40 mounted on the printed wiring board 30 with respect to the main wiring patterns 31, 31, . . . is 45 degrees. Also, lead 1 concubinage pattern 34° 34, 35
.. 35... One end side is the main wiring pattern 31.31.
It is integrally connected to the necessary main wiring pattern among... with an inclination of 45 degrees. Lead connection pattern 34
.. 34.35.35...lead 41.41.42.
The connecting portions with 42 are formed to have a wide width so that they can be connected by, for example, soldering.

上記した印刷配線板30では、リード接続パターン34
.34.35.35・・・を主配線パターン31.31
・・・に水平、垂直な両方向に対して傾きをもって配設
しているので、同パターン34.34.35.35・・
・を主配線パターン31.31・・・のうちの必要な主
配線パターンに接続するのに必要な引出し線部分を略最
小限にすることができる。したがって、第3図および第
4図の従来例と比較して明らかなように、印刷配線板3
0におけるリード接続パターン34.34.35゜35
・・・の占有領域が減少し、且つ同パターン34.34
゜35、35・・・の近傍に配線不可能な無駄な空き領
域が生じない。
In the printed wiring board 30 described above, the lead connection pattern 34
.. 34.35.35... as main wiring pattern 31.31
... are arranged with an inclination to both the horizontal and vertical directions, so the same pattern 34.34.35.35.
. . , to a necessary main wiring pattern among the main wiring patterns 31, 31, . . . can be substantially minimized. Therefore, as is clear from the comparison with the conventional example shown in FIGS. 3 and 4, the printed wiring board 3
Lead connection pattern at 0 34.34.35°35
The occupied area of ... decreases, and the same pattern 34.34
There is no wasteful empty area that cannot be used for wiring in the vicinity of degrees 35, 35, . . . .

なお、前記実施例では、フラットパッケージを実装する
印刷配線板に実施した場合について説明したが、例えば
ビン・グリッド・アレイ(PGA)など、4側部に多数
のリード(ビン)を有する略矩形のLSIパッケージを
実装する場合であれば同様に適用できる。但し、ビン・
グリッド・アレイに適用されるリード接続パターン(リ
ード接続部)は、ビン挿入用のバイアホール(スルーホ
ール)に形成されるランドを含む。またフラットパッケ
ージ等のLSIパッケージの主配線パターンに対する傾
きは必ずしも45度に限らない。
In the above embodiments, the case was explained in which it was applied to a printed wiring board on which a flat package is mounted. The same can be applied when mounting an LSI package. However, the bottle
The lead connection pattern (lead connection) applied to the grid array includes lands formed in via holes (through holes) for inserting bottles. Further, the inclination of an LSI package such as a flat package with respect to the main wiring pattern is not necessarily limited to 45 degrees.

[発明の効果] 以上詳述したようにこの発明によれば、フラットパッケ
ージ等の略矩形のLSIパッケージの4側部に形成され
たリードを接続するリード接続部に占める引出し線部分
を減少することができるので、リード接続部の占有領域
および同パターンの近傍に生じ易い配線不可能な空き領
域を減少できる。したがって、この発明によれば、配線
率の向上(未結線率の減少)、更には実装密度の向□上
が図れる。
[Effects of the Invention] As detailed above, according to the present invention, it is possible to reduce the lead line portion occupied by the lead connection portion that connects the leads formed on the four sides of a substantially rectangular LSI package such as a flat package. Therefore, it is possible to reduce the area occupied by the lead connection portion and the vacant area where wiring is not possible, which tends to occur near the same pattern. Therefore, according to the present invention, it is possible to improve the wiring rate (reduce the unconnected rate) and further improve the packaging density.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例に係る印刷配線板の平面図
、第2図は第1図の印刷配線板にフラットパッケージを
実装した状態を示す平面図、第3図および第4図は従来
例を示す平面図である。 3019.印刷配線板、31.31・・・主配線パター
ン、32゜32・・・従配線パターン、34.34.3
5.3515.リード接続パターン(リード接続部)、
40・・・フラットパッケージ、41.41.42.4
2・・・リード。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図
FIG. 1 is a plan view of a printed wiring board according to an embodiment of the present invention, FIG. 2 is a plan view showing a flat package mounted on the printed wiring board of FIG. 1, and FIGS. 3 and 4 are FIG. 2 is a plan view showing a conventional example. 3019. Printed wiring board, 31.31...Main wiring pattern, 32°32...Sub wiring pattern, 34.34.3
5.3515. Lead connection pattern (lead connection part),
40...Flat package, 41.41.42.4
2...Lead. Applicant's representative Patent attorney Takehiko Suzue Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims]  略矩形のLSIパッケージの4側部に形成されたリー
ド列を接続するためのリード接続部を、上記LSIパッ
ケージが主配線パターン列に水平、垂直な両方向に対し
て傾きをもつて配設される如く形成してなることを特徴
とする印刷配線板。
Lead connection portions for connecting lead rows formed on four sides of a substantially rectangular LSI package are arranged such that the LSI package is inclined with respect to both horizontal and vertical directions to the main wiring pattern row. A printed wiring board characterized by being formed as follows.
JP16895185A 1985-07-31 1985-07-31 Printed wiring board Pending JPS6230400A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16895185A JPS6230400A (en) 1985-07-31 1985-07-31 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16895185A JPS6230400A (en) 1985-07-31 1985-07-31 Printed wiring board

Publications (1)

Publication Number Publication Date
JPS6230400A true JPS6230400A (en) 1987-02-09

Family

ID=15877565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16895185A Pending JPS6230400A (en) 1985-07-31 1985-07-31 Printed wiring board

Country Status (1)

Country Link
JP (1) JPS6230400A (en)

Similar Documents

Publication Publication Date Title
US6438014B2 (en) High speed access compatible memory module
US5962926A (en) Semiconductor device having multiple overlapping rows of bond pads with conductive interconnects and method of pad placement
EP0226433B1 (en) High density printed wiring board
JPH07297354A (en) Integrated circuit and method for allocating and mounting pins in/on such integrated circuit
JP3441948B2 (en) Clock distribution circuit in semiconductor integrated circuit
JPH06334104A (en) Equal-length and equal-load bus interconnection
US4535388A (en) High density wired module
GB2145561A (en) Driver device mounting
JPS6230400A (en) Printed wiring board
JPH0239101B2 (en)
JPH06310827A (en) Surface mounting component arrangement structure
JPH04291787A (en) Both side mounting circuit device
JPH02189944A (en) Semiconductor integrated circuit device
JPS61189695A (en) Pattern structure for multi-layer printed circuit board
JPH0143876Y2 (en)
JP2515755B2 (en) Semiconductor device
JPH0554696B2 (en)
JPS6064448A (en) Semiconductor device
JPS6334969A (en) Semiconductor storage device
JPH04154164A (en) Packing structure of semiconductor memory element
JP2656263B2 (en) Semiconductor integrated circuit device
JP2907836B2 (en) Semiconductor integrated circuit
JPS61105860A (en) Mounting process of ic or lsi package
JPH0145227B2 (en)
JPS582091A (en) Printed circuit board