JPS62296124A - Matrix type liquid-crystal display device - Google Patents

Matrix type liquid-crystal display device

Info

Publication number
JPS62296124A
JPS62296124A JP61140912A JP14091286A JPS62296124A JP S62296124 A JPS62296124 A JP S62296124A JP 61140912 A JP61140912 A JP 61140912A JP 14091286 A JP14091286 A JP 14091286A JP S62296124 A JPS62296124 A JP S62296124A
Authority
JP
Japan
Prior art keywords
base plate
liquid crystal
transparent
substrate
facing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61140912A
Other languages
Japanese (ja)
Inventor
Isao Fukui
功 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61140912A priority Critical patent/JPS62296124A/en
Publication of JPS62296124A publication Critical patent/JPS62296124A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To contrive to wider the displaying screen of a matrix type display device by providing plural array base plates on a transparent reinforced base plate and a facing base plate provided with a transparent facing electrode on its surface facing the surface formed by the array base plates, and then, filling the space formed by the plural array base plates and facing base plate with liquid crystal. CONSTITUTION:A base plate 36 is formed by arranging and fixing with an adhesive array base plates 31, 32...34 on and to the upper surface of a reinforced base plate 35. The base plate 36 is faced to another base plate 40 provided with a transparent common electrode and the space formed by the base plates 36 and 40 is filled with liquid crystal 45. Gate lines Yj (j=1, 2...n) are successively scanned by means of address signals and a thin-film transistor TFT is successively conducted by Tf/n period (Tf=frame scanning period) at every line. Synchronously to the scanning of the gate lines Yj, m-parallel picture element signals are supplied to data lines Xi (i=1, 2...m). Therefore, signal voltages are successively led to transparent picture element electrodes at every line and the liquid crystal 45 held between the picture element electrodes and transparent facing electrode is excited.

Description

【発明の詳細な説明】 3、発明の詳細な説明 [発明の目的] (産業上の利用分野) この発明は薄膜トランジスタ(以下TPTと称する)を
スイッチ素子として用いたマトリックス型液晶表示装置
に関する。
Detailed Description of the Invention 3. Detailed Description of the Invention [Object of the Invention] (Field of Industrial Application) The present invention relates to a matrix type liquid crystal display device using thin film transistors (hereinafter referred to as TPT) as switching elements.

(従来の技術) 最近、液晶やエレクトロルミrレス(E L)を用いた
表示装置は、テレビジョン表示やグラフィックディスプ
レイ等を指向しており、大容量。
(Prior Art) Recently, display devices using liquid crystals or electroluminescent (EL) are aimed at television displays, graphic displays, etc., and have a large capacity.

高密度のアクティブマトリックス型液晶表示装置の開発
、実用化が盛んである。この種の表示装置では、クロス
トークのない高コントラストの表示が行なえるように、
各画素の駆動、制御を行なう手段として半導体スイッチ
が用いられている。半導体スイッチとしては、単結晶S
i基板上に形成されたMO5型FETや、透過型表示が
可能であり大面積化も容易である、透明基板上に形成さ
れたTPT等がある。
High-density active matrix liquid crystal display devices are being actively developed and put into practical use. This type of display device provides high-contrast display without crosstalk.
A semiconductor switch is used as a means for driving and controlling each pixel. As a semiconductor switch, single crystal S
There are MO5 type FETs formed on i-substrates, TPTs formed on transparent substrates, which are capable of transmissive display, and can easily be made large in area.

第4図は上記のTPTのアレイを備えた液晶表示装置の
一例を示す断面図である。同図において、ガラス基板1
上には、ゲート線と一体のゲート電極2が形成され、さ
らにこれを覆うように絶縁膜3が形成されている。そし
て絶縁膜3の所定位置に、例えばアモルファスシリコン
による半導体層4が形成されている。この半導体層4の
上には、この層を挟むようにドレイン電極7と、ソース
電極8が形成される。この場合ドレイン電極7、ソース
電極8は、半導体層4とのコンタクトを良好にする機能
を有する不純物ドープ非晶質シリコン膜5,6を介して
形成されている。前記ドレイン電極7は、図に現われて
いないが、所定のデータ線と一体に形成される。また前
記ソース電極8は、絶d膜3上に形成された透明画素電
極9に導通するように形成されている。
FIG. 4 is a sectional view showing an example of a liquid crystal display device equipped with the above TPT array. In the same figure, glass substrate 1
A gate electrode 2 integral with the gate line is formed thereon, and an insulating film 3 is further formed to cover this. A semiconductor layer 4 made of, for example, amorphous silicon is formed at a predetermined position on the insulating film 3. A drain electrode 7 and a source electrode 8 are formed on this semiconductor layer 4 so as to sandwich this layer therebetween. In this case, the drain electrode 7 and the source electrode 8 are formed via impurity-doped amorphous silicon films 5 and 6 that have a function of making good contact with the semiconductor layer 4. Although not shown in the drawing, the drain electrode 7 is formed integrally with a predetermined data line. Further, the source electrode 8 is formed so as to be electrically connected to a transparent pixel electrode 9 formed on the insulated film 3.

次に上記の半導体層4、ドレイン電極7、ソース電極8
部は、絶縁性の保護膜10により覆われ、さらにこの上
部の全面には、液晶配向膜11が塗711されている。
Next, the above semiconductor layer 4, drain electrode 7, source electrode 8
This portion is covered with an insulating protective film 10, and furthermore, a liquid crystal aligning film 11 is coated 711 on the entire upper surface.

第1の基板100はこのように構成されている。The first substrate 100 is configured in this way.

一方、第2の基板200は、ガラス基板21の上に対向
共通電極22と液晶配向膜23が順次形成されている。
On the other hand, in the second substrate 200, a common electrode 22 and a liquid crystal alignment film 23 are sequentially formed on a glass substrate 21.

ガラス基板1.21は、10μm程度の間隙を保って周
辺部が封着され、さらにこの間隙内には液晶が封入され
て液晶層30が形成されている。
The peripheral portion of the glass substrate 1.21 is sealed with a gap of about 10 μm maintained, and liquid crystal is further sealed in this gap to form a liquid crystal layer 30.

第5図は上記液晶表示装置の組立て前の斜視図であり、
第6図は組立て後の断面図である。組立てに際しては、
第1の基板100のゲート線パッドおよびデータ線パッ
ドがスペーサの外に位置するように組立てられる。
FIG. 5 is a perspective view of the liquid crystal display device before assembly;
FIG. 6 is a sectional view after assembly. When assembling,
The gate line pad and data line pad of the first substrate 100 are assembled so as to be located outside the spacer.

(発明が解決しようとする問題点) 上記した従来のマトリックス液晶表示装置によると、大
面積の表示装置を製造する上で問題が多い。これは、第
1の基板を製造するのに、その面積が大きくなればなる
ほど素子の欠陥を生じる確率が大きくなるからで、また
製造装置自体も大形化した上に製造精度の高いものが要
求され、高価な装置が必要となる。更に、基板の面積が
大きくなると、基板の反りも生じることが多く、製品の
歩留りも悪化する等の問題がある。
(Problems to be Solved by the Invention) The conventional matrix liquid crystal display device described above has many problems in manufacturing a large-area display device. This is because when manufacturing the first substrate, the larger the area, the greater the probability of element defects.Furthermore, the manufacturing equipment itself has become larger and requires high manufacturing precision. and requires expensive equipment. Furthermore, as the area of the substrate increases, the substrate often warps, resulting in problems such as deterioration of product yield.

そこでこの発明は、表示面積の大形化が容易であり、大
形化のために製造装置の特別なものを用いる必要もなく
、製品としても信頼性を維持し得るマトリックス型液晶
表示装置を提供することを目的とする。
Therefore, the present invention provides a matrix type liquid crystal display device that can easily increase the display area, does not require the use of special manufacturing equipment to increase the size, and can maintain reliability as a product. The purpose is to

[発明の構成コ (問題点を解決するための手段) この発明では、絶縁性基板の一方の上面にマ)・リック
ス状に薄膜トランジスタを配置した複数のアレイ基板と
、前記絶縁性基板の他方の面に当接し前記複数のアレイ
基板を同一平面上に配置させた透明補強基板と、前記複
数のアレイ基板で形成される面に対向する面に透明対向
電極が形成された対向基板と、前記複数のアレイ基板と
前記対向基板間に挟持された液晶とか らマトリックス型液晶表示装置を構成するものである。
[Structure of the Invention (Means for Solving Problems)] This invention comprises a plurality of array substrates in which thin film transistors are arranged in a matrix on one upper surface of an insulating substrate, and a transparent reinforcing substrate in contact with a surface of which the plurality of array substrates are disposed on the same plane; a counter substrate having a transparent counter electrode formed on a surface opposite to the surface formed by the plurality of array substrates; A matrix type liquid crystal display device is constituted by the array substrate and the liquid crystal sandwiched between the counter substrate.

(作用) 上記の構成とすることで、薄膜トランジスタを形成した
アレイ基板は、製造上は分割して製造されるため、この
段階での面積は小さくてよく、歩留りの良い適切な面積
で製造される。また基板の反りも生じない大きさを選ぶ
ことができ、製造装置も特に大形用のものを用意する必
要はない。
(Function) With the above configuration, the array substrate on which thin film transistors are formed is manufactured by dividing it, so the area at this stage may be small, and it can be manufactured with an appropriate area with a high yield. . In addition, a size that does not cause the substrate to warp can be selected, and there is no need to prepare particularly large manufacturing equipment.

(実施例) 以下この発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

第3図はこの発明の一実施例の等価回路を示す図である
。同図において(Xi)、(i−1゜2、・・・、m)
は複数本のデータ線、(Yj)。
FIG. 3 is a diagram showing an equivalent circuit of an embodiment of the present invention. In the same figure, (Xi), (i-1°2,..., m)
is a plurality of data lines, (Yj).

(j−1,2,・・・、n)はこれに直交する複数本の
ゲート線であり、これらデータ線(Xi)とゲート線(
Yj)の各交点位置にTFT50が構成されている。T
FT50のドレインは列毎にデータ線(Xi)に接続さ
れ、ゲートは行毎にゲート線(Yj)に接続される。5
1は透明画素電極であり、各々TFT50のソースに接
続され、この透明画素電極51と透明対向電極52との
間に液晶53が挟持されている。
(j-1, 2,..., n) are multiple gate lines perpendicular to these, and these data lines (Xi) and gate lines (
A TFT 50 is constructed at each intersection of Yj). T
The drains of the FT 50 are connected to data lines (Xi) for each column, and the gates of the FT 50 are connected to gate lines (Yj) for each row. 5
Reference numeral 1 designates transparent pixel electrodes, each connected to the source of a TFT 50, and a liquid crystal 53 is sandwiched between the transparent pixel electrode 51 and a transparent counter electrode 52.

第1図はこの発明の一実施例を示す斜視図であり、31
,32,33.34は第5図、第6図で説明したような
アレイ基板である。このアレイ基板31,32.33.
34はそれぞれ独立して−つの表示装置を構成すること
ができる。このアレる。このように構成された第1の基
板36は、透明の共通電極を有する第2の基板40と対
向される。そして第2図に示すように側基板36.40
間に液晶45を挟持して構成される。なお46はスペー
サであり、基板間を約10t1m程度に設定する。
FIG. 1 is a perspective view showing an embodiment of the present invention, 31
, 32, 33, and 34 are array substrates as explained in FIGS. 5 and 6. These array substrates 31, 32, 33.
34 can each independently configure one display device. This is weird. The first substrate 36 configured in this manner is opposed to a second substrate 40 having a transparent common electrode. And as shown in FIG. 2, the side substrate 36.40
It is constructed by sandwiching a liquid crystal 45 between them. Note that 46 is a spacer, and the distance between the substrates is set to about 10t1m.

この液晶表示装置の動作を述べると次のようになる。ゲ
ート線(Yj)は、アドレス信号により順次走査駆動さ
れ、Tfをフレーム走査周期とすると、TFT50は行
毎に(Tf/n)期間ずつ順次導通状態にされる。一方
、このゲート線(Yj)の走査と同期して、データ線(
Xi)には例えばm並列の画素信号が供給される。これ
により、信号電圧は行毎に順次透明画素電極51に導か
れ、透明対向電極52との間に挟持された液晶53が励
起され画像表示がなされる。
The operation of this liquid crystal display device will be described as follows. The gate line (Yj) is sequentially scanned and driven by an address signal, and when Tf is a frame scanning period, the TFTs 50 are sequentially turned on for (Tf/n) periods for each row. On the other hand, in synchronization with the scanning of this gate line (Yj), the data line (
For example, m parallel pixel signals are supplied to Xi). As a result, the signal voltage is sequentially guided to the transparent pixel electrode 51 row by row, and the liquid crystal 53 sandwiched between the transparent counter electrode 52 is excited and an image is displayed.

この場合、データ線の数mは、上記の実施例の場合、一
つのアレイ基板のデータ線の数をMとすると、 m−pJI X 2 またゲート線の数nは、一つのアレイ基板のデータ線の
数をNとすると、 n−NX2となる。
In this case, the number m of data lines is m-pJI X 2 in the case of the above embodiment, where M is the number of data lines on one array substrate, and the number n of gate lines is the data on one array substrate. Letting the number of lines be N, it becomes n-NX2.

したかってこの発明によると、表示画面を容易に拡大で
きる。さらにこのような液晶表示装置であると、その使
用面において種々の応用が可能となる。例えば、先のM
とNが一画面を充分に表示出来る数であれば、駆動回路
を個々のアレイ基板に設け、多画面表示を得るようにす
ることも容易である。さらに、走査線数の多い高品位の
テレビジョン信号に対しても容易に適用することが可能
となる。
Therefore, according to this invention, the display screen can be easily enlarged. Furthermore, such a liquid crystal display device can be used in various ways. For example, the previous M
If and N are sufficient numbers to display one screen, it is easy to provide a drive circuit on each array substrate to obtain a multi-screen display. Furthermore, it can be easily applied to high-quality television signals with a large number of scanning lines.

[発明の効果] 以上説明したようにのこの発明は、表示面積の大形化が
容易であり、大形化のために製造装置の特別なものを用
いる必要もなく、製造上の安全性か高く、製品としても
信頼性を維持し得るマトリックス型液晶表示装置を提供
することができる。
[Effects of the Invention] As explained above, this invention allows the display area to be easily enlarged, there is no need to use special manufacturing equipment for increasing the size, and manufacturing safety is improved. It is possible to provide a matrix type liquid crystal display device that has high reliability and maintains reliability as a product.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す斜視図、第2図はこ
の発明の装置の断面図、第3図はこの発明装置の等価回
路の例を示す図、第4図はマトリックス型液晶表示装置
のトランジスタ部の断面図、第5図、第6図はそれぞれ
従来の液晶表示装置の分解斜視図と、組立て断面図であ
る。 31〜34・・・アレイ基板、35・・・透明補強基板
、40・・・第2の基板、45・・・液晶。
Fig. 1 is a perspective view showing an embodiment of the invention, Fig. 2 is a sectional view of the device of the invention, Fig. 3 is a diagram showing an example of an equivalent circuit of the device of the invention, and Fig. 4 is a matrix type liquid crystal display. 5 and 6 are an exploded perspective view and an assembled sectional view of a conventional liquid crystal display device, respectively. 31-34...Array substrate, 35...Transparent reinforcement substrate, 40...Second substrate, 45...Liquid crystal.

Claims (1)

【特許請求の範囲】[Claims] 絶縁性基板の一方の面上に設けられた複数本のデータ線
と、これに直交する複数本のゲート線の各交点に、ドレ
イン及びソース電極間に半導体層を有し、前記半導体層
及び前記ドレイン、ソース電極を一体に覆い保護する保
護膜を形成した薄膜トランジスタを配置した複数のアレ
イ基板と、前記絶縁性基板の他方の面に当接し前記複数
のアレイ基板を同一平面上に配置させた透明補強基板と
、前記複数のアレイ基板で形成する面に対向する面に透
明対向電極が形成された対向基板と、前記複数のアレイ
基板と前記対向基板間に挟持された液晶とからなるマト
リックス型液晶表示装置。
A semiconductor layer is provided between the drain and source electrodes at each intersection of a plurality of data lines provided on one surface of the insulating substrate and a plurality of gate lines perpendicular thereto, and the semiconductor layer and the A plurality of array substrates on which thin film transistors are arranged, each having a protective film that integrally covers and protects the drain and source electrodes, and a transparent substrate that abuts the other surface of the insulating substrate and arranges the plurality of array substrates on the same plane. A matrix type liquid crystal comprising a reinforcing substrate, a counter substrate having a transparent counter electrode formed on a surface opposite to a surface formed by the plurality of array substrates, and a liquid crystal sandwiched between the plurality of array substrates and the counter substrate. Display device.
JP61140912A 1986-06-17 1986-06-17 Matrix type liquid-crystal display device Pending JPS62296124A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61140912A JPS62296124A (en) 1986-06-17 1986-06-17 Matrix type liquid-crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61140912A JPS62296124A (en) 1986-06-17 1986-06-17 Matrix type liquid-crystal display device

Publications (1)

Publication Number Publication Date
JPS62296124A true JPS62296124A (en) 1987-12-23

Family

ID=15279708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61140912A Pending JPS62296124A (en) 1986-06-17 1986-06-17 Matrix type liquid-crystal display device

Country Status (1)

Country Link
JP (1) JPS62296124A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816146B2 (en) 1999-12-21 2004-11-09 Ricoh Company Limited Electrophoretic display liquid and electrophoretic display medium and device using the liquid having predetermined different volume medium particle diameters

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6816146B2 (en) 1999-12-21 2004-11-09 Ricoh Company Limited Electrophoretic display liquid and electrophoretic display medium and device using the liquid having predetermined different volume medium particle diameters

Similar Documents

Publication Publication Date Title
US10185195B2 (en) Horizontal stripe liquid crystal display device
EP0444621B1 (en) Liquid crystal display device having a driving circuit
JP5351498B2 (en) Liquid crystal display device and driving method thereof
JPH0715536B2 (en) Display panel
US5457553A (en) Thin-film transistor panel with reduced number of capacitor lines
JPH05188395A (en) Liquid crystal display element
JP2003075869A (en) Plane display element
JPS62296124A (en) Matrix type liquid-crystal display device
JPH10161157A (en) Semiconductor device for display
JP3397810B2 (en) Liquid crystal display
JPH11194365A (en) Liquid crystal display element and liquid crystal display device
JP3158587B2 (en) Thin film transistor panel
JP4617861B2 (en) Liquid crystal display device
JPH11109319A (en) Liquid crystal display device
JPH06258650A (en) Liquid crystal display device
JPH0370209B2 (en)
JPS62296123A (en) Active-matrix type liquid-crystal display device
JP3206666B2 (en) Liquid crystal matrix display device
JPS62278537A (en) Display electrode array for active matrix type display device
JPS63292114A (en) Active matrix type liquid crystal display device
KR100686223B1 (en) Liquid crystal display
JP3270444B2 (en) Liquid crystal matrix display device and driving method thereof
JP2000214483A (en) Electro-optic device
JPH0695142A (en) Liquid crystal display device
JPH0467167B2 (en)