JPS62291172A

JPS62291172A - 大電力用フオトサイリスタ

Info

Publication number: JPS62291172A
Application number: JP13549086A
Authority: JP
Inventors: Junichiro Koyama; 順一郎小山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1986-06-11
Filing date: 1986-06-11
Publication date: 1987-12-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明（イ）産業上の利用分野この発明は、大電力用のフォトサイリスタに係り、とく
にその点弧特性の改良に関する。

（［１）従来の技術フォトサイリスタは光によって点弧されるが、光源とな
る発光ダイオードとして高出力のものを得ることが難し
い。従ってフォトサイリスタの点弧感度を高める必要が
あるが、たどえばｄｖ／ｄｔ特性のような他の特性を悪
化させないために、受光部のみを高感度にする構造がと
られている。

第２図（ａ）は、支持板２１の上に固着され、アノード
２７とカソード２８とを備えたフォトサイリスタを示す
が、これはゲート電流点弧型サイリスタのゲート部を受
光面としたものである。この場合、順電圧阻止状態にあ
るサイリスタに光２６を照射しても、Ｎ型半導体層２２
とＰ型半導体層２３の間に形成される接合部２４に生ず
る空間電荷領域２５に光２６が達しない限り、生成した
電子は電界の加わらないＰ型半導体２３中で再結合して
しまい、サイリスタは点弧されない。従っ−Ｃ１空間電
荷領域２５に出来るだけ多くの光ωが達するように第２
図〈ｌｎのようなＩＭｆｆｉがとられている。

つまり、結合部２４を湾曲ざＵ空間電荷領域２５を表面
部に広げたものである。このようにすれば空間電荷領域
に達する光の量が増加し感電が良くなる。

〈ハ）発明が解決しようとする問題点しかしながら第２図＋ｈ＋に示す構造のフォ１〜１ノイ
リスタにおいては、湾曲した接合部が存在づるため耐電
圧が低くなり高耐圧サイリスタを得ることが難しい。ま
た、光により発生する電子−正孔対の量を増加させるた
めに受光部面積を大きくとることはチップ面積を増大さ
せることになるので、大幅に光点弧感度を高くすること
は難しい。

この発明は、このような事情を８慮してなされたもので
、光点弧感度が高く、高耐電圧であり、しかも受光面積
がすくなくてすむ大電力用フォトサイリスタを提供する
ものである。

（ニ）問題点を解決づるための手段この発明は、第１Ｎ型半導体層と第１Ｐ型半導体層ど第
２Ｎ型半導体層と第２Ｐ型半導体層とを順次有し、第１
Ｎ型半導体層にカソード電極を、第２Ｐ型半導体層にカ
ソード電極を各々設け、さらに第１Ｐ型半導体層に第３
Ｎ型半導体部を設けてアバランシェフォトダイオード構
造のグー１〜部を形成し、かつ、第３Ｎ型半導体部に光
を照射することにより第３Ｎ型半導体と第１Ｐ型半導体
との接合部がアバランシェ降伏を起こしてゲート電流を
発生することを特徴とする大電力用フォトサイリスタで
ある。

（ボ）作　用アノード電極にプラス、カソード電極にマイナスの電圧
が印加され、ゲート部の第３Ｎ型半導体に光が照射され
るど、発生したキャリアが電界によって加速され、この
キャリアが半導体結晶格子と衝突して新なキャリアを生
成する過程がくり返されて、第３Ｎ型半導体と第１Ｐ型
半導体どの接合部にアバランシェ降伏が生じ、それによ
って大きなゲート電流が得られ、大電力用フォトサイリ
スタが点弧する。

（へ）実施例以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。

第１図はこの発明の一実施例を示す構成説明図であり、
１．２はそれぞれＮ型半導体層、３．４はそれぞれＰ型
半導体層、５はＮ型半導体層１に設けられたカソード電
極、６はＰ型半導体層４に設けられたアノード電極、７
はＰ型半導体層３に設けられたＮ型半導体部、斜線部８
はＮ型半導体部７どＰ型半導体層３との接合部９に生ず
る空間電荷領域、斜線部１０はＰ型半導体層３とＮ型半
導体部２との接合部１１に生ずる空間電荷領域である。

このような構成のフォト勺イリスタにおいて、アノード
電極にプラス、カソード電極にマイナスの電圧が印加さ
れ、フォトサイリスタが順電辻明止状態にあるものとす
る。そこで、ゲート部すなわち、Ｎ型半導体部７に、た
とえば発光ダイオードによって比較的小光用の光１２を
照射すると、キャリアが発生してそのキャリアが電界に
よって加速されて結晶格子ど衝突して新たなキャリアを
生成する。この過程がくり返されて、結合部８はアバラ
ンシェ降伏を起こす。これによって発生する大きなゲー
ト電流が、Ｐ型半導体層３に注入され、順接合状態にあ
るＮ型半導体層１とＰ型半導体層３との接合部１３を横
切って流れるため、フォトサイリスタは点弧される。そ
して、この場合フォトサイリスタの光点弧感度すなわち
、ゲート部におけるアバランシェフォトダイオード構造
の受光感度は、サイリスタの本質的な構成部分に依存し
ないため、サイリスタの基本的な特性を悪化させること
はない。

（ト）発明の効果この発明によれば、受光面積が少くても光点弧感度が高
く、高耐圧の大電力用フォトサイリスタが提供される。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成説明図、第２図
＋ａ＋　＋ｂ）は従来例を示す構成説明図である。１．２・・・・・・Ｎ型半導体層、３．４・・・・・・Ｐ型半導体層、５・・・・・・カソ
ード電極、６・・・・・・アノード電極、　　　７・・
・・・・Ｎ型半導体装置手続補正書昭和６１年８月２ｂ日］、事件の表示特願昭６１−１３５４９０２、発明の名称大電力用フォトサイリスタ３、補正をする者事件との関係　　特許出願人住　所　弓５４５大阪市阿倍野区長池町２２番２２号名
　称　（５０４）シャープ株式会社代表者　辻　　　晴　雄４、代理人自　　　発７、補正の内容（１）　　明細書の特許請求の範囲の記載を別紙のとお
り補正し捷す。（２）■明細書第３頁１８行目の「カソード電極ｊの記
載を「アノード電極」と補正します。 ■明細書味３頁１９行目の「第３Ｎ型半導体部を設け」
を「ゲート電極を有する第３Ｎ型半導体部を設け」と補
正し捷す。 ■明細書第４頁２行目の「こ七により」の記載を「こと
により、逆バイアス状態にある」と補正します。 ■明細書第４頁８行目の「電圧が印加され」の記載を「
電圧が印加されサイリスタが順電圧阻止状態にあり、壕
だゲート電極にプラスの電圧が印加され、第３Ｎ型半導
体と第１Ｐ型半導体との接合が逆バイアス状態にある時
、」と補正１−ます。 ■明細書第５頁５行目の「Ｎ型半導体部」の記載を「Ｎ
型半導体部、１４はＮ型半導体部７に設けたゲート電極
、」と補正しオす。 ■明細書第５頁１３行目の１状態にあるものとする。」
の記載を１状態にあり、捷たゲート電極１４にプラスの
電圧が印加され、Ｎ型半導体部７とＰ型半導体３との接
合部９が逆バイアスの状態にあるものとする。」と補正
します。（３）図面の第婆図を別紙のとおり補正し−す。以上２、特許請求の範囲１、第１Ｎ型半導体層と第１Ｐ型半導体層と第２Ｎ型半
導体層さ第２Ｐ型半導体層とを順次有し、第１Ｎ型半導
体層にカソード電極を、第２Ｐ型半導体層にアノード電
極を各々設け、さらに第１Ｐ型半導体層にゲート電極を
有する第３Ｎ型半導体部を設けてアバランシェフォトダ
イオード構造のゲート部を形成し、かつ、第３Ｎ型半導
体部に光を照射することにより、逆バイアス状態にある
第３Ｎ半導体部と第１Ｐ型半導体層との接合部がアバラ
ンシェ降伏を起こしてゲート電流を発生することを特徴
とする大電力用フォトサイリスタ。

Claims

【特許請求の範囲】

１、第１Ｎ型半導体層と第１Ｐ型半導体層と第２Ｎ型半
導体層と第２Ｐ型半導体層とを順次有し、第１Ｎ型半導
体層にカソード電極を、第２Ｐ型半導体層にアノード電
極を各々設け、さらに第１Ｐ型半導体層に第３Ｎ型半導
体部を設けてアバランシェフォトダイオード構造のゲー
ト部を形成し、かつ、第３Ｎ型半導体部に光を照射する
ことにより第３Ｎ型半導体と第１Ｐ型半導体との接合部
がアバランシエ降伏を起こしてゲート電流を発生するこ
とを特徴とする大電力用フォトサイリスタ。