JPS62289003A - ラインドライバ設計方法および集積回路トランシーバ - Google Patents
ラインドライバ設計方法および集積回路トランシーバInfo
- Publication number
- JPS62289003A JPS62289003A JP62082191A JP8219187A JPS62289003A JP S62289003 A JPS62289003 A JP S62289003A JP 62082191 A JP62082191 A JP 62082191A JP 8219187 A JP8219187 A JP 8219187A JP S62289003 A JPS62289003 A JP S62289003A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- terminal
- amplifier
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000004070 electrodeposition Methods 0.000 claims description 8
- 238000003780 insertion Methods 0.000 claims description 7
- 230000037431 insertion Effects 0.000 claims description 7
- 229920006395 saturated elastomer Polymers 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 description 7
- 238000009966 trimming Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101710166678 50S ribosomal protein L28, chloroplastic Proteins 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
発明の分野
この発明は高周波数連続データ伝送演算増幅器において
採用される電気回路に関し、かつより特定的にはＩＥＥ
Ｅ８０２．３標準規格を満たす回路網の接続点に高電流
を与えることか可能なシングルチップ集積回路に収容さ
れた低電力消散増幅器に関するものである。
採用される電気回路に関し、かつより特定的にはＩＥＥ
Ｅ８０２．３標準規格を満たす回路網の接続点に高電流
を与えることか可能なシングルチップ集積回路に収容さ
れた低電力消散増幅器に関するものである。
発明の背景
１組の標準規格は、データ端末装置（ＤＴＥ）に対する
同軸メディアインタナフェイスのためのポート特性を特
定するインスティチュート・オブφエレクトリカル・ア
ンド−エレクトロニック・エンジニアズ（ＩＥＥＥ）に
より普及された。ＩＥＥＥ８０２．３ （Ａ型）／エザ
ーネットの応用では、同軸（直径０．４インチ）メディ
アインタフェイスが分離パルス変成器を介してＤＴＥに
確立される。ＩＥＥＥ８０２．３ （Ｂ型）／チーバネ
ットの応用では、同軸（直径０．２インチ）メディアイ
ンクフェイスがＤＴＥに対して直接に確立される。
同軸メディアインタナフェイスのためのポート特性を特
定するインスティチュート・オブφエレクトリカル・ア
ンド−エレクトロニック・エンジニアズ（ＩＥＥＥ）に
より普及された。ＩＥＥＥ８０２．３ （Ａ型）／エザ
ーネットの応用では、同軸（直径０．４インチ）メディ
アインタフェイスが分離パルス変成器を介してＤＴＥに
確立される。ＩＥＥＥ８０２．３ （Ｂ型）／チーバネ
ットの応用では、同軸（直径０．２インチ）メディアイ
ンクフェイスがＤＴＥに対して直接に確立される。
同軸メディアインタフェイスでは、インタフェイスにわ
たる伝送のためにデータを与えるのに用いられる増幅器
は、厳しい出力必要条件を満たさなければならない「タ
ップドライバ」増幅器のために信号を発生する。伝送す
るときタップドライバは、平均が４１ミリアンペア（ｍ
Ａ）でありかつピークが８２ミリアンペアである出力電
流に２０ナノセカンド（ｎ Ｓ）の方形波最少立上り時
間および立下り時間ならびに３０ナノセカンドの最大立
上り時間および立下り時間を与える。伝送しないときタ
ップドライバは、１００キロオームよりも大きい入力抵
抗を示すはずである。
たる伝送のためにデータを与えるのに用いられる増幅器
は、厳しい出力必要条件を満たさなければならない「タ
ップドライバ」増幅器のために信号を発生する。伝送す
るときタップドライバは、平均が４１ミリアンペア（ｍ
Ａ）でありかつピークが８２ミリアンペアである出力電
流に２０ナノセカンド（ｎ Ｓ）の方形波最少立上り時
間および立下り時間ならびに３０ナノセカンドの最大立
上り時間および立下り時間を与える。伝送しないときタ
ップドライバは、１００キロオームよりも大きい入力抵
抗を示すはずである。
先行技術はディスクリートな構成要素を採用し、かつ出
力波形に接近するように遅延ラインを介する電流スイッ
チングおよびポストスイッチフィルタリングを実現した
。代わりに、方形波のアナログフィルタリングが用いら
れた。前者のアプローチは、操舵電流を駆動するのに必
要な高い電力および伝送するときの、負荷から集積回路
までの操舵電流に相関の高電力消散のために、集積回路
には適さない。
力波形に接近するように遅延ラインを介する電流スイッ
チングおよびポストスイッチフィルタリングを実現した
。代わりに、方形波のアナログフィルタリングが用いら
れた。前者のアプローチは、操舵電流を駆動するのに必
要な高い電力および伝送するときの、負荷から集積回路
までの操舵電流に相関の高電力消散のために、集積回路
には適さない。
非送信電力消散をなくするが短絡内への送信の間、より
低い電力消散を生じないゲートされた電流が発生され得
た。したがって、先行技術の増幅器は１ワツトの全電力
を消散することが可能な単一の集積回路チップパッケー
ジ上で構成されるようにタップドライバ内で用いるのに
適さない。
低い電力消散を生じないゲートされた電流が発生され得
た。したがって、先行技術の増幅器は１ワツトの全電力
を消散することが可能な単一の集積回路チップパッケー
ジ上で構成されるようにタップドライバ内で用いるのに
適さない。
ＩＥＥＥ８０２．３標準規格を満たす回路網の接続点は
また、「衝突」を避けるように他の回路網の接続点によ
り検出するために送信するとき正確なｄｃ雷電圧明示し
なければならない。高周波数のａＣ信号はこのｄｃ電圧
上に重畳され、ａｃ倍信号回路網にわたり伝送されたデ
ータを表わす。
また、「衝突」を避けるように他の回路網の接続点によ
り検出するために送信するとき正確なｄｃ雷電圧明示し
なければならない。高周波数のａＣ信号はこのｄｃ電圧
上に重畳され、ａｃ倍信号回路網にわたり伝送されたデ
ータを表わす。
発明の要約
集積回路上に収容されかつＩＥＥＥ８０２．３標準規格
を満たすタップドライバとして用いるのに適する広帯域
高電流制御のスペクトル応答演算増幅器（ｏｐアンプ）
が、この発明により提供される。ｏｐアンプは非常に低
い電力消費およびわずかな電圧源の必要条件、それが与
え得る電流の量、ピーク時８０ｍＡに対する低いオフセ
ット電圧および高い出力抵抗を有する。ドライバは、短
絡電力消散を減じるようにＡＢクラスの出力で動作する
Ｏｐアンプとして組織される。さらに、この発明のｏｐ
アンプを収容する集積回路の外部の抵抗器により、ユー
ザがその電流出力を決定するようにされる。
を満たすタップドライバとして用いるのに適する広帯域
高電流制御のスペクトル応答演算増幅器（ｏｐアンプ）
が、この発明により提供される。ｏｐアンプは非常に低
い電力消費およびわずかな電圧源の必要条件、それが与
え得る電流の量、ピーク時８０ｍＡに対する低いオフセ
ット電圧および高い出力抵抗を有する。ドライバは、短
絡電力消散を減じるようにＡＢクラスの出力で動作する
Ｏｐアンプとして組織される。さらに、この発明のｏｐ
アンプを収容する集積回路の外部の抵抗器により、ユー
ザがその電流出力を決定するようにされる。
好ましい実施例では、演算増幅器は電流源により駆動さ
れかつピーク時の応答を有する３個の独−１２＝ 立して配置され分離された電極、その人力に１個の電極
、帰還経路に１個の電極、かつその出力に１個の電極を
有する。電極の位置は、ＩＥＥＥ８０２．３標準規格を
満たすための波形整形を与えるように選択される。
れかつピーク時の応答を有する３個の独−１２＝ 立して配置され分離された電極、その人力に１個の電極
、帰還経路に１個の電極、かつその出力に１個の電極を
有する。電極の位置は、ＩＥＥＥ８０２．３標準規格を
満たすための波形整形を与えるように選択される。
ｏｐアンプの電流発生器部分は正確な衝突基準電圧（Ｖ
ＣＯＬ ）を受取り、かつ電圧に比例する温度的に補償
された電流を発生する。電流発生器はＯｐアンプのレベ
ルシフタ部分に信号を与え、それはＩＥＥＥ８０２．３
標準規格を満たし得るようにｏｐアンプを駆動する。レ
ベルシフタはＯｐアンプのオン状態とオフ状態との間に
急速な遷移を生じ、それは対称的である、すなわちｏｐ
アンプに対する電流入力の１０％ないし９０％の変化が
１／２ナノセカンドないし３／４ナノセカンドで生じる
。レベルシフタは、はとんど電力を消費しない非飽和設
計である。結果として生じる速度電力製品は優れている
。Ｏｐアンプを駆動する電流は、フィールドトリミング
の必要なく設計値の２％以内である。電流発生器内の１
個の抵抗器は、発生器内の３個のトランジスタに対して
ｈ「Ｅ （利得）補償を与える。ｏｐアンプに対する負
の電源電圧は集積回路サブストレート−１−の電圧に関
してユーザ特定の値で浮動され得る。
ＣＯＬ ）を受取り、かつ電圧に比例する温度的に補償
された電流を発生する。電流発生器はＯｐアンプのレベ
ルシフタ部分に信号を与え、それはＩＥＥＥ８０２．３
標準規格を満たし得るようにｏｐアンプを駆動する。レ
ベルシフタはＯｐアンプのオン状態とオフ状態との間に
急速な遷移を生じ、それは対称的である、すなわちｏｐ
アンプに対する電流入力の１０％ないし９０％の変化が
１／２ナノセカンドないし３／４ナノセカンドで生じる
。レベルシフタは、はとんど電力を消費しない非飽和設
計である。結果として生じる速度電力製品は優れている
。Ｏｐアンプを駆動する電流は、フィールドトリミング
の必要なく設計値の２％以内である。電流発生器内の１
個の抵抗器は、発生器内の３個のトランジスタに対して
ｈ「Ｅ （利得）補償を与える。ｏｐアンプに対する負
の電源電圧は集積回路サブストレート−１−の電圧に関
してユーザ特定の値で浮動され得る。
好ましい実施例の詳細な説明
第１図を参照すると、３個の独立電極を有するシングル
エンディラド演算増幅器（ｏｐアンプ）１０の等価回路
が例示され、それはＩＥＥＥ８０２．３標準規格を満た
すインクフェイスを与える集積回路におけるタップドラ
イバとして用いるのに適する。
エンディラド演算増幅器（ｏｐアンプ）１０の等価回路
が例示され、それはＩＥＥＥ８０２．３標準規格を満た
すインクフェイスを与える集積回路におけるタップドラ
イバとして用いるのに適する。
ｏｐアンプ１０は入力電流（１＋ Ｎ ）を出力電圧（
Ｖｔ ）に翻訳し、それは他の接続点へ送信するために
回路網接続点上に送信される。理想差動演算増幅器１２
は、その非反転入力端子が接地電位に接続され、かつそ
の反転入力端子が抵抗器（ＲＩＭ）１４の第１のリード
に接続される。抵抗器１４の第２のリードは、入力電流
源（Ｉ＋ Ｎ ）に接続される。コンデンサ（ｃＩＮ）
１６の第１のリードは抵抗器１４の第２のリードに接続
され、かつコンデンサ１６の第２のヘッドは接地電位に
接続される。
Ｖｔ ）に翻訳し、それは他の接続点へ送信するために
回路網接続点上に送信される。理想差動演算増幅器１２
は、その非反転入力端子が接地電位に接続され、かつそ
の反転入力端子が抵抗器（ＲＩＭ）１４の第１のリード
に接続される。抵抗器１４の第２のリードは、入力電流
源（Ｉ＋ Ｎ ）に接続される。コンデンサ（ｃＩＮ）
１６の第１のリードは抵抗器１４の第２のリードに接続
され、かつコンデンサ１６の第２のヘッドは接地電位に
接続される。
帰還抵抗器（ＲＦ）１８の第１のリードは、帰還コンデ
ンサ（ｃ，）２０の第１のリードのように増幅器１２の
反転入力端子に接続される。抵抗器１８およびコンデン
サ２０の第２のリードは、ＮＰＮトランジスタ２２のエ
ミッタに接続される。
ンサ（ｃ，）２０の第１のリードのように増幅器１２の
反転入力端子に接続される。抵抗器１８およびコンデン
サ２０の第２のリードは、ＮＰＮトランジスタ２２のエ
ミッタに接続される。
抵抗器（Ｒ）２４の第１のリードはまたトランジスタ２
２のエミッタに接続され、かつ抵抗器２２の第２のリー
ドは接地電位に接続される。
２のエミッタに接続され、かつ抵抗器２２の第２のリー
ドは接地電位に接続される。
トランジスタ２２のベースは増幅器１０の出力端子に接
続され、かつトランジスタ２２のコ１ノクタは負荷抵抗
器（ＲＬ）２６の第１のリードおよび負荷コンデンサ（
ｃＬ）２８の第１のリードに接続される。抵抗器２６お
よびコンデンサ２８の第２のリードは、電圧源（Ｖ）に
接続される。送信された電圧ＶＴは、トランジスタ２２
のコレクタに現われる電圧である。
続され、かつトランジスタ２２のコ１ノクタは負荷抵抗
器（ＲＬ）２６の第１のリードおよび負荷コンデンサ（
ｃＬ）２８の第１のリードに接続される。抵抗器２６お
よびコンデンサ２８の第２のリードは、電圧源（Ｖ）に
接続される。送信された電圧ＶＴは、トランジスタ２２
のコレクタに現われる電圧である。
この発明のｏｐアンプ１０は好ましくは集積回路パッケ
ージの一部として構成され、そこでは第１図に例示され
たすべての要素が抵抗器Ｒ（２４）およびＲＬ （２６
）ならびにコンデンサＣＬ （２８）以外のパッケー
ジの内部にある。これらの３個の回路要素は、ｏｐアン
プ１０により実現される３個の電極のうちの１個の位置
が正確に調整され得るように、集積回路パッケージの外
部ではユーザ供給である。
ージの一部として構成され、そこでは第１図に例示され
たすべての要素が抵抗器Ｒ（２４）およびＲＬ （２６
）ならびにコンデンサＣＬ （２８）以外のパッケー
ジの内部にある。これらの３個の回路要素は、ｏｐアン
プ１０により実現される３個の電極のうちの１個の位置
が正確に調整され得るように、集積回路パッケージの外
部ではユーザ供給である。
当業者により認められるように、Ｏｐアンプ１０の電極
位置はｏｐアンプにより発生される信号の立上り時間お
よび立下り時間（それぞれｔいおよび１． ）ならびに
基本周波数（この発明により考えられる応用では１０ｍ
Ｈｚ）に関する高調波挿入損を決定する。組合わせ挿入
損は、対数の形で表わされるとき個々の電極の貢献度の
合計である。もし各電極位置が正確に置かれるならば、
送信された高調波信号に対する送信された信号電力の最
適比率が達成され得る。
位置はｏｐアンプにより発生される信号の立上り時間お
よび立下り時間（それぞれｔいおよび１． ）ならびに
基本周波数（この発明により考えられる応用では１０ｍ
Ｈｚ）に関する高調波挿入損を決定する。組合わせ挿入
損は、対数の形で表わされるとき個々の電極の貢献度の
合計である。もし各電極位置が正確に置かれるならば、
送信された高調波信号に対する送信された信号電力の最
適比率が達成され得る。
この発明のＯｐアンプ１０を採用するタップドライバの
設計に対して、ＲＦ１８およびＣＦ２Ｏ、ならびにＲＬ
２６およびＣＬ２ｇに相関の電極２および３の位置はそ
れぞれ、２０ＭＨｚ （Ｋ２−に、−２，０）に等しく
設定され、かっＲＩＮＩ４およびＣｌＮ１６に相関の電
極１は２５℃の公称温度で３０ＭＨｚ （Ｋ＋ ＝３．
０）に設定される。
設計に対して、ＲＦ１８およびＣＦ２Ｏ、ならびにＲＬ
２６およびＣＬ２ｇに相関の電極２および３の位置はそ
れぞれ、２０ＭＨｚ （Ｋ２−に、−２，０）に等しく
設定され、かっＲＩＮＩ４およびＣｌＮ１６に相関の電
極１は２５℃の公称温度で３０ＭＨｚ （Ｋ＋ ＝３．
０）に設定される。
第１表は以下の式から決定されるように、電極の場所の
この選択に対するｄＢの挿入損を示す。
この選択に対するｄＢの挿入損を示す。
ここではＮは１０ＭＨｚの方形波入力に対するＮ番目の
奇数の高調波であり、τ１ は、１番目の電極、ｉ＝１
．２、および３に相関の一定の時間であり、かつＶＯは
ＲＬ２６およびＣＬ２８にかかる電圧である。
奇数の高調波であり、τ１ は、１番目の電極、ｉ＝１
．２、および３に相関の一定の時間であり、かつＶＯは
ＲＬ２６およびＣＬ２８にかかる電圧である。
第１表
Ｔ、 ＝ Ｔ、およびＴ、−Ｔτえである理想３電極フ
イルタに対するｄＢにおける１０ＭＨｚからの挿入損 １７一 方形 高調波 Ｎ ムカ ニぽ− 〕−ｊ１ 低力 則Δ退１
０ −０．４６ −１．９４−２．４１ ０３ −９
．５４ −３．０１ −１０．２４ −２２．７９ −
２０．３８５ −１３．９８ −５．７７ −１７．２
１ −３Ｂ、９８ −３４．５５７ −ＩＢ、９０ −
８．０９ −２２．４４ −４７．４３ −４５．０２
９ −１９．Ｈ−ＩＱ、ｏＯ−２Ｂ、５４ −５５．８
３ −５３．２２或る条件の下では、第４の電極位置が
所望であるかもしれない。もしインダクタンスが第１図
の抵抗器Ｒ２４に直列に置かれるならば、第４の電極が
生じられる。しかしながら、もしこのような第４の電極
が不所望であるならば、抵抗器Ｒ２４はローのインダク
タンス型式でなければならない。
イルタに対するｄＢにおける１０ＭＨｚからの挿入損 １７一 方形 高調波 Ｎ ムカ ニぽ− 〕−ｊ１ 低力 則Δ退１
０ −０．４６ −１．９４−２．４１ ０３ −９
．５４ −３．０１ −１０．２４ −２２．７９ −
２０．３８５ −１３．９８ −５．７７ −１７．２
１ −３Ｂ、９８ −３４．５５７ −ＩＢ、９０ −
８．０９ −２２．４４ −４７．４３ −４５．０２
９ −１９．Ｈ−ＩＱ、ｏＯ−２Ｂ、５４ −５５．８
３ −５３．２２或る条件の下では、第４の電極位置が
所望であるかもしれない。もしインダクタンスが第１図
の抵抗器Ｒ２４に直列に置かれるならば、第４の電極が
生じられる。しかしながら、もしこのような第４の電極
が不所望であるならば、抵抗器Ｒ２４はローのインダク
タンス型式でなければならない。
ｏｐアンプ１０のために確立された電極位置は、以下の
要因の妥協の結果であった。
要因の妥協の結果であった。
１） 平均ｄｃ送信レベル、
２）ｔ、、ｔｆ 制御、
３） ｔ、−ｔ、 直線性、
４） 内部電極位置（−剪、−ｒ−２，）制御、５）
送信レベルの基本構成要素の絶対的制御、および ６） 送信レベルの第３の高調波がｔ、およびｔ層 に
従属する。
送信レベルの基本構成要素の絶対的制御、および ６） 送信レベルの第３の高調波がｔ、およびｔ層 に
従属する。
第２図を参照すると、この発明のＯｐアンプ１０の応用
はタップドライバ内に示される。夕・ツブドライバは、
データ端末装置（ＤＴＥ）に対する同軸メディアインタ
フェイスで伝送、受取りおよび衝突検出を行ないかつＩ
ＥＥＥ８０２．３標準規格を満たす集積回路チップの送
信部分内にある。
はタップドライバ内に示される。夕・ツブドライバは、
データ端末装置（ＤＴＥ）に対する同軸メディアインタ
フェイスで伝送、受取りおよび衝突検出を行ないかつＩ
ＥＥＥ８０２．３標準規格を満たす集積回路チップの送
信部分内にある。
アドバンスト参マイクロ・デイバイシズψインコーポレ
ーテツド（Ａｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃ
ｅｓ、 Ｉｎｃ、）は集積回路チップを製造し、かつ
それを製品Ａｍ７９９６で示す。
ーテツド（Ａｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃ
ｅｓ、 Ｉｎｃ、）は集積回路チップを製造し、かつ
それを製品Ａｍ７９９６で示す。
タップドライバ部分は、第２図において垂直点線により
４個のサブ回路に分割して示される、すなわちサブ回路
１００は入力電圧Ｖｃｃ２および電流源１ｃｓからの入
力を受取る残余の３個のサブ回路１２５．１５０および
１７５に対して補償された電圧基準を与える。この補償
サブ回路はこ−１９＝ の発明には関連がなくかつ当業者に通じているので、こ
こではさらに詳細には述べられない。
４個のサブ回路に分割して示される、すなわちサブ回路
１００は入力電圧Ｖｃｃ２および電流源１ｃｓからの入
力を受取る残余の３個のサブ回路１２５．１５０および
１７５に対して補償された電圧基準を与える。この補償
サブ回路はこ−１９＝ の発明には関連がなくかつ当業者に通じているので、こ
こではさらに詳細には述べられない。
第２図で示された次のサブ回路は１対の差動端子Ａおよ
びＡ′において、同軸インタフェイス電流発生器で波形
にされかつ送信されるべきデータ信号を受取る電流発生
器およびレベルシフタ１２５を含み、かつレベルシフタ
１２５は第３図に関連して以下で詳細に述べられる。
びＡ′において、同軸インタフェイス電流発生器で波形
にされかつ送信されるべきデータ信号を受取る電流発生
器およびレベルシフタ１２５を含み、かつレベルシフタ
１２５は第３図に関連して以下で詳細に述べられる。
サブ回路１５０はこの発明のｏｐアンプ１０を含み、か
つ以下で述べられる。サブ回路１７５はタップドライバ
の出力段階を含み、かつ当業者により認められるように
エミッタフオロワバ・ソファであり、かつしたがってこ
こではさらに詳細には述べられない。
つ以下で述べられる。サブ回路１７５はタップドライバ
の出力段階を含み、かつ当業者により認められるように
エミッタフオロワバ・ソファであり、かつしたがってこ
こではさらに詳細には述べられない。
出力段階１７５はトランジスタ１８０のベースで受取ら
れる信号を発生し、それはトランジスタ１８０の導電率
を制御し、かつしたがって同軸メディアに送信されるべ
き信号を与える集積回路の送信端子（ＴＸＴ）で電流お
よび電圧が発生される。トランジスタ１８０のコレクタ
はまた、抵抗＝ ２０ − 器１８２の第１のリードに接続される。抵抗器１８２は
、その第２のリードが正の電圧源（Ｖｃｃ２）に接続さ
れる。抵抗器１８２は、そこに発生される信号の優れた
立下り時間を達成するように出力段階７５の出力インピ
ーダンスを制限する。
れる信号を発生し、それはトランジスタ１８０の導電率
を制御し、かつしたがって同軸メディアに送信されるべ
き信号を与える集積回路の送信端子（ＴＸＴ）で電流お
よび電圧が発生される。トランジスタ１８０のコレクタ
はまた、抵抗＝ ２０ − 器１８２の第１のリードに接続される。抵抗器１８２は
、その第２のリードが正の電圧源（Ｖｃｃ２）に接続さ
れる。抵抗器１８２は、そこに発生される信号の優れた
立下り時間を達成するように出力段階７５の出力インピ
ーダンスを制限する。
トランジスタ１８０のエミッタは、送信機のための正の
電圧源（ＶＴＸ＋）に接続される。
電圧源（ＶＴＸ＋）に接続される。
第３図は、この発明の電流発生器およびレベルシフタ１
２５を略図の形で例示する。電流発生器部分は、そのベ
ースで衝突検出基準電圧（Ｖｃ。
２５を略図の形で例示する。電流発生器部分は、そのベ
ースで衝突検出基準電圧（Ｖｃ。
Ｌ）を受取るＰＮＰ トランジスタ１２６を含む。
Ａｍ７９９６送信機、受信器および衝突検出器装置内の
回路１２５の応用では、ＶＣＯＬ−１６００ミリボルト
（ｍＶ）±３０ミリボルトである。
回路１２５の応用では、ＶＣＯＬ−１６００ミリボルト
（ｍＶ）±３０ミリボルトである。
トランジスタ１２６のエミッタは、抵抗器１２７を介し
て回路１２５を収容する集積回路のＴＡＰ ５ＨＩＥ
ＬＤ端子に接続される。この端子の公称電位ｖＴＡＰｓ
ｙｌｔｌｐ は、接地電位である。トランジスタ１２６
のコレクタは１対のダイオード接続のＮＰＮトランジス
タ１２８および１２９、ならびにＰＮＰ トランジスタ
１３１のエミッタに順に接続される抵抗器１３０の直列
接続に接続される。
て回路１２５を収容する集積回路のＴＡＰ ５ＨＩＥ
ＬＤ端子に接続される。この端子の公称電位ｖＴＡＰｓ
ｙｌｔｌｐ は、接地電位である。トランジスタ１２６
のコレクタは１対のダイオード接続のＮＰＮトランジス
タ１２８および１２９、ならびにＰＮＰ トランジスタ
１３１のエミッタに順に接続される抵抗器１３０の直列
接続に接続される。
トランジスタ１３１のコレクタは負の電圧源（ＶＴＸ−
）に接続され、かつトランジスタ１３１のベースは抵抗
器１３２を介してＶＴＸ−に接続される。
）に接続され、かつトランジスタ１３１のベースは抵抗
器１３２を介してＶＴＸ−に接続される。
トランジスタ１２６のコレクタは、ＮＰＮトランジスタ
１３３のベースに接続される。トランジスタ１３３のエ
ミッタは、抵抗器１３４の第１のリードに接続される。
１３３のベースに接続される。トランジスタ１３３のエ
ミッタは、抵抗器１３４の第１のリードに接続される。
抵抗器１３４の第２のリードはＮＰＮ トランジスタ１
３５のコレクタおよび抵抗器１３６の第１のリードに接
続され、その第２のリードはトランジスタ１３５のベー
スに接続される。トランジスタ１３５のエミッタは、抵
抗器１３７を介してＶＴＸ−に接続される。
３５のコレクタおよび抵抗器１３６の第１のリードに接
続され、その第２のリードはトランジスタ１３５のベー
スに接続される。トランジスタ１３５のエミッタは、抵
抗器１３７を介してＶＴＸ−に接続される。
ＮＰＮトランジスタ１３８のベースは、抵抗器１３４お
よび１３６ならびにトランジスタ１３５のコレクタから
形成された接合に接続される。トランジスタ１３８のエ
ミッタは、抵抗器１３９を介してＶＴＸ−に接続される
。
よび１３６ならびにトランジスタ１３５のコレクタから
形成された接合に接続される。トランジスタ１３８のエ
ミッタは、抵抗器１３９を介してＶＴＸ−に接続される
。
定電圧は、抵抗器１３７および１３９にかかり生じられ
る。第３図の点線の左側に示される要素１２６ないし１
３９を含む電流発生器回路内に、２個の誤差の項が存在
する。トランジスタ１２８および１２９における電流密
度は、唯一の温度でトランジスタ１３３および１３５に
おけるそれに等しい。またトランジスタ１３３における
ベース電流は、ｈＦＥ依存の誤差を生じるようにトラン
ジスタ１２６におけるコレクタ電流から減算し、かつこ
うして結果として生じる電流は温度および方法に依存す
る。
る。第３図の点線の左側に示される要素１２６ないし１
３９を含む電流発生器回路内に、２個の誤差の項が存在
する。トランジスタ１２８および１２９における電流密
度は、唯一の温度でトランジスタ１３３および１３５に
おけるそれに等しい。またトランジスタ１３３における
ベース電流は、ｈＦＥ依存の誤差を生じるようにトラン
ジスタ１２６におけるコレクタ電流から減算し、かつこ
うして結果として生じる電流は温度および方法に依存す
る。
トランジスタ１３３におけるベース電流により導入され
る電流利得（ｈＦ Ｅ ）誤差は、いくつかの回路の実
現化例を用いて補償されてもよい。第３図で示される回
路は、トランジスタ１３３のコレクタで発生された電圧
ＴＸＩＮＶＣＣに対する、ｄｃ誤差と高い周波数拒絶と
の間の妥協を表わす。
る電流利得（ｈＦ Ｅ ）誤差は、いくつかの回路の実
現化例を用いて補償されてもよい。第３図で示される回
路は、トランジスタ１３３のコレクタで発生された電圧
ＴＸＩＮＶＣＣに対する、ｄｃ誤差と高い周波数拒絶と
の間の妥協を表わす。
トランジスタ１３３．１３５および１３８に対する第１
のオーダのｈＦＥ補償は、抵抗器１３６により達成され
る。トランジスタ１３５におけるベース電流から抵抗器
１３６に関連される誤差は、第１図の回路の特定の要素
の値に対して、となり、ここではＶｏはトランジスタ１
２６のコレクタの電位であり、抵抗器１２７は抵抗Ｒを
有しかつｌａ（＋ ａ ５）はトランジスタ１３５にお
けるベース電流である。
のオーダのｈＦＥ補償は、抵抗器１３６により達成され
る。トランジスタ１３５におけるベース電流から抵抗器
１３６に関連される誤差は、第１図の回路の特定の要素
の値に対して、となり、ここではＶｏはトランジスタ１
２６のコレクタの電位であり、抵抗器１２７は抵抗Ｒを
有しかつｌａ（＋ ａ ５）はトランジスタ１３５にお
けるベース電流である。
トランジスタ１３８のベース電流および回路１２５のレ
ベルシフタ部分におけるトランジスタのベース電流の重
畳は、直列に半分の電流で１１鹸”： Ｔ’［：（ｔう
＆）（刊−ａイ０であると仮定すると、付加的誤差Ｒ／
８を与える。
ベルシフタ部分におけるトランジスタのベース電流の重
畳は、直列に半分の電流で１１鹸”： Ｔ’［：（ｔう
＆）（刊−ａイ０であると仮定すると、付加的誤差Ｒ／
８を与える。
第１図の回路１２５の電流発生器部分はそのとき、十分
に補償された出力電圧Ｖｖ＜ｔＮｖｃｃを用いて正の接
地から負の接地に基準電圧ＶＣＯＬを翻訳し、かつｈＦ
Ｅ補償を用いて補償された電圧Ｖａｔｓを発生する。ト
ランジスタ１３８のコレクタを介して導電される電流（
Ｉ、）はＷ。Ｌ−■丁＾ＰうＨｉｔ−Ｄに正比例し、か
つ温度的に補償される。
に補償された出力電圧Ｖｖ＜ｔＮｖｃｃを用いて正の接
地から負の接地に基準電圧ＶＣＯＬを翻訳し、かつｈＦ
Ｅ補償を用いて補償された電圧Ｖａｔｓを発生する。ト
ランジスタ１３８のコレクタを介して導電される電流（
Ｉ、）はＷ。Ｌ−■丁＾ＰうＨｉｔ−Ｄに正比例し、か
つ温度的に補償される。
第３図の垂直な点線の右側に示される回路１２５のレベ
ルシフタ部分は、１対のＮＰＮトランジスタ１４０およ
び１４１のベースで差動人力信号ＡおよびＡ′をそれぞ
れ受取る。トランジスタ１４０および１４１のコレクタ
はトランジスタ１３３のコレクタに接続され、それは十
分に補償された電圧ＶＴＫＩＮＶ。。を与える。トラン
ジスタ１４０および１４１のエミッタは、抵抗器１４２
および１４３の第１のリードにそれぞれ接続される。抵
抗器１４２および１４３の第２のリードは、ＮＰＮトラ
ンジスタ１４４および１４５のコレクタにそれぞれ接続
される。
ルシフタ部分は、１対のＮＰＮトランジスタ１４０およ
び１４１のベースで差動人力信号ＡおよびＡ′をそれぞ
れ受取る。トランジスタ１４０および１４１のコレクタ
はトランジスタ１３３のコレクタに接続され、それは十
分に補償された電圧ＶＴＫＩＮＶ。。を与える。トラン
ジスタ１４０および１４１のエミッタは、抵抗器１４２
および１４３の第１のリードにそれぞれ接続される。抵
抗器１４２および１４３の第２のリードは、ＮＰＮトラ
ンジスタ１４４および１４５のコレクタにそれぞれ接続
される。
トランジスタ１４４および１４５のエミッタは共通にか
つトランジスタ１３８のコレクタに接続され、それは回
路１２５のレベルシフタ部分に補償されたＶＩＩＩＥ電
圧を与える。
つトランジスタ１３８のコレクタに接続され、それは回
路１２５のレベルシフタ部分に補償されたＶＩＩＩＥ電
圧を与える。
トランジスタ１４２および１４３の第２のリードはまた
、ＮＰＮ トランジスタ１４６および１４７のコレクタ
にそれぞれ接続する。トランジスタ１４６および１４７
のエミッタは、共通にかつ抵抗器１４８を介してＶＴＸ
−に接続される。トランジスタ１４６および１４７のコ
レクタは、抵抗器１４９ａおよび１４９ｂの第１のリー
ドにそれぞれ接続される。抵抗器１４９ａおよび１４９
ｂの第２のリードは共通に、かつ共通に接続されるトラ
ンジスタ１４６および１４７のベースに接続される。
、ＮＰＮ トランジスタ１４６および１４７のコレクタ
にそれぞれ接続する。トランジスタ１４６および１４７
のエミッタは、共通にかつ抵抗器１４８を介してＶＴＸ
−に接続される。トランジスタ１４６および１４７のコ
レクタは、抵抗器１４９ａおよび１４９ｂの第１のリー
ドにそれぞれ接続される。抵抗器１４９ａおよび１４９
ｂの第２のリードは共通に、かつ共通に接続されるトラ
ンジスタ１４６および１４７のベースに接続される。
トランジスタ１４５のコレクタは電圧源ｖ丁、□ＮＶω
およびトランジスタ１４４のコレクタで発生された電流
１１Ｎに接続され、それは第３図の回路１２５が一部で
あるタップドライバの演算増幅器部分１５０に与えられ
る。
およびトランジスタ１４４のコレクタで発生された電流
１１Ｎに接続され、それは第３図の回路１２５が一部で
あるタップドライバの演算増幅器部分１５０に与えられ
る。
第３図の回路の右側部分により発生された電流ＩＩＮは
第１のオーダｈＦＥの誤差がなく、かつ第３図の回路の
電流発生器部分に与えられた基準電圧ＶＣＯＬに比例す
る。電流１＋１１はまた、差動入力ＡおよびＡ′で与え
られた電流が温度的に独立していると仮定すると、０℃
ないし＋７０℃の動作範囲内では温度から独立する。電
流ＩＩＮは、２５０ミリボルトからＶＣＥＭＡに まで
の出力電圧にわたり一定である。出力電圧は、同種の抵
抗器により終結されるとき温度的に独立している。
第１のオーダｈＦＥの誤差がなく、かつ第３図の回路の
電流発生器部分に与えられた基準電圧ＶＣＯＬに比例す
る。電流１＋１１はまた、差動入力ＡおよびＡ′で与え
られた電流が温度的に独立していると仮定すると、０℃
ないし＋７０℃の動作範囲内では温度から独立する。電
流ＩＩＮは、２５０ミリボルトからＶＣＥＭＡに まで
の出力電圧にわたり一定である。出力電圧は、同種の抵
抗器により終結されるとき温度的に独立している。
トランジスタ１４６および１４７を含む回路１２５のレ
ベルシフタ回路の部分は、トランジスタ１４４および１
４５のベースに対して補償された基準電圧を、かつオン
状態とオフ状態との間に急速な遷移を与える。ＩＩＨの
１０％ないし９０％の変化は１／２ないし３／４ナノセ
カンドで生じ、かつ対称的なターンオンおよびターンオ
フの特性を用いて変化を生じる。これは、トランジスタ
１４６またはトランジスタ１４７において飽和を生じる
ことなく抵抗器１４９ａおよび１４９ｂにわたる電荷の
転送により行なわれる。したがって、レベルシフタは非
常に低い電力消費レベルで１人ナノセカンドのパルスを
通過し得る。
ベルシフタ回路の部分は、トランジスタ１４４および１
４５のベースに対して補償された基準電圧を、かつオン
状態とオフ状態との間に急速な遷移を与える。ＩＩＨの
１０％ないし９０％の変化は１／２ないし３／４ナノセ
カンドで生じ、かつ対称的なターンオンおよびターンオ
フの特性を用いて変化を生じる。これは、トランジスタ
１４６またはトランジスタ１４７において飽和を生じる
ことなく抵抗器１４９ａおよび１４９ｂにわたる電荷の
転送により行なわれる。したがって、レベルシフタは非
常に低い電力消費レベルで１人ナノセカンドのパルスを
通過し得る。
非常に低い電力消費レベルでこれらの標準を満たすＩＩ
Ｎ電流を発生する回路１２５の能力により、タップドラ
イバ、および特にその演算増幅器部分１５０がフィール
ドトリミングの必要なく集積回路チップ上に収容される
。集積回路Ａｍ７９９６内のこの発明の実施例では、電
流１１の値はトリミングの必要なく＋２％の公差まで保
持される。
Ｎ電流を発生する回路１２５の能力により、タップドラ
イバ、および特にその演算増幅器部分１５０がフィール
ドトリミングの必要なく集積回路チップ上に収容される
。集積回路Ａｍ７９９６内のこの発明の実施例では、電
流１１の値はトリミングの必要なく＋２％の公差まで保
持される。
再度第２図を参照すると、タップドライバサブ回路１５
０のｏｐアンプ１０の部分は電流発生器およびレベルシ
フタ１２５により発生された電流ＩＩＮを受取る。その
ＡおよびＡ′端子で与えられた信号に応答して、電流Ｉ
ＩＮは抵抗器（Ｒ＋Ｎ）１５４およびコンデンサ（ｃＩ
Ｎ）１５６の接合から導電され、それは第１図の抵抗器
１４およびコンデンサ１６に対応する。ＣＩＮと並列の
、サブ回路１２５のレベルシフタ部分内の電流源の寄生
静電容量は、入力電極位置を決定する。帰還抵抗器（Ｒ
Ｆ）１５８および帰還コンデンサ（ｃＦ）１６０は並列
に、抵抗器ＲＩＮ１５４かつ正の電圧ＶＴＸ＋に接続さ
れる。ＲＦ１５ｇおよびＣ，１６０の並列結合の１つの
接合における信号はＮＰＮトランジスタ１６２のベース
に与えられ、それは第１図の増幅器１２に対応する差動
増幅器の一部を形成する。
０のｏｐアンプ１０の部分は電流発生器およびレベルシ
フタ１２５により発生された電流ＩＩＮを受取る。その
ＡおよびＡ′端子で与えられた信号に応答して、電流Ｉ
ＩＮは抵抗器（Ｒ＋Ｎ）１５４およびコンデンサ（ｃＩ
Ｎ）１５６の接合から導電され、それは第１図の抵抗器
１４およびコンデンサ１６に対応する。ＣＩＮと並列の
、サブ回路１２５のレベルシフタ部分内の電流源の寄生
静電容量は、入力電極位置を決定する。帰還抵抗器（Ｒ
Ｆ）１５８および帰還コンデンサ（ｃＦ）１６０は並列
に、抵抗器ＲＩＮ１５４かつ正の電圧ＶＴＸ＋に接続さ
れる。ＲＦ１５ｇおよびＣ，１６０の並列結合の１つの
接合における信号はＮＰＮトランジスタ１６２のベース
に与えられ、それは第１図の増幅器１２に対応する差動
増幅器の一部を形成する。
ＮＰＮトランジスタ１６４はそのベースで、演算増幅器
１５０が動作する中心を決定する電圧しきい値を設定す
るタップドライバのサブ回路１００の部分により発生さ
れた電圧を受取る。トランジスタ１６４のコレクタは電
圧源ＶＴｘｔＮｖｃｃに接続され、かつそのエミッタは
ＮＰＮトランジスタ１６６のコレクタに接続し、それは
トランジスタ１６２とともに差動イン、シングルエンド
アウト差動増幅器段階を形成する。抵抗器１６８は、抵
抗器１５４（ＲＩＮ）および１５８（ＲＦ）の接合を電
圧源ＶＴＫＺＮ ｖｃｃに結合する。トランジスタ１６
２のコレクタは、抵抗器１６９を介して■□ｘｔｓｖｃ
ｃ電圧源に接続される。トランジスタ１６６のベースは
抵抗器１７０および抵抗器１７１の共通の接合に接続さ
れ、それはＶ−ｒｘｔ）４ｖｌ、ｃ電圧源はぬＶＴＸ−
間に接続される。
１５０が動作する中心を決定する電圧しきい値を設定す
るタップドライバのサブ回路１００の部分により発生さ
れた電圧を受取る。トランジスタ１６４のコレクタは電
圧源ＶＴｘｔＮｖｃｃに接続され、かつそのエミッタは
ＮＰＮトランジスタ１６６のコレクタに接続し、それは
トランジスタ１６２とともに差動イン、シングルエンド
アウト差動増幅器段階を形成する。抵抗器１６８は、抵
抗器１５４（ＲＩＮ）および１５８（ＲＦ）の接合を電
圧源ＶＴＫＺＮ ｖｃｃに結合する。トランジスタ１６
２のコレクタは、抵抗器１６９を介して■□ｘｔｓｖｃ
ｃ電圧源に接続される。トランジスタ１６６のベースは
抵抗器１７０および抵抗器１７１の共通の接合に接続さ
れ、それはＶ−ｒｘｔ）４ｖｌ、ｃ電圧源はぬＶＴＸ−
間に接続される。
トランジスタ１６６および１６２のエミッタは、抵抗器
１７２および１７４の第１のリードにそれぞれ接続され
る。抵抗器１７２および１７４の第２のリードはともに
、かつそのエミッタが抵抗器１７３を介してＶＴＸ−に
接続されるＮＰＮ トランジスタ１６７のコレクタに接
続される。トランジスタのベースは、サブ回路１００に
より発生された電圧を受取る。抵抗器１７３は、差動増
幅器の動作の中心を確立するようにサブ回路１００内の
抵抗器とともに選択される。
１７２および１７４の第１のリードにそれぞれ接続され
る。抵抗器１７２および１７４の第２のリードはともに
、かつそのエミッタが抵抗器１７３を介してＶＴＸ−に
接続されるＮＰＮ トランジスタ１６７のコレクタに接
続される。トランジスタのベースは、サブ回路１００に
より発生された電圧を受取る。抵抗器１７３は、差動増
幅器の動作の中心を確立するようにサブ回路１００内の
抵抗器とともに選択される。
トランジスタ１６２のコレクタで発生された信号は、タ
ップドライバのエミッタフォロワバッファサブ回路１７
５に与えられる。サブ回路１７５内の抵抗器１７６は温
度補償を与え、それはツェナダイオード、およびサブ回
路１７５内のダイオード１７７と同様のサブ回路１００
内の２個のダイオードにかかる電圧の機能である。温度
が増加するにつれて、これらの電圧が増加しかつ結果と
して生じる逆バイアス電圧がトランジスタ１６２に与え
られる。抵抗器１７８は、短絡電流限界を与える。
ップドライバのエミッタフォロワバッファサブ回路１７
５に与えられる。サブ回路１７５内の抵抗器１７６は温
度補償を与え、それはツェナダイオード、およびサブ回
路１７５内のダイオード１７７と同様のサブ回路１００
内の２個のダイオードにかかる電圧の機能である。温度
が増加するにつれて、これらの電圧が増加しかつ結果と
して生じる逆バイアス電圧がトランジスタ１６２に与え
られる。抵抗器１７８は、短絡電流限界を与える。
抵抗器１７０および１７１の抵抗における３：１の比は
、トランジスタ１６６に対して適当な動作バイアスを与
える。抵抗器１６８および１７１は、等しい熱的勾配を
与えるように熱的に整合される。トランジスタ１６２お
よび１６６ならびに抵抗器１７４および１７２の電流密
度は、ターンオフを０まで改良するように故意に不整合
され、かつ高温の動作範囲で優れた整合を与えるように
温度的に補償される。差動増幅器の低電力消費は、この
不整合から生じる。
、トランジスタ１６６に対して適当な動作バイアスを与
える。抵抗器１６８および１７１は、等しい熱的勾配を
与えるように熱的に整合される。トランジスタ１６２お
よび１６６ならびに抵抗器１７４および１７２の電流密
度は、ターンオフを０まで改良するように故意に不整合
され、かつ高温の動作範囲で優れた整合を与えるように
温度的に補償される。差動増幅器の低電力消費は、この
不整合から生じる。
トランジスタ１６２のコレクタで発生された信号は、タ
ップドライバの出力段階１７５で用いられるトランジス
タのうちの１個のベースに導電される。段階１７５によ
りそこから発生された信号はトランジスタ１８０により
受取られ、それは第２図のトランジスタ２２に対応する
。第１図で示された残余の要素、抵抗器Ｒ（２４）およ
びＲＬ（２６）ならびにコンデンサＣＬ （２８）は第
２図のタップドライバを収容する集積回路の外部に接続
される。ＶＴＸ十端子端子ＴＸ一端子との間に接続され
た外部抵抗器は、Ａｍ７９９６製品で採用されたこの発
明の実施例における商８００ミリボルト／ＲによりＴＸ
Ｔ端子で利用可能なピーク電流を決定する。
ップドライバの出力段階１７５で用いられるトランジス
タのうちの１個のベースに導電される。段階１７５によ
りそこから発生された信号はトランジスタ１８０により
受取られ、それは第２図のトランジスタ２２に対応する
。第１図で示された残余の要素、抵抗器Ｒ（２４）およ
びＲＬ（２６）ならびにコンデンサＣＬ （２８）は第
２図のタップドライバを収容する集積回路の外部に接続
される。ＶＴＸ十端子端子ＴＸ一端子との間に接続され
た外部抵抗器は、Ａｍ７９９６製品で採用されたこの発
明の実施例における商８００ミリボルト／ＲによりＴＸ
Ｔ端子で利用可能なピーク電流を決定する。
トランジスタ１６２のベースの電圧は公称１゜２５ボル
トであり、かつＴＸＴ端子の電圧はθミリボルトと８０
０ミリボルトとのスタティックレベル間に及ぶ。この発
明の増幅器の設計により、共通モード拒絶は非常に高く
かつ典型的にはトリミングの必要なく５ミリボルト未満
のオフセット電圧である。この発明の増幅器を収容する
集積回路のサブストレートは、ＶＴＸ−に関してユーザ
決定の値で浮動された電圧になり得る。
トであり、かつＴＸＴ端子の電圧はθミリボルトと８０
０ミリボルトとのスタティックレベル間に及ぶ。この発
明の増幅器の設計により、共通モード拒絶は非常に高く
かつ典型的にはトリミングの必要なく５ミリボルト未満
のオフセット電圧である。この発明の増幅器を収容する
集積回路のサブストレートは、ＶＴＸ−に関してユーザ
決定の値で浮動された電圧になり得る。
第１図は、波形に対して３個の独立電極を有するこの発
明によるｏｐアンプの等価回路である。 第２図は、この発明のｏｐアンプを採用するタップドラ
イバの概略回路である。 第３図は、この発明のレベルシフタおよび電流発生器部
分の概略図である。 図において、１０はｏｐアンプ、１２は差動演算増幅器
、１４．１８，２４．２６は抵抗器、１６．２０．２８
はコンデンサ、２２はトランジスタ、１００，１２５，
１５０，１７５はサブ回路、１７７はダイオードである
。 特許出願人 アドバンスト・マイクロ・ディバイシズΦ
インコーポレーテッド
明によるｏｐアンプの等価回路である。 第２図は、この発明のｏｐアンプを採用するタップドラ
イバの概略回路である。 第３図は、この発明のレベルシフタおよび電流発生器部
分の概略図である。 図において、１０はｏｐアンプ、１２は差動演算増幅器
、１４．１８，２４．２６は抵抗器、１６．２０．２８
はコンデンサ、２２はトランジスタ、１００，１２５，
１５０，１７５はサブ回路、１７７はダイオードである
。 特許出願人 アドバンスト・マイクロ・ディバイシズΦ
インコーポレーテッド
Claims (12)
- （１）高い出力電流、低電力消散、シングルエンディッ
ドラインドライバの設計方法であって、電流源、差動演
算増幅器および出力段階を採用し、選択可能立上り時間
および立下り時間の応答ならびに挿入損を与え、 ａ）前記差動演算増幅器および出力段階のために多くの
低域電極を選択する段階と、 ｂ）前記電極の各々に対して、前記選択可能挿入損に等
しい組合わせ挿入損を生じる電極位置を選択する段階と
を含み、前記電極は相互作用せず、さらに ｃ）前記差動演算増幅器および出力段階に受動回路要素
を接続し段階（ｂ）で選択された前記電極位置において
段階（ａ）で選択された前記電極の各々を与える段階を
含む方法。 - （２）段階（ａ）が外部的に調整可能なものとして前記
電極を或る程度同定することをさらに要求し、かつ段階
（ｃ）が前記外部的に調整可能な電極の各々に対して前
記受動要素の少なくとも１個の外部接続を要求する、特
許請求の範囲第１項に記載のラインドライバ設計方法。 - （３）前記差動演算増幅器はその非反転入力端子が接地
電位に接続され、かつ前記出力段階が、そのベースが前
記差動演算増幅器の出力端子に接続されかつそのエミッ
タがバイアス抵抗器を介して接地に接続されるＮＰＮト
ランジスタを含み、そこでは段階（ａ）はそのうちの１
個が外部的に調整可能である３個の電極を選択すること
を要求し、段階（ｂ）は、前記電極のうちの２個が２０
ＭＨｚでありかつ前記第３の電極が３０ＭＨｚであるよ
うに選択することを要求し、かつ段階（ｃ）は第１のコ
ンデンサに直列の第１の抵抗器を前記差動増幅器の反転
入力端子に接続しかつ第２のコンデンサに並列に第２の
抵抗器を接続することを要求し、前記並列組合わせが前
記差動増幅器の前記反転入力端子と前記ＮＰＮトランジ
スタのエミッタとの間に接続され、さらに第３のコンデ
ンサに並列に第３の抵抗器を接続することを要求し、前
記並列組合わせが前記ＮＰＮトランジスタのコレクタと
正の電圧源との間に接続される、特許請求の範囲第２項
に記載のラインドライバ設計方法。 - （４）前記差動演算増幅器はその非反転入力端子が接地
電位に接続され、かつ前記出力段階はそのベースが前記
差動増幅器の出力端子に接続されたＮＰＮトランジスタ
を含み、そこでは段階（ａ）は４個の電極を選択するこ
とを要求し、かつ段階（ｃ）は第１のコンデンサに直列
の第１の抵抗器を前記差動増幅器の反転入力端子に接続
し、第２のコンデンサに並列に第２の抵抗器を接続する
ことを要求し、前記並列組合わせが前記差動増幅器の前
記反転入力端子と前記ＮＰＮトランジスタのエミッタと
の間に接続され、さらに第３のコンデンサに並列に第３
の抵抗器を接続することを要求し、前記並列組合わせが
前記ＮＰＮトランジスタのコレクタと正の電圧源との間
に接続され、さらにバイアス抵抗器に直列に誘導子を接
続することを要求し、前記直列組合わせが前記ＮＰＮト
ランジスタのエミッタと接地との間に接続される、特許
請求の範囲第１項に記載のラインドライバ設計方法。 - （５）集積回路トランシーバにおいて、ＩＥＥＥ８０２
．３標準規格を満たす接続点にわたり送信されるべき信
号を発生する差動演算増幅器を含み、正の接地から負の
接地へ基準電圧を翻訳しかつ動作電圧範囲内で一定の前
記演算増幅器により受取られかつ前記基準電圧に比例す
るｈ＿Ｆ＿Ｅのおよび温度的に補償された出力電流を発
生する回路が、電流発生器回路およびレベルシフタ回路
を含み、前記電流発生器回路は、 前記基準電圧に接続されたベース端子と、第１の抵抗要
素を介してタップシールド端子に結合されたエミッタ端
子と、コレクタ端子とを有する第１のトランジスタと、 前記第１のトランジスタのコレクタ端子に結合され、前
記負の接地の翻訳された基準電圧ならびにｈ＿Ｆ＿Ｅ補
償のベース電圧および中間電流を発生するための補償手
段とを含み、 前記レベルシフタが差動入力信号、前記負の接地の翻訳
された基準電圧ならびにｈ＿Ｆ＿Ｅ補償のベース電圧お
よび中間電流に応答して、前記出力電流を発生するため
の手段を含む、集積回路トラシーバ。 - （６）前記補償手段が、 エミッタ端子が前記補償手段に結合され、コレクタ端子
が第１の電圧源に接続され、かつベース端子が第２の抵
抗要素を介して前記第１の電圧源に結合された第２のト
ランジスタと、 コレクタ端子が前記補償手段に結合され、ベース端子が
第３の抵抗要素を介してそのコレクタ端子に結合され、
かつエミッタ端子が第４の抵抗要素を介して前記第１の
電圧源に結合された第３のトランジスタと、 前記第３のトランジスタのコレクタ端子に接続されたベ
ース端子と、第５の抵抗要素を介して前記第１の電圧源
に結合されたエミッタ端子と、コレクタ端子とを有する
第４のトランジスタと、一連の２個のダイオード接続の
トランジスタとを含み、その第１のものはそのアノード
端子が前記第１のトランジスタのコレクタ端子に接続さ
れ、かつその第２のものはカソードが第６の抵抗要素を
介して前記第２のトランジスタのエミッタ端子に結合さ
れ、さらに 前記一連のダイオード接続のトランジスタの前記カソー
ド端子に接続されたベース端子と、第７の抵抗要素を介
して前記第３のトランジスタのコレクタに結合されたエ
ミッタ端子と、コレクタとを有する第５のトランジスタ
を含む、特許請求の範囲第５項に記載の電流発生器およ
びレベルシフタ。 - （７）前記レベルシフタ手段が、 前記差動入力信号に応答して１対のベース電流を発生す
るための第１の増幅器段階手段と、前記第１の増幅器段
階に結合され、前記ベース電流部分を第１の電圧源に操
舵するための手段と、前記ベース電流の非操舵部分と、
前記ｈ＿Ｆ＿Ｅ補償のベース電圧と、前記中間電流に応
答して、前記出力電流を発生するための第２の増幅器手
段とを含む、特許請求の範囲第６項に記載の電流発生器
およびレベルシフタ。 - （８）前記電流操舵手段がそのベースで相互接続されか
つそのエミッタで相互接続された１対のＮＰＮトランジ
スタを含み、前記相互接続されたエミッタが抵抗要素を
介して前記第１の電圧源に結合され、そのコレクタが直
列接続された対の抵抗器を介して相互接続され、前記抵
抗器の共通接合が前記相互接続されたベースに接続され
、前記コレクタが各々、前記ベース電流の前記部分を受
取り、前記対のＮＰＮトランジスタが非飽和モードで動
作する、特許請求の範囲第７項に記載の電流発生器およ
びレベルシフタ。 - （９）前記第２の増幅器手段が１対のＮＰＮトランジス
タを含み、そのベースが相互接続されかつ前記第４のト
ランジスタのコレクタ端子に接続され、そのベースは前
記対の電流操舵トランジスタの前記それぞれのコレクタ
に接続され、前記出力電流が前記第２の増幅器手段のト
ランジスタの予め定められたもののコレクタで発生され
る、特許請求の範囲第８項に記載の電流発生器およびレ
ベルシフタ。 - （１０）レベルシフタ回路が、 差動入力信号に応答して１対のベース電流を発生するた
めの第１の増幅器段階手段と、 前記第１の増幅器段階に結合され、前記ベース電流部分
を第１の電圧源に操舵するための手段と、前記ベース電
流の非操舵部分に応答して、出力電流を発生するための
第２の増幅器手段とを含むレベルシフタ回路。 - （１１）前記電流操舵手段が、そのベースで相互接続さ
れかつそのエミッタで相互接続された１対のＮＰＮトラ
ンジスタを含み、前記相互接続されたエミッタが抵抗要
素を介して前記第１の電圧源に結合され、そのコレクタ
が直列接続の対の抵抗器を介して相互接続され、前記抵
抗器の共通接合が前記相互接続されたベースに接続され
、前記コレクタが各々、前記ベース電流の前記部分を受
取り、前記対のＮＰＮトランジスタが非飽和モードで動
作する、特許請求の範囲第１０項に記載のレベルシフタ
。 - （１２）前記第２の増幅器手段が１対のＮＰＮトランジ
スタを含み、そのベースが相互接続されかつ前記第４の
トランジスタのコレクタ端子に接続され、そのベースが
前記対の電流操舵トランジスタの前記それぞれのコレク
タに接続され、前記出力電流が前記第２の増幅器手段の
トランジスタの予め定められたもののコレクタで発生さ
れる、特許請求の範囲第１１項に記載のレベルシフタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/847,804 US4716381A (en) | 1986-04-03 | 1986-04-03 | High-current operational amplifier |
| US847804 | 1986-04-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62289003A true JPS62289003A (ja) | 1987-12-15 |
| JP2881304B2 JP2881304B2 (ja) | 1999-04-12 |
Family
ID=25301556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62082191A Expired - Lifetime JP2881304B2 (ja) | 1986-04-03 | 1987-04-01 | ラインドライバ設計方法および集積回路トランシーバ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4716381A (ja) |
| EP (1) | EP0240247B1 (ja) |
| JP (1) | JP2881304B2 (ja) |
| AT (1) | ATE106636T1 (ja) |
| DE (1) | DE3789915T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0214613A (ja) * | 1988-07-01 | 1990-01-18 | Nec Corp | 電圧比較回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4859966A (en) * | 1986-09-11 | 1989-08-22 | Seikosha Co., Ltd. | Current amplifier circuit and a current amplifying type differential current converter circuit |
| NL9000518A (nl) * | 1990-03-07 | 1991-10-01 | Philips Nv | Breedband signaalversterker. |
| US5389833A (en) * | 1992-08-27 | 1995-02-14 | Texas Instruments Incorporated | Analog multiplexer |
| US6298466B1 (en) | 1998-12-07 | 2001-10-02 | Tritech Microelectronics, Ltd. | Method and system for synthesizing operational amplifiers for amplifying systems with minimal total harmonic distortion |
| DE10164971B4 (de) * | 2001-07-19 | 2008-04-30 | Infineon Technologies Ag | Pseudo-differentieller Leitungstreiber zur Verstärkung eines differentiellen Eingangsstroms |
| US8120424B2 (en) * | 2010-06-15 | 2012-02-21 | Intersil Americas Inc. | Class AB output stages and amplifiers including class AB output stages |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3491307A (en) * | 1967-06-22 | 1970-01-20 | Motorola Inc | Differential amplifier featuring pole splitting compensation and common mode feedback |
| US4187472A (en) * | 1978-01-30 | 1980-02-05 | Beltone Electronics Corporation | Amplifier employing matched transistors to provide linear current feedback |
| US4263563A (en) * | 1979-07-11 | 1981-04-21 | National Semiconductor Corporation | Amplifier output stage distortion reduction |
| US4323854A (en) * | 1980-01-30 | 1982-04-06 | Control Data Corporation | Temperature compensated current source |
| EP0078347A1 (en) * | 1981-10-29 | 1983-05-11 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Telecommunication line high-efficiency operational amplifier |
| US4479094A (en) * | 1982-05-26 | 1984-10-23 | Raytheon Company | Differential amplifier |
-
1986
- 1986-04-03 US US06/847,804 patent/US4716381A/en not_active Expired - Lifetime
-
1987
- 1987-03-26 EP EP87302625A patent/EP0240247B1/en not_active Expired - Lifetime
- 1987-03-26 AT AT87302625T patent/ATE106636T1/de not_active IP Right Cessation
- 1987-03-26 DE DE3789915T patent/DE3789915T2/de not_active Expired - Fee Related
- 1987-04-01 JP JP62082191A patent/JP2881304B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0214613A (ja) * | 1988-07-01 | 1990-01-18 | Nec Corp | 電圧比較回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0240247A3 (en) | 1989-08-16 |
| ATE106636T1 (de) | 1994-06-15 |
| EP0240247B1 (en) | 1994-06-01 |
| EP0240247A2 (en) | 1987-10-07 |
| US4716381A (en) | 1987-12-29 |
| JP2881304B2 (ja) | 1999-04-12 |
| DE3789915T2 (de) | 1994-12-15 |
| DE3789915D1 (de) | 1994-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2112727B1 (en) | DC coupled driver with active termination | |
| JP4698776B2 (ja) | 低電圧二重平衡型ミキサー回路装置 | |
| US5548248A (en) | RF amplifier circuit | |
| US6778571B2 (en) | Laser driver circuit | |
| US4887047A (en) | Current sense amplifier with low, nonlinear input impedance and high degree of signal amplification linearity | |
| JP2000505972A (ja) | 高入力インピーダンスと高電力効率を有する線形高周波増幅器 | |
| US6104244A (en) | Amplifier having a rail-to-rail output stage | |
| JPS62289003A (ja) | ラインドライバ設計方法および集積回路トランシーバ | |
| US6166569A (en) | Test interface circuits with waveform synthesizers having reduced spurious signals | |
| US6972624B1 (en) | Low-voltage high dynamic range variable-gain amplifier | |
| US4638240A (en) | Base drive circuit for high-power switching transistor | |
| EP0237652B1 (en) | Ac current sensing circuit | |
| HU207913B (en) | Input circuit for high-frequency amplifiers | |
| US20030038679A1 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| US5134308A (en) | Rise and fall time signal processing system | |
| US7253689B2 (en) | Low distortion amplifier | |
| GB2378068A (en) | A bipolar differential amplifier with a tail resistor | |
| US7391797B2 (en) | Integrated circuit for controlling a laser diode | |
| JP3517528B2 (ja) | 差動−シングルエンデッド型オーディオ・バス中継装置 | |
| JP3233107B2 (ja) | バイアス発生回路およびミキサ | |
| CN215219144U (zh) | 一种tr组件射频信号脉冲调制电路及其信号收发装置 | |
| US4099226A (en) | Circuit arrangement for generating a continuously variable DC voltage | |
| JPH03283741A (ja) | 信号伝達回路 | |
| SU1336195A1 (ru) | Усилитель | |
| JPH06204881A (ja) | 単極性符号・双極性符号変換回路 |