JPS62285075A - Ic test system - Google Patents

Ic test system

Info

Publication number
JPS62285075A
JPS62285075A JP61128703A JP12870386A JPS62285075A JP S62285075 A JPS62285075 A JP S62285075A JP 61128703 A JP61128703 A JP 61128703A JP 12870386 A JP12870386 A JP 12870386A JP S62285075 A JPS62285075 A JP S62285075A
Authority
JP
Japan
Prior art keywords
test
ics
sockets
press
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61128703A
Other languages
Japanese (ja)
Other versions
JPH0752208B2 (en
Inventor
Hiromasa Niwa
丹羽 宏昌
Toshinori Sakamoto
坂本 利則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP61128703A priority Critical patent/JPH0752208B2/en
Publication of JPS62285075A publication Critical patent/JPS62285075A/en
Publication of JPH0752208B2 publication Critical patent/JPH0752208B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To achieve individual tests without disturbance, by controlling a pressing mechanism so that ICs can be inserted simultaneously into more than one of a plurality of IC sockets commonly connected or selectively inserted thereinto one at a time for a function test or a DC test. CONSTITUTION:For a function test, as directed from a handler control section 30, a press driving section 29 advances all lanes of presses 26 (26a-26d) simultaneously to insert ICs 28 (28a-28d and 28e-28h) set on respective presses 26 into IC sockets 14 (14a-14d and 14e-14h) all at a time. In this manner, four ICs 28 are connected to respective drivers 16a and 16b simultaneously to execute a function test. Then, for a DC test, as directed from a control section 30, the control section 29 advances a press 26 alone, for instance, to insert ICs 28a and 28e into the sockets 14a and 14e only. One each of ICs is connected to the drivers 16a and 16b and voltage/current measuring circuits 18a and 18b to perform a DC test.

Description

【発明の詳細な説明】 3、発明の詳細な説明 [産業上の利用分野] この発明は、メモリICなどのICをテストするための
ICテストシステムに関する。
Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to an IC test system for testing an IC such as a memory IC.

[従来の技術] メモリICなどのICをテストするシステムとして、I
Cのテストのためのドライバ、電圧電流測定回路などの
電子回路を含むICテスタと、このICテスタに設けら
れているICソケットに対するICの挿抜などのハンド
リングを行うICハンドラとを組み合わせたICテスト
システムがある。
[Prior art] As a system for testing ICs such as memory ICs, I
An IC test system that combines an IC tester that includes electronic circuits such as a driver for C testing and a voltage and current measurement circuit, and an IC handler that handles operations such as inserting and removing ICs from the IC socket provided in this IC tester. There is.

従来、このようなICテストシステムにあっては、その
ICテスタに、各ICソケット毎にIC駆動用のドライ
バが用意されていた。そして、ICテスタの複数のIC
ソケットに対して一斉に、ICハンドラのプレス機構に
よってICが挿着され、それらICのファンクションテ
ストおよびDCテストが行われるようになっていた。
Conventionally, in such an IC test system, the IC tester is provided with a driver for driving the IC for each IC socket. And multiple ICs of the IC tester
ICs are inserted into the socket all at once by a press mechanism of an IC handler, and a function test and a DC test are performed on the ICs.

[解決しようとする問題点] このような従来のICテストシステムの構成では、同時
に多数個のICをテストできるようにするためにICソ
ケットの個数を増加すると、IC駆動用のドライバも同
数個必要となり、システムのコスト」1昇を招くという
問題があった。
[Problem to be solved] In such a conventional IC test system configuration, when the number of IC sockets is increased in order to test a large number of ICs at the same time, the same number of drivers for driving the ICs are also required. Therefore, there was a problem in that the cost of the system increased by 1.

さて、一般にドライバの駆動能力には余裕があり、一つ
のドライバで同時に2個以上のICの駆動が可能である
Generally, drivers have sufficient driving capacity, and one driver can drive two or more ICs at the same time.

そこで、ドライバの駆動能力の許す範囲内で、2個また
は3個以上のICソケットを−っのドライバに接続する
ことにより、ICソケットの個数に比べてドライバの個
数を減らし、前記問題に対処することが考えられる。
Therefore, by connecting two or three or more IC sockets to a driver within the range allowed by the drive capacity of the driver, the number of drivers can be reduced compared to the number of IC sockets, and the above problem can be solved. It is possible that

このようにした場合、一つのドライバに複数のICが接
続されて同時に駆動されることになる。
In this case, a plurality of ICs are connected to one driver and driven simultaneously.

これでも、ファンクションテストについては格別の支障
はない。何故ならば、一般にファンクションテスト系に
はICの応答をチェックするためのコンパレータなどが
多数あり、その接続切換えによって、同一ドライバによ
り駆動される複数個のICの応答を容易に切り分は得る
からである。
Even with this, there is no particular problem with the function test. This is because a functional test system generally includes many comparators for checking IC responses, and by switching the connections, it is easy to separate the responses of multiple ICs driven by the same driver. be.

しかし、DCテストの場合、電圧電流測定回路(PMU
)を接続してICの特定ピンの電圧、特定ピンに流れ込
む電流などを測定する関係−に、複数のICが共通のド
ライバに接続されたのでは、個々のICの切り分けが不
1工能になってしまう。
However, for DC testing, the voltage and current measurement circuit (PMU
) is connected to measure the voltage at a specific pin of an IC, the current flowing into a specific pin, etc. If multiple ICs are connected to a common driver, it will be difficult to isolate each IC. turn into.

[発明の目的コ したがって、この発明の目的は、そのようなりCテスト
での不都合を招くことなく、被テストIC用のICソケ
ットよりもIC駆動用ドライバの個数を減らしたICテ
ストシステムを提供することにある。
[Object of the Invention] Therefore, an object of the present invention is to provide an IC test system in which the number of IC drive drivers is reduced compared to the number of IC sockets for the IC under test without causing such inconvenience in C testing. There is a particular thing.

[問題点を解決するための手段] この目的を達成するために、この発明は、ICテスタの
複数のICソケットに、ICハンドラのプレス機構によ
ってICが挿抜され、ICソケットに挿着されたICの
ファンクションテストおよびDCテストがICテスタに
よって実行されるICテストステムにおいて、ICテス
タ内のIC駆動用ドライバにICソケットが複数個共通
に接続されるようにするとともに、ファンクションテス
トの場合に共通接続の複数のICソケット中の2個以上
に同時にICが挿着されるようにプレス機構のIC挿抜
動作を制御し、また、DCテストの場合に共通接続の複
数のICソケット中の1個にだけ選択的にICが挿着さ
れるようにプレス機構によるIC挿抜動作を制御する手
段を具備せしめることを特徴とするものである。
[Means for Solving the Problems] In order to achieve this object, the present invention has the following advantages: ICs are inserted into and removed from a plurality of IC sockets of an IC tester by a press mechanism of an IC handler, and the ICs inserted into the IC sockets are In an IC test system in which a functional test and a DC test are performed by an IC tester, a plurality of IC sockets are commonly connected to the IC drive driver in the IC tester, and a common connection is made in the case of a function test. Controls the IC insertion/extraction operation of the press mechanism so that ICs are inserted into two or more of multiple IC sockets at the same time, and selects only one of the multiple commonly connected IC sockets in the case of DC testing. The present invention is characterized in that it is provided with means for controlling the IC insertion/extraction operation by the press mechanism so that the IC is inserted and inserted at the same time.

[作用コ このように複数のICソケットがドライバに共通に接続
されるから、ドライバ個数はICソケットの個数より大
幅に減る。
[Operation] Since a plurality of IC sockets are commonly connected to the driver in this way, the number of drivers is significantly smaller than the number of IC sockets.

テスト動作に関しては、DCテストの場合、ドライバに
2側辺]−のICが同時に接続されることはなく、個々
のICの特定ピンの電圧や流入電流の測定に支障がなく
、シたがってDCテストを支障なく実行できる。また、
ファンクションテストの場合、ドライバに複数のICが
同時に接続されることになるが、前述のように個々のI
Cの切り分けに支障はない。
Regarding test operation, in the case of a DC test, the ICs on the two sides are not connected to the driver at the same time, and there is no problem in measuring the voltage or inflow current of a specific pin of each IC. Tests can be run without any problems. Also,
In the case of a functional test, multiple ICs are connected to the driver at the same time, but as mentioned above, each
There is no problem in separating C.

このように、ファンクションテストは勿論のことDCテ
ストも支障なく実行できる。
In this way, not only a function test but also a DC test can be executed without any problem.

[実施例] 以下、図面を参照し、この発明の一実施例について説明
する。
[Example] Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は、この発明によるICテストシステムの一実施
例の要部の構成を簡略化して示すシステム構成図である
。この図において、1oはICテスタであり、12はI
Cハンドラである。
FIG. 1 is a system configuration diagram showing a simplified configuration of main parts of an embodiment of an IC test system according to the present invention. In this figure, 1o is an IC tester, 12 is an I
It is a C handler.

ICテスタ10において、14a 〜14hは被テスト
ICが挿抜されるICソケットである(各ICソケット
を符号14で代表して示すことがある)。lea、18
bは被テストICを駆動するためのドライバである(各
ドライバを符号12で代表して示すことがある)。なお
、この実施例では、各ドライバ16は4個以上のICを
同時に駆動できる能力を何するものである。18a、1
8bは電圧電流測定回路(PMU)である。
In the IC tester 10, reference numerals 14a to 14h are IC sockets into which ICs under test are inserted and removed (each IC socket may be represented by the reference numeral 14). lea, 18
b is a driver for driving the IC under test (each driver may be represented by the reference numeral 12). In this embodiment, each driver 16 has the ability to drive four or more ICs simultaneously. 18a, 1
8b is a voltage and current measuring circuit (PMU).

一方のドライバ16aはリレー接点20a、20bを介
して第1グループの4個のICソケット14a〜14d
が接続されるようになっており、−〇− 他方のドライバ18bはリレー接点20c、20dを介
して第2グループの4個のICソケット14e−14h
が接続されるようになっている。各電圧電流測定回路1
8は、図ンバのように、配線によって直接接続されたI
Cソケット14のペアに、リレー接点20e〜20hを
介してそれぞれ接続されるようになっている。
One driver 16a connects the four IC sockets 14a to 14d of the first group via relay contacts 20a and 20b.
The other driver 18b connects to the second group of four IC sockets 14e-14h via relay contacts 20c and 20d.
is now connected. Each voltage and current measurement circuit 1
8 is an I connected directly by wiring as shown in the figure.
They are connected to the pairs of C sockets 14 via relay contacts 20e to 20h, respectively.

なお、この実施例ではICソケット14のグループ毎に
電圧電流測定回路18が用意されているが、1つの電圧
電流測定回路を各グループのICソケット14にリレー
接点などを介して切換接続するようにしてもよい。
In this embodiment, a voltage and current measuring circuit 18 is prepared for each group of IC sockets 14, but one voltage and current measuring circuit is connected to each group of IC sockets 14 via a relay contact or the like. It's okay.

ICハンドラ12において、24はICソケット14に
ICを挿抜するためのプレス機構である。
In the IC handler 12, 24 is a press mechanism for inserting and removing an IC into the IC socket 14.

この実施例のプレス機構24は4レーン構成であり、レ
ーン対応のプレス2ea〜26d(符号26で代表させ
ることがある)には、図中1一方よりIC28a〜28
h(符号28で代表させることがある)がセットされる
。各プレス26は従来のエアーシリンダ駆動のものと同
様のものであり、それぞれ独立にICソケット14に対
して進退駆動し得るものである。ここで、IC28a〜
28dはそれぞれ第1グループのICソケット14a〜
14dのそれぞれに挿抜されるべきICであり、IC2
8e〜28hはそれぞれ第2グループのICソケット1
4 e−14hに挿抜されるべきものである。
The press mechanism 24 of this embodiment has a four-lane configuration, and the lane-compatible presses 2ea to 26d (sometimes represented by the reference numeral 26) have ICs 28a to 28 from one side in the figure.
h (sometimes represented by reference numeral 28) is set. Each press 26 is similar to a conventional one driven by an air cylinder, and can be independently driven forward and backward relative to the IC socket 14. Here, IC28a~
28d are the IC sockets 14a to 14 of the first group, respectively.
IC2 is an IC to be inserted into and removed from each of IC14d and
8e to 28h are IC sockets 1 of the second group, respectively.
4 e-14h.

29はプレス機構24の駆動制御を行うプレス駆動制御
部である。
29 is a press drive control section that controls the drive of the press mechanism 24.

再びICテスタ10において、30はテスト動作と連動
してICハンドラ12の動作を制御するハンドラ制御部
である。後述のようなプレス機構24のIC挿抜動作の
制御も、このハンドラ制御部30によってプレス駆動制
御部29を介してなされる。
In the IC tester 10 again, 30 is a handler control unit that controls the operation of the IC handler 12 in conjunction with the test operation. Control of the IC insertion/extraction operation of the press mechanism 24 as described below is also performed by the handler control section 30 via the press drive control section 29.

なお、■CテスタlOおよびICハンドラ12には前記
の姿素以外にも電子回路、機構などが含まれているが、
それらは従来のものと同様でよく、また、この発明の要
旨に直接的に関連しないので、図示並びに説明を割愛す
る。
Note that ■C tester lO and IC handler 12 include electronic circuits, mechanisms, etc. in addition to the elements described above.
They may be the same as conventional ones, and since they are not directly related to the gist of the present invention, illustrations and descriptions thereof will be omitted.

このようなICテストシステムにおいて、ファンクショ
ンテストの場合、ハンドラ制御部30からプレス駆動制
御部29に対し、全レーンのプレス26を一斉に前進さ
せる指示が出される。この指示に応答して、プレス駆動
制御部28は全レーンのプレス26を一斉に前進させ、
各プレス26にセットされたIC28を対応するICソ
ケット14に一斉に挿着させる。
In such an IC test system, in the case of a function test, the handler control section 30 issues an instruction to the press drive control section 29 to move the presses 26 of all lanes forward at the same time. In response to this instruction, the press drive control unit 28 moves the presses 26 of all lanes forward at the same time.
The ICs 28 set in each press 26 are inserted into the corresponding IC sockets 14 all at once.

このようにして、各ドライバ16にそれぞれ同時に4個
のICが接続されて駆動され、従来と同様のファンクシ
ョンテストが実行される。
In this way, four ICs are simultaneously connected to each driver 16 and driven, and a function test similar to the conventional one is executed.

合計8個のICのファンクションテストが終わると、ハ
ンドラ制御部30から一斉抜去の指示がプレス駆動制御
部29に対し出される。この指示に応答してプレス駆動
制御部29は全レーンのプレス26を一斉に後退させる
。これにより、全ICソケット14からICが−・斉に
抜去される。抜去されたICの処理は従来と同様である
ので、その説明は割愛する。
When the function test of a total of eight ICs is completed, the handler control section 30 issues an instruction to the press drive control section 29 to remove them all at once. In response to this instruction, the press drive control section 29 causes the presses 26 in all lanes to retreat at once. As a result, the ICs are removed from all IC sockets 14 at the same time. Since the processing of the removed IC is the same as in the conventional case, its explanation will be omitted.

次に、DCテスト動作について説明する。まず、−9= 各グループのICソケット14がすべて対応したドライ
バ16および電圧電流測定回路18に接続される場合に
ついて説明する。
Next, the DC test operation will be explained. First, a case will be described in which -9 = all the IC sockets 14 of each group are connected to the corresponding driver 16 and voltage/current measuring circuit 18.

この場合、ハンドラ制御部30からプレス駆動制御部2
9に対して、プレス26aだけを前進させる指示が出さ
れ、そのプレス28aが前進駆動される。この前進によ
ってICソケット14a。
In this case, from the handler control unit 30 to the press drive control unit 2
9 is instructed to advance only the press 26a, and the press 28a is driven forward. This advancement causes the IC socket 14a.

14eに対してだけIC28が挿着される。このように
して、各ドライバ16および各電圧電流測定回路18に
それぞれ1個のICだけが接続され、そのICについて
従来と同様のDCテストが行われる。
IC28 is inserted only into 14e. In this way, only one IC is connected to each driver 16 and each voltage/current measurement circuit 18, and a DC test similar to the conventional one is performed on that IC.

このようにして2個のICについてDCテストを終わる
と、ハンドラ制御部30からそのICの抜去指示が出さ
れる。この指示に応答して、プレス駆動制御部29によ
りプレス28aが後退駆動せしめられ、ICソケット1
4a+  14eからIC28が抜去される。
After completing the DC test for the two ICs in this manner, the handler control unit 30 issues an instruction to remove the ICs. In response to this instruction, the press 28a is driven backward by the press drive control unit 29, and the IC socket 1
IC28 is removed from 4a+14e.

次にハンドラ制御部30からプレス26bだけを前進さ
せる指示が出されて、そのプレス26bだけが前進させ
られICソケット14b、14fにだけIC28が挿着
される。このようにして、その2個のICだけが対応し
たドライバ16および電圧電流測定回路18に接続され
、DCテストを受ける。そのDCテストを終わると、そ
の抜去が行われる。
Next, an instruction is issued from the handler control unit 30 to move only the press 26b forward, and only the press 26b is moved forward, and the ICs 28 are inserted only into the IC sockets 14b and 14f. In this way, only those two ICs are connected to the corresponding driver 16 and voltage/current measurement circuit 18 and subjected to DC testing. After completing the DC test, its removal is performed.

同様に、他のレーン26c、28dにセットされたIC
2Bもそれぞれ順にICソケット14に挿着され、DC
テストを受ける。
Similarly, ICs set in other lanes 26c and 28d
2B is also inserted into the IC socket 14 in turn, and the DC
I take a test.

ここで、リレー接点20の制御によって、プレス機構2
4のプレス26を2レ一ン中位で駆動してDCテストを
行うこともできる。
Here, by controlling the relay contacts 20, the press mechanism 2
It is also possible to perform a DC test by driving the press 26 of 4 at a medium speed of 2 lanes.

例えば、各グループの4個のICソケット14はそれぞ
れ2個ずつペアにされて配線により直接的に接続されて
いるが、各グループのICソケット14の一方のペア、
例えばICソケット14 a +14bのペアおよびI
Cソケット14 et  14 fのペアだけを対応す
るドライバ16および電圧電流測定回路18に接続させ
る。そして、2レーンのプレス26a* 2E3cだけ
を前進させ、ICソケット14at  14cm  1
4e+  14gにだけIC28を挿着させる。このよ
うにして、2個のICだけを、それぞれのドライバ16
および電圧電流測定回路18に接続させ、そのDCテス
トを行う。
For example, the four IC sockets 14 in each group are paired, two each, and are directly connected by wiring, but one pair of the IC sockets 14 in each group,
For example, a pair of IC sockets 14a + 14b and I
Only the pair of C sockets 14 et 14 f is connected to the corresponding driver 16 and voltage/current measurement circuit 18 . Then, only the 2-lane press 26a*2E3c is advanced, and the IC socket 14at 14cm 1
Insert IC28 only into 4e+14g. In this way, only two ICs can be connected to each driver 16.
and the voltage/current measurement circuit 18 to perform a DC test.

このDCテストを終わると、各グループのICソケッ)
14の他方のペアだけを各ドライバ16および電圧電流
測定回路18に接続させるように、リレー接点20を制
御する。こうして、ICソケット14c、14gに挿着
されたICが各ドライバ16および電圧電流測定回路1
8と接続され、DCテストを受ける。
After completing this DC test, each group's IC socket)
Relay contacts 20 are controlled to connect only the other pair of 14 to each driver 16 and voltage/current measurement circuit 18. In this way, the ICs inserted into the IC sockets 14c and 14g are connected to each driver 16 and the voltage/current measurement circuit 1.
8 and undergoes a DC test.

このDCテストを終わると、プレス2E3a、26cが
後退させられて、DCテストを終了した合計4個のIC
がICソケット14がら抜去される。
After completing this DC test, presses 2E3a and 26c are moved back and a total of 4 ICs that have completed the DC test are
is removed from the IC socket 14.

次に、残りの2レーンのプレス26b、2E!dが前進
させられ、ICソケット14b、14d。
Next, press 26b, 2E for the remaining two lanes! d is advanced, and the IC sockets 14b, 14d.

14f、14hにだけIC28が挿着される。IC28 is inserted only into 14f and 14h.

そのICソケット14の中で、ICソケット14d、1
4hに挿着されたIC28だけがドライバ16および電
圧電流測定回路18に接続され、DCテストを受ける。
Among the IC sockets 14, the IC sockets 14d, 1
Only the IC 28 inserted into 4h is connected to the driver 16 and voltage/current measurement circuit 18 and subjected to a DC test.

そのDCテストを終わると、ICソケット14の他方の
ペアがドライバ16および電圧電流測定回v818に接
続されるようにリレー接点20が制御され、残りの2b
のICのDCテストが実行される。
When the DC test is finished, the relay contacts 20 are controlled so that the other pair of IC sockets 14 are connected to the driver 16 and the voltage/current measuring circuit v818, and the remaining 2b
A DC test of the IC is performed.

そのDCテストを終わると、プレス26b、26dが後
退させられ、テスト済みの合計4個のICが抜去される
When the DC test is completed, the presses 26b and 26d are moved back, and a total of four ICs that have been tested are removed.

なお、ファンクションテストの場合においても、同様に
配線によって直接接続されたICソケットのペア単位で
テストを実行することもできる。
Note that in the case of a function test, the test can also be similarly performed for each pair of IC sockets that are directly connected by wiring.

以U−,、一実施例について説明したが、この発明はそ
れだけに限定されるものではなく、その要旨を逸脱しな
い範囲内で種々変形して実施し得るものである。
Although one embodiment has been described below, the present invention is not limited thereto, and can be implemented with various modifications without departing from the gist thereof.

[発明の効果] 以」−説明したように、この発明は、ICテスタの複数
のICソケットに、ICハンドラのプレス機構によって
ICが挿抜され、ICソケットに挿着されたICのファ
ンクションテストお′よびDCテストがICテスタによ
って実行されるICテストステムにおいて、ICテスタ
内のIC駆動用ドライバにICソケットが複数個共通に
接続されるようにするとともに、ファンクションテスト
の場合に共通接続の複数のICソケット中の2個以上に
同時にICが挿着されるようにプレス機構のIC挿抜動
作を制御し、また、DCテストの場合に共通接続の複数
のICソケット中の1個にだけ選択的にICが挿着され
るようにプレス機構によるIC挿抜動作を制御する手段
を具備せしめることを特徴とするものであるから、ドラ
イバ個数がICソケットの個数より大幅に少なく、ファ
ンクションテストは勿論のことDCテストも支障なく実
行できる、コストパフォーマンスの良好なICテストシ
ステムを実現できるものである。
[Effects of the Invention] As explained above, the present invention is capable of inserting and removing ICs into and from a plurality of IC sockets of an IC tester using a press mechanism of an IC handler, and performing a function test of the ICs inserted into the IC sockets. In an IC test system in which a DC test is performed by an IC tester, a plurality of IC sockets are commonly connected to an IC drive driver in the IC tester, and in the case of a function test, a plurality of IC sockets are commonly connected to an IC drive driver in the IC tester. The IC insertion/removal operation of the press mechanism is controlled so that ICs are inserted into two or more sockets at the same time, and in the case of a DC test, the IC is selectively inserted into only one of a plurality of commonly connected IC sockets. Since the IC socket is characterized by being equipped with a means for controlling the IC insertion/removal operation by the press mechanism so that the It is possible to realize an IC test system with good cost performance that can be executed without any trouble.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明によるICテストシステムの一実施
例の要部の構成だけを簡略化して示すシステム構成図で
ある。 10・・・ICテスタ、12・・・ICハンドラ、14
a 〜14 h−I Cソケット、lea、16b・・
・ドライバ、18 a、  18 b・・・電圧電流測
定回路、24・・・プレス1!横、26 a〜26d・
・・プレス、28a〜28h・・・IC,29・・・プ
レス駆動制御部、30・・・ハンドラ制御部。
FIG. 1 is a system configuration diagram schematically showing only the configuration of essential parts of an embodiment of an IC test system according to the present invention. 10...IC tester, 12...IC handler, 14
a ~ 14 h-I C socket, lea, 16b...
・Driver, 18 a, 18 b... Voltage and current measurement circuit, 24... Press 1! Horizontal, 26a-26d・
...Press, 28a-28h...IC, 29...Press drive control section, 30...Handler control section.

Claims (1)

【特許請求の範囲】[Claims] (1)ICテスタの複数のICソケットに、ICハンド
ラのプレス機構によってICが挿抜され、前記ICソケ
ットに挿着されたICのファンクションテストおよびD
Cテストが前記ICテスタによって実行されるICテス
トステムであって、前記ICテスタ内のIC駆動用ドラ
イバに前記ICソケットが複数個共通に接続されるとと
もに、ファンクションテストの場合に前記共通接続の複
数のICソケット中の2個以上に同時にICが挿着され
るように前記プレス機構のIC挿抜動作を制御し、また
、DCテストの場合に前記共通接続の複数のICソケッ
ト中の1個にだけ選択的にICが挿着されるように前記
プレス機構によるIC挿抜動作を制御する手段を有する
ことを特徴とするICテストシステム。
(1) ICs are inserted into and removed from multiple IC sockets of the IC tester by the press mechanism of the IC handler, and a function test of the ICs inserted into the IC sockets is performed.
An IC test system in which a C test is executed by the IC tester, wherein a plurality of the IC sockets are commonly connected to an IC driving driver in the IC tester, and in the case of a function test, a plurality of the common connections are connected. The IC insertion/extraction operation of the press mechanism is controlled so that an IC is inserted into two or more of the IC sockets at the same time, and in the case of a DC test, the IC is inserted into only one of the plurality of commonly connected IC sockets. An IC test system comprising means for controlling an IC insertion/extraction operation by the press mechanism so that ICs are selectively inserted.
JP61128703A 1986-06-03 1986-06-03 IC test system Expired - Lifetime JPH0752208B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61128703A JPH0752208B2 (en) 1986-06-03 1986-06-03 IC test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61128703A JPH0752208B2 (en) 1986-06-03 1986-06-03 IC test system

Publications (2)

Publication Number Publication Date
JPS62285075A true JPS62285075A (en) 1987-12-10
JPH0752208B2 JPH0752208B2 (en) 1995-06-05

Family

ID=14991337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61128703A Expired - Lifetime JPH0752208B2 (en) 1986-06-03 1986-06-03 IC test system

Country Status (1)

Country Link
JP (1) JPH0752208B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11385284B2 (en) 2019-09-11 2022-07-12 Kioxia Corporation Test system and test method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11385284B2 (en) 2019-09-11 2022-07-12 Kioxia Corporation Test system and test method

Also Published As

Publication number Publication date
JPH0752208B2 (en) 1995-06-05

Similar Documents

Publication Publication Date Title
US4768195A (en) Chip tester
DE69030015T2 (en) Method and device for testing integrated circuits with numerous connections
DE19758841B4 (en) Grenzabtastzellenkette
JPS6469974A (en) Method and apparatus for diagnosing fault on circuit board
GB9417482D0 (en) Detecting faults on a printed circuit board
JPH09218245A (en) Hybrid scanner for use in improved mda tester
DE102006035045A1 (en) Method and apparatus for eliminating the index time of automatic test equipment
US5751151A (en) Integrated circuit test apparatus
US4485472A (en) Testable interface circuit
JPS62285075A (en) Ic test system
US11143703B2 (en) Method and apparatus for testing a multi-die integrated circuit device
RU2751647C1 (en) Analog switch for measuring sources with semiconductor devices under test
JP3995079B2 (en) Test equipment
JPH11311661A (en) Semiconductor device-testing system and method therefor
EP0275094B1 (en) Arrangement for testing integrated circuits
JPS592355B2 (en) Pin connection confirmation method for integrated circuit under test in integrated circuit test equipment
JPS63191976A (en) Ic inspecting device
JP2002299460A (en) Semiconductor integrated circuit
JP2647209B2 (en) Electrical circuit test method
JPH0421106Y2 (en)
JPH0746121B2 (en) Skiyan test equipment
JPH0449590Y2 (en)
JPS5720671A (en) Testing system for switch unit
JPH0540457Y2 (en)
SU1430914A1 (en) Apparatus for testing integrated circuits