JPS622832Y2 - - Google Patents
Info
- Publication number
- JPS622832Y2 JPS622832Y2 JP1980181637U JP18163780U JPS622832Y2 JP S622832 Y2 JPS622832 Y2 JP S622832Y2 JP 1980181637 U JP1980181637 U JP 1980181637U JP 18163780 U JP18163780 U JP 18163780U JP S622832 Y2 JPS622832 Y2 JP S622832Y2
- Authority
- JP
- Japan
- Prior art keywords
- varicap
- twin
- circuit
- capacitance
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
本考案は、受信機におけるツイン形バリキヤツ
プを有する同調回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a tuning circuit with twin varicaps in a receiver.
ツイン形バリキヤツプは、交流信号の大振幅の
影響を軽減することができ、同調特性を向上させ
ることができるため、電子チユーナにおいてよく
用いられる。そして、このツイン形バリキヤツプ
は、アンテナ入力同調回路、高周波同調回路およ
び局部発振同調回路に用いられるが、回路の都合
上同調回路に並列のキヤパシタンスが多く入つて
くる回路、例えばAFC信号を受ける局部発振同
調回路においては、その回路内のツイン形バリキ
ヤツプに印加すべきチユーニング電圧に制限があ
る場合には、そのツイン形バリキヤツプによるキ
ヤパシタンス変化比が低下し、希望する受信周波
数帯域をカバーすることができない事態が生じる
場合があつた。 Twin-type varicaps are often used in electronic tuners because they can reduce the effects of large amplitude AC signals and improve tuning characteristics. This twin type varicap is used in antenna input tuning circuits, high frequency tuning circuits, and local oscillation tuning circuits, but it is also used in circuits where the tuning circuit has a large amount of parallel capacitance due to the circuit configuration, such as local oscillation that receives AFC signals. In a tuned circuit, if there is a limit to the tuning voltage that should be applied to the twin varicap in the circuit, the capacitance change ratio by the twin varicap will decrease, making it impossible to cover the desired receiving frequency band. There were cases where this occurred.
本考案の目的は、回路上並列にキヤパシタンス
が加わるツイン形バリキヤツプの一方に並列に別
のキヤパシタンスを接続して、他方のバリキヤツ
プによるキヤパシタンス変化が支配的となるよう
にし、もつて上記したような問題点を解決した同
調回路を提供することである。 The purpose of the present invention is to connect one of the twin varicaps in parallel with another capacitance so that the capacitance change due to the other varicap becomes dominant, thereby solving the problems described above. The object of the present invention is to provide a tuning circuit that solves the problems.
以下、本考案を実施例によつて説明する。図は
一実施例を示す受信機のフロントエンド部の回路
図である。アンテナ入力同調回路１は、コイル
L1、ツインを形成するバリキヤツプD1，D1′にて
構成され、アンテナ入力は入力端子ａに加わり、
チユーニング電圧は制御端子ｂから抵抗R1を介
してバリキヤツプD1，D1′の共通接続点に加わる
ようになつている。また、高周波同調回路２は、
コイルL2、ツインを形成するバリキヤツプD2，
D2′にて構成され、チユーニング電圧は抵抗R2を
介してバリキヤツプD2，D2′の共通接続点に加わ
るようになつている。更に、局部発振回路の同調
回路３は、コイルL3、ツインを形成するバリキ
ヤツプD3，D3′、接地側のバリキヤツプD3′に並列
接続されたキヤパシタンスC0にて構成され、チ
ユーニング電圧は抵抗R3を介してバリキヤツプ
D3，D3′の共通接続点に加わるようになつてい
る。ｃはAFC入力信号端子であり、ここに加わ
るAFC信号がキヤパシタンスC1〜C3、抵抗R4、
バリキヤツプD4等を介して、上記ツインのバリ
キヤツプD3，D3′に加わるようになつている。 The present invention will be explained below with reference to examples. The figure is a circuit diagram of a front end section of a receiver showing one embodiment. The antenna input tuning circuit 1 includes a coil
L 1 and variable caps D 1 and D 1 ' forming a twin, the antenna input is applied to input terminal a,
The tuning voltage is applied from the control terminal b via the resistor R 1 to the common connection point of the variable caps D 1 and D 1 '. Moreover, the high frequency tuning circuit 2 is
Coil L 2 , varicap D 2 forming a twin,
The tuning voltage is applied to the common connection point of the variable caps D 2 and D 2 ' through a resistor R 2 . Further, the tuning circuit 3 of the local oscillation circuit is composed of a coil L 3 , varicaps D 3 and D 3 ′ forming a twin, and a capacitance C 0 connected in parallel to the varicap D 3 ′ on the ground side, and the tuning voltage is Varicap via resistor R 3
It is designed to join the common connection point of D 3 and D 3 ′. c is the AFC input signal terminal, and the AFC signal applied here has capacitances C 1 to C 3 , resistance R 4 ,
It is connected to the twin varicaps D 3 and D 3 ' via the varicap D 4 and the like.
上記回路において、各同調回路１，２の同調周
波数は、コイルとツイン形バリキヤツプによつて
決定され、これは制御端子ｂに印加すべき直流電
圧によつて調整される。また、発振回路の同調回
路３の同調周波数は、コイルL3、バリキヤツプ
D3，D3′、キヤパシタンスC0およびその他の回路
上並列に加わるキヤパシタンスC1〜C3、バリキ
ヤツプD4等によつて決定されるが、バリキヤツ
プD3′に並列接続したキヤパシタンスC0の大きさ
を、そのバリキヤツプD3′の最大キヤパシタンス
に比べて充分大きくしておけば、ツイン構成され
た他方のバリキヤツプD3を使用することにな
り、コントロール電圧により変化するバリキヤツ
プ容量が増大するので、同調回路３に入る他の容
量C1，C2，C3，C4の影響が少なくなる。従つて
回路の容量変化はツイン構成に比較し増大する。 In the circuit described above, the tuning frequency of each tuning circuit 1, 2 is determined by the coil and the twin variable cap, and this is adjusted by the DC voltage to be applied to the control terminal b. Also, the tuning frequency of the tuning circuit 3 of the oscillation circuit is determined by the coil L 3 and the varicap.
D 3 , D 3 ′, capacitance C 0 and other capacitances C 1 to C 3 that are added in parallel on the circuit, varicap D 4 , etc., but the size of capacitance C 0 connected in parallel to varicap D 3 ′ If the maximum capacitance of the varicap D 3 ' is made sufficiently larger than the maximum capacitance of the varicap D 3 ', the other varicap D 3 of the twin configuration will be used, and the varicap capacitance that changes depending on the control voltage will increase, making it difficult to tune. The influence of other capacitances C 1 , C 2 , C 3 , and C 4 entering the circuit 3 is reduced. Therefore, the capacitance change of the circuit increases compared to the twin configuration.
以上のように本考案は、１個のパツケージ内に
マツチングがとれた状態でツイン形のバリキヤツ
プが構成されているものを単体として使用する場
合において、回路設計の都合上同調回路に並列に
他のキヤパシタンスが多く接続され、これによつ
てバリキヤツプによるキヤパシタンス変化比が低
下する場合に、これを防止する上で極めて好適で
ある。 As described above, in the present invention, when a twin-shaped varicap configured in a well-matched package is used as a single unit, for convenience of circuit design, it is possible to connect other varicaps in parallel to the tuned circuit. This is extremely suitable for preventing a case where a large number of capacitances are connected, thereby reducing the capacitance change ratio due to the varicap.
図は本考案の一実施例を示す受信機のフロント
エンド部の回路図である。
D1，D1′，D2，D2′，D3，D3′……ツイン形バリ
キヤツプ、L1，L2，L3……コイル、C0，C1〜C3
……キヤパシタンス。
The figure is a circuit diagram of a front end section of a receiver showing an embodiment of the present invention. D 1 , D 1 ′, D 2 , D 2 ′, D 3 , D 3 ′...Twin type variable cap, L 1 , L 2 , L 3 ... Coil, C 0 , C 1 to C 3
...Capacitance.
Claims (1)
イン形バリキヤツプに並列に他のキヤパシタンス
が加わり、且つ上記ツイン形バリキヤツプにおけ
るバリキヤツプ共通接続点に制御電圧が印加され
る受信機の同調回路において、上記ツイン形バリ
キヤツプの一方のバリキヤツプに並列にキヤパシ
タンスを接続し、他方のバリキヤツプによるキヤ
パシタンス変化比が拡大するようにしたことを特
徴とする受信機の同調回路。 In a tuning circuit of a receiver including a twin-type varicap and a coil, another capacitance is added in parallel to the twin-type varicap, and a control voltage is applied to a common connection point of the varicaps in the twin-type varicap. A tuning circuit for a receiver, characterized in that a capacitance is connected in parallel to one of the varicaps, so that a capacitance change ratio due to the other varicap is expanded.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980181637U JPS622832Y2 (en) | 1980-12-19 | 1980-12-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980181637U JPS622832Y2 (en) | 1980-12-19 | 1980-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57104624U JPS57104624U (en) | 1982-06-28 |
| JPS622832Y2 true JPS622832Y2 (en) | 1987-01-22 |
Family
ID=29979288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980181637U Expired JPS622832Y2 (en) | 1980-12-19 | 1980-12-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622832Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57211818A (en) * | 1981-06-22 | 1982-12-25 | Mitsubishi Electric Corp | Radio receiver |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4983463A (en) * | 1972-12-13 | 1974-08-10 | ||
| JPS50141996A (en) * | 1974-05-01 | 1975-11-15 | ||
| JPS50147754A (en) * | 1974-05-17 | 1975-11-27 |
-
1980
- 1980-12-19 JP JP1980181637U patent/JPS622832Y2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4983463A (en) * | 1972-12-13 | 1974-08-10 | ||
| JPS50141996A (en) * | 1974-05-01 | 1975-11-15 | ||
| JPS50147754A (en) * | 1974-05-17 | 1975-11-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57104624U (en) | 1982-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755631B2 (en) | Bandpass filter circuit layout | |
| JPS622832Y2 (en) | ||
| US3940714A (en) | AFC circuit with improved sensitivity | |
| JPS639154Y2 (en) | ||
| JPS5931042Y2 (en) | All channel channel | |
| JPS5827562Y2 (en) | VHF tuner | |
| JPH0434574Y2 (en) | ||
| JPS6233383Y2 (en) | ||
| JPS5830335Y2 (en) | antenna input tuning circuit | |
| JPH0224259Y2 (en) | ||
| JPS6336743Y2 (en) | ||
| JP2517492Y2 (en) | Multistage tuning circuit | |
| JPS6325784Y2 (en) | ||
| JPH0139002Y2 (en) | ||
| JPS6133723Y2 (en) | ||
| JPH0136359Y2 (en) | ||
| JPS6236363Y2 (en) | ||
| JPS6022661Y2 (en) | bandpass filter | |
| JPH0110014Y2 (en) | ||
| JPS60111122U (en) | Band switching circuit | |
| JPS60212037A (en) | Am receiver | |
| JPS63178971U (en) | ||
| JPS62198730U (en) | ||
| JPH0438152U (en) | ||
| JPS62129844U (en) |